JPS5883271A - プロ−ブ・ヘツド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 のプローブ・ヘッドを複数の密接して隣接嘔れた細い導
体線もしくは接点パッドに対して接触させ、短絡部及び
断線部を検出するためのグローブ・ヘッド装置に係る。

信号遅延の故に、コンピュータのスイッチング・スピー
ドがますます大となるにつれて、１固々の回路の間の結
線をそれに応じて短くすることが必要とされているっそ
の結果として、回路の微小化及び高密度が進められてき
た。２０層以上からなり、１　００００以上の導体線が
一体に焼成嘔れたセラミック・モジュール上に半導体回
路が取付けられるようになってついわゆるカードもしく
はボードと呼ばれる次の配線段階においても同じような
発展が見られるっこれらのカードも又各々およ（１００
００の導体線を有するいくつかの樹脂層の積層体からな
っている。

したがってモジュール及びカードは非常に複雑な構造を
有し、完成器は相当高価なものとなる。

一つの層における導体線内の欠陥部はこれらのコンポー
ネントの機能を修復しえない程度に破壊しうる。しかも
導体線が見出された欠陥部は修復しなければならなかっ
た。発見でれた欠陥部は導体線の断線部であるか、或い
は導体線の間の短絡部であるっ基本的に、各導体線は他
の線に関してテスト嘔れねばならない。即ち１００００
の導体線を用いることは０．５Ｘ：１０’回の絶縁テス
トを行なわ々ければならないことを意味する。

導体線のすべてもしくは少くとも大きな部分が同時に接
触されうるならば、必要と式れるテストの数を相当域じ
ることができる。これは一つの導体線のすべての他の連
帯して短絡した導体線に対する絶縁テストを行うことが
できるからでるる。

その場合のテストは例えば僅か１００００回の絶縁テス
ト及び１００００回のパス・テストが含まれるに過ぎな
いっ 必要な機能テストを実施するために、すべての導線もし
くは接点パッドを同時に接触嘔せることか公知である（
例えば陽画特許第２５５９００４号）。この公知の装置
に従って、キャリヤ・プレート上に喉除きうる状態に設
けられた、異ったプローブ接点パターン及び同じプロー
ブ接点パターンを有する複数個の異ったプローブ・ヘッ
ドが公するキャリヤ・グレートが大きな回路部分へ降下
されるっプローブ・ヘッドはプログラムきれたテストル
ーチンを実施するためにコンピュータへ異った母線を介
して接続でれる。プローブ・ヘッドの接点パッドはテス
トされるべきカードの接点パッド及び導体線へ垂直に降
下嘔れた弾性接点よりなるっそれらはいくつかの部分か
らなり、テスト１れるべき導体線パターンもしくは接点
パッドのパターンに正確に対応するバクーン状にプロー
ブ・ヘッドにおいて配列されている。このように弾性的
に配列式れたプローブ・ヘッドの接点パッドのパターン
はテストでれるべきパターンに依存している。

複数の密接して配列された導体条片を首尾よく接触１せ
るために、接点条片において鋭角にばね・ワイヤを設け
るととが公知である。そのばね・ワイヤは偏りを１ける
ために横方向にくし状に設けられているっ各々個々の接
点条片は一定の位置において対応するばね・ワイヤを有
するっ全体的な装置はテスト・ユニットではないっＤＥ
−Ｏ８２３５９１４９においてセラミック基板に設けら
ね、プリント導体線によって相互に接続てれた電気接点
をテストするための装置が示でれている。その装置は相
互にくし状に対面して配列てれる、プリント回路カード
上の二つの導体パターンからなる接点グリッドよりなろ
う異なるくし状の導体線に属する二つの隣接する導体の
間の距離はビンの型をとる接触嘔れるべき接点の半径よ
りも小をいっこれらの接触てれた接点は導体パターンの
各々二つの部分を接触させ、よってブリッジ回路の二つ
の分岐点が相互に接続てれる。そのブリッジ回路の一つ
の分岐点を介して接点へ電流が指向嘔れ、ブリッジ回路
の他の分岐点はテスト逼れるべき接点の抵抗を測定する
ために用いられるっこの様な装置は非常に多数の導体線
及び接点パッドについて断線部及び短絡部をテストする
ためには用いられないっ 本発明は多くの個々の部品からなる複雑な弾性接点が回
避嘔れ、導体線もしくは接点パッドのパターンに関する
固定した関係が克服でれ、よってテストされるべきユニ
ットの高速テストが可能となり、改良てれた及び公知の
技術によって容易に形成嘔れうるプローブ・ヘッドを有
するグローブ・ヘッド装置を与えることを目的とする。

本発明の利点はプローブ・ヘッドの接点が、導体線に関
して固定した位置を有です、シリコンからなる一体の指
状体でおるという点にめるっ芒らに導体線ハターン上に
正確に指状体を整列式せる必要がないこと、用いられる
材料によって指状体のガイドをする必要がないこと、テ
ストされ、証明されそして完成された技術に従って指状
体を作ることができることが利点として挙げられるっ本
発明によるプローブ・ヘッド装置の本質的な利点は異っ
た形状のテスト物体をテストするための非常に融通性の
ある装置が用いられる点にある。

第１図は平行な導体線２を有するテストされるべきカー
ド１を示す。これらの導体線２は導体線間の短絡部及び
もしくは導体線の断線部についてテストが行われる。テ
ストのために本発明に従って設計妊ねたプローブ・ヘッ
ド装置のいくつかのプローブ・ヘッド３が示？れるっこ
れらは導体線２を横切る方向に配列てれ、これらの線に
接触するっ各々のプローブ・ヘッド３は後部５でもって
くし状に接続てれた複数の指状部４からなるっ後部５も
また第１図において破線で不埒れる電気的回路６を構成
することができる。

第２図はテストてれるべきカードの部分を示す図でめる
っその導体線の上に、指状部４、後部５ならびに破線で
芥子れ４集積回路６を有するプローブ・ヘッド３が設け
られているっ一実施例において、指状部４は長−ｑｔ及
び幅すを有する。導体の幅Ｂけ二つの導体の間の距離に
対応するっ実施例において、指状部の幅す及び二つの隣
接する指状部の間の距離は同じである。１−シてそれら
の寸法は一つの導体線幅Ｂにおいて、位置に関係なく面
に三つの指状部が一つの導体線に接触し、三つの指状部
が二つの導体線の間の空間１’ｌるような寸法であるっ 第１図に芥子れるように、導体線２けカードの表面の上
に持ち上げられた状態にあるっこれら第６図における導
体線高さＨに対応する。第６図はテヌト埒れるべきカー
ド１の導体線に関するプローブ・ヘッド６の傾斜した配
列を示すっ一つの指状部４が直線状に曲げられない状態
で芥子れているっこの指状部４は第２図において二つの
導体線の間に６る指状部に対応する。破線で芥子れ、参
照番号４ａで芥子れる指状部は導体′ＩＩＭ２の上に配
置嘔れる指状部の一つであって、加えられた圧力によっ
て曲げられるっ実施例において、この屈曲Ｉｄｆでおる
っ指状部４は後部４と一体的に形成芒れカード１に対し
て傾斜された状態に設けられるっこの傾斜した位置を保
障するために、甥らにこの屈曲ｆのための最大限度を固
定するために、グローブ・ヘッド３はその後部５が台部
７の幾何学形状に従って配−される、これによってカー
ド１の導体線２に対してプローブ・ヘッド３を接触きせ
る場合、最大屈曲ｆ　　を超えることがない。台ＡＸ 部１ｊ絶嘘材により形成きれるっ 自由端部において力Ｆ及び接触圧力Ｐ＝Ｆ／ｂ２が加え
られる一端において固定でれた棒状体の関係に従って、
第２図及び第３図に示てれるような／リコン・プローブ
・ヘッド３の典型的な寸法例は第４図の自由端部におい
て次式で示てれる屈曲ｆを生ぜしめる。

最大の屈曲は次の式で与えられる。

上記の二つの式において、 ｆは指状部の端部の屈曲 ｔは指状部の長嘔を、 ｂは指状部の幅を、 ｈけ指状部の４嘔を、 Ｆは指状部末端部において加えられた力を、・Ｐ　＝　
Ｆ　／　ｂ　２は導体線における接触圧力を、巳は弾性
率を、 ｋＢは許容しうる屈曲応力を、 ’ＭＡＸ”破壊前の最大屈曲を示す。

安全な範囲にあるためには、では常に雰τｆＭＡＸの範
囲にあるべきでめるっ 導体線幅Ｂ　　　　　　　　　　　６０　ｐｍ指状部幅
ｂ　　　　　　　　　　　　１Ｇｐｍ指状部厚嘔ｈ　　
　　　　　　　　　１０μｍ導体線高嘔Ｈ５０μｍ （、、＝：導体線に接触する指状部の屈曲ｆ）導体線上
の指状部め接触圧力Ｐ　　１ＯＮ／ｃｒｎ２導体線間の
指状部の接触圧力　　　ＯＮ／ｃｍ’弾性率Ｅ　シリコ
ン　　　　１．７　Ｘ　１０７Ｎ／ｃｒｎ２ｋＢ　　　
　　　　　　　　３　Ｘ　１０　’　Ｎ７ｃｍ２上記の
条件のもとにおいて、計算きれた指状部の長さはＬ　＝
　１．３　ｍｍでるる。

破壊前の最大屈曲はｆ　　　＝２００μｍとして計ＡＸ 算され、導体線高さＨよシも６倍大きい。

第４図において、プローブ・ヘッドの部分がカード１の
部分の上に配置された様子が示でれている。このプロー
ブ・ヘッド５は後部５から指状部の先端にかけて傾斜し
た幅を有する指状部４からなる。第４図のプローブ・ヘ
ッド３と第２図及び第５図のプローブ・ヘッド３との間
の芒らに他の相違点は導体線に関連する指状部の先端の
距離が同じでないという点ＶＣ６る。・第４図の例にお
いては、一つの個々の指状部４のみがその下の導体線２
に接触する。指状部の先端部から後部５への指状部４の
幅の増大によって、第２図及び第６図の構成に比べて一
定の接触圧力のもとにおける破壊耐性が増加する。

所要の微小寸法を有する複数個の指状部を備えた本発明
に従うグローブ・ヘッドは第５図に関連して以下に説明
でれるように微小シリコン技術を用いることによって形
成場れる。プローブ・ヘッド６の所要の長石に対応する
シリコン基板１０において、制御論理部２０が配置され
る。この制御論理部２０は以下において詳細に説明され
る。それはＩＣ技術における公知の方法に従ってシリコ
ン基板に形成場れそして配１１嘔れる。制御論理部２０
は、指状部４との線接触を助長するためにプローブ・ヘ
ッドの全長を超えて後部５の長手方向に伸びることが好
ましい。１０ｃｒｎを超える寸法の市販のシリコン・ウ
ェハを用いることによってべ一ヌ・ウェハの寸法に従っ
て１０ｃｒｎ乃至Ｆｉそれ以上のプローブ・ヘッドを形
成することができる。

シリコン基板１０へ制御論理部が配置されたのち、指状
部４及びそれらの基部の領域において層１１部分が形成
される。これは１０２０ホウ素原子／ｍ３に高度にドー
プされた領域である。その深さに関連して、それは指状
部４の将来的な厚さｈより数μｍだけ厚い。この層１１
が第５Ａ図において示でれている。

ホ）　ＩＪソゲラフ技術によって、指状部４の間の部分
１２が高度にホウ素でドープ嘔れた１１からエツチング
嘔れる。８ｉ０□層がマスクとして用いられる。中間領
域１２Ｆｉホウ素でドープされた層１１からシリコン基
板１０のドープされていない材料の領域内へ深一方向に
切断芒れる。とねｉｄＡ・／ＣＬ　２雰囲気において異
方性反応イオン・エツチングを用いることによって行わ
れうる。その結果が第５Ｂ図に芥子れている。

次にシリコン基板１０の界面即ち下方面がＳｉｎ２１ｍ
１５で被覆きれる。続いてドープ芒れていない７リコン
が高度にドープされた／１ｉ１１まで、第５Ｃ図に示き
れるように指状部４までエツチングでねる。こねはエチ
レンジアミン、ピロカテコール及び水を用いる異方性の
優先的ウェット・エツチングによって行われる。第５Ｄ
図は出来上った指状部４及び僅かに拡大嘔れた接点パッ
ド領域を示す。第５Ｄ図は指状部４に対して各々２つの
導体線１４が接続てれ、それを通して指状部が制御論理
部２０の回路へ接続される様子を示している。

第５Ｅ図において仕上げられたグローブ・ヘッドが示き
れる。第５Ｃ図に見られる破線１５は高度にホウ素でド
ープでれた層１１の残りの領域を表わす。

領域１１における高度にドープされたシリコンによって
、指状部４の電気的抵抗は非常に小でい。

１０２０原子／　ｃｍ　３のホウ素をドープした場合、
シリコンはρ、１Ｏ−３０ｄの抵抗率を有するにすぎな
い。指状部に関する上記の寸法１　＝　１．３ｍｍ、　
　ｂ＝１０ｐｍ、ｂ＝１０ｐｍの場合、およそ０．０１
Ωの直列抵抗が生じる。この抵抗は使用目的に対して十
分に低い抵抗である。従って導電率の観点から、指状部
の上に付加的な金属被覆体を設ける必要がない。しかし
ながら弾性の観点からして、金属被覆を用いる事が有利
である。

多重導体線及び接点パッドを用いてカードを電気的にテ
ストする為に、第１図に示される様に、導体線の方向に
沿っていくつかのプローブ・ヘッド３が用いられる。導
体線は個々のプローブ・ヘッド３によって接触でれ、他
の導体線に対する導通及びもしくは断線がテストされる
。その為に、プローブ・ヘッドは幅がくし状部の長さく
例えば１０ｍ）の長さに対応する通路に沿って配列され
る。個々のプローブ・ヘッド３０間の距離は欠陥部が抽
出される、それらの間の最大導体線長爆もしくは最大導
体線長さた対応する。もしもテストでれるべきカード１
がプローブ・ヘッド３の長でよりも大きいならば、相互
に横方向に一線にもしくはたがい違いにいくつかのくし
状部を配置してカードの幅をカバーする事が出来る。

第６図に示てれるテスター構成の例に於いて、電気的な
テスト・ルーチン及びそれを実施する為に必要な制御論
理を以下に於いて詳述する。

第６図に示てれるテスター構成は３２個のプローブ・ヘ
ッド１乃至′５２（各々２０４８本の指状部と集積制御
論理を有する）を用いている。更にテスタはホスト・コ
ンピュータ４０に接続された１６ビツト・マイコン５０
を有する。各プローブ・ヘッドは関連するプログラマブ
ル周辺インターフェース（ＰＰ、Ｉ）１ないし３２を介
してデータ母線６１、アドレス母線５２、及び制御母線
３３へ接続でれる。ＰＰＩの目的は各々個々のプローブ
・ヘッドのデータ、アドレス及び制御線を夫々マイコン
６０に適合嘔せる事にある。

第７図に図示でれるグローブ・ヘッド用の集積化プロー
ブ論理部に関連して、個々のデータ、アドレス及び制御
線並びに機能的接続が以下に於いて説明される。各くし
状部の後部５に集積でれた回路論理部２０は破線で芥子
′れ、個々のプローブへ線１４を介して接続される。制
御論理２０は入力側に１１のアドレス線（ＡＤＲＯ乃至
ＡＤＲｌｏ）を有し、出力側に２０４８の制御線１乃至
２０４８を有するアドレス・デコーダ２１を備えている
。これらの出力線の各々は１つの個々の指状部４に関連
付けられたメモリ・セルＦＦ１乃至ＦＦ２ｏ４８に関連
付けられている。個々のメモリ・セルＦＦＮは、全てに
共通の線ＤＡＴＡＫよって入力側に於いて制御される。

このデータ線上の論理“１＃はストローブ・パルスの負
の傾斜部でもって、アドレスされたメモリ・セルＦＦＮ
をセットする。このデータ線上の論理″０″はストロー
ブ・パルスの負の傾斜部でもって、アドレス嘔れたメモ
リ・セルをリセットする。この目的から、入力側に於い
て全てのメモリ・セルへ与えられた他の線″ＳＴＲＯＢ
ｇ　’が設けられ、それによってデータがデータ線に於
いてアドレスてれたメモリ・セル内へ読み込まれる。全
てのメモリ・セルＦＦ　乃至ＦＦ　　　　　の共同セツ
ティングの為に１　　　　２０４８ 他の＃″’　ＰＲＥＳＩＩＥＴ　’が設けられている。

”ＲＥＳＥＴ　”線を介して、全てのメモリ・セルラ一
体的にリセットする事が出来る。ＩＣ論理部２０は更に
、ＳＥＴ線によってセットされ、ＲＥＳＥＴ線によって
リセットされる、全ての指状部に共通のメモ１島セルＦ
　Ｆ　ｃを含む。更Ｋｉｔ流源２２が用いられる。こね
はＥＮＡＢＬＥ線によって制御でれオン、オフにスィッ
チされる。電流源２２は共通母線（ＢＵＳｌ）を介して
直接もしくは所定の指状部を介して、他、端部に設けら
れた出力線Ｅ１を有する第１のレシーバ２３へ接続され
る。もう一つの母線（ＢＵＳ２）力へ出力側に出力部Ｅ
２を有する第２のレシーバ２４へ接続される。各々個々
の指状部４は５つの関連するスイッチＳＷ１、ＳＷ２及
びＳＷ３を有する。これらのスイッチはＭＯＳ型のスイ
ッチを用いうる。スイッチＳＷ１、ＳＷ２及び５Ｗ５Ｈ
ランダムにアドレスしうるメモリ・セルＦＦ　　乃至Ｆ
Ｆ　　　　　によつ１　　　　２０４８ て、或いは共通のメモ！ＪＦＦｏＫよって制御きれる。

動作の際において指状部ｎのスィッチ５Ｗ１ｎＨ常Ｋｍ
部ｎ　＋　１のスイッチＳＷ２ど共にスイッチでれる。

指状部はスイッチＳＷ１を介して、共通の電源／レシー
バｆｌＵｓ１へ接続される。これは下記のテスト即ち１
導体線挟出（ｆｉｎｄ　　ｃｏｎｄｕｃｔｏｒｌｉｎｅ
）　”、“短絡”及び“断線″の為に行なわれる。スイ
ッチＳＷ２及びＳＷ３を介して、関連する指状部が“導
体線捜出”テストの為に複数のレシーバＢＵＳ２へ接続
される。

複数のスイッチＳＷ３のみが一体的に付勢されうる。ス
イッチＳＷ１及びＳＷ２は個々のメモリ・セルＦＦ　　
乃至ＦＦ　　　　　のランダムなアト１　　　　２０４
８　　・ レシングによって、もしくはそれらの共通入力線ＰＲｇ
ＳＩＥＴＫよって付勢される。Ｒｇｓｇ’ｒ線における
信号によって、スイッチＳＷ１及び５Ｗ２Ｖ１、それら
のメモリ・セルを介して、全てが同時に開く。

従って、電流源２２のための実際の供給線は別にして、
回路論理部、２０は、一実施例のプローブ・ヘッドに関
して、２０４８のアドレス可能な指状部に対してわずか
に２０本の接続線を必要とするに過ぎない。

以下に於いて、種々のテスト（最初に“導体線捜出テス
ト”、次に”機能テスト２）が説明でれる。

”導体線抄出テスト”に於いて、共通導体線に於ける個
々の指状部のアドレスが識別でれる。その為に、共通メ
モリＦＦｏによって全てのスイッチＳＷ３がスイッチ・
オフてれる。入力線ＳＥＴ上に信号が現われる。結果と
して、スイッチＳＷ１　及びスイッチＳＷ２　　　　も
またメモリ・セｎ　　　　　　　　　　　ｎ　＋　１ ルＦＦ１のアドレシングによってオフ状態となる。

よって指状部１がＢＵＳ　１へ、指状部２がＢＵＳ２へ
（一般的に云えば指状部ｎがＢＵＳｌへ、指状部ｎ　＋
　１がＢＵＳ２へ）接続てれる。次いで電流源２２が線
ＥＮＡＢＬＩＩＥ上の信号によって付勢てれる。

もしも指状部ｎ及びｎ　＋　１が共通導体線上にあるな
らば、レシーバ２４によって信号が受は取られる。もし
も指状部が共通導体線上にないならば、レシーバ２４は
信号を受は取らない。

このテストはｎ　＝　１ないしｎ＝＝２０４’８でもっ
て実施される。“機能（ｆｕｎｃｔｉｏｎａｌ）テスト
”はプローブ・ヘッド３のＩＣ論理部２０のチェックの
為に用いられる。このテストは゛導体線捜出”テストの
様に実施される。但し、テスト物体上にプローブ・ヘッ
ドを配置しない。

とのテストの任意時点に於いて、ＢＵＳ２を介してレシ
ーバ２４によって信号が受は取られる場合、アドレス嘔
れた指状部の間に短絡部が存在する。

第１のレシーバ２３は、電流源２２をテストするために
、母線ＢＵＳＩＫよって用いる事ができる。受は取られ
た信号はそれら自体の電流源からのものであるか、ある
いは間隔を置いて配置された導体線を介して他のプロー
ブ・ヘッドの電流源から到来したものでるる。

“断線テスト“は導体線の端初部から最終部までの導体
線の中断のない接続状態をテストする為に用いられる。

そのために、信号ＲＥＳ　ＦＡＴによって共通のメモリ
・セルＦＦｃでもって全てのスイッチＳＷ３が対応する
線において開状態Ｋｌれる。続いて、個々の導体線の端
初部に於いて配列されているグローブ・ヘッドの指状部
のスイッチＳＷ１が閉成でれる。よってこの指状部、あ
るいはこれらの複数の指状部がＢＵＳ　１へ接続される
。よって、その関連する導体線の終端部に配置されるプ
ローブ・ヘッドの指状部（単数もしくは複数）のスイッ
チＳＷ１が閉成甥れる。この様にして、対応する指状部
が対応するレシーバＢＵＳ１へ再び接続される。続いて
、導体線の端初部にあるプローブ・ヘッドの電流源２２
が付勢される。もしも導体線が中断でれないならば、導
体線端部に関連付けられたそのプローブ・ヘッドの第１
のレシーバ２３に於いて信号が受は取られる。さもない
場合は、信号は存在し゛ない。

導体線の端初部に関連付けられるそれらの指状部及びプ
ローブ・ヘッドのデータは、テストされるべき関連カー
ドの対応するデータ及び先行する゛導体線抄出テスト”
に於いて検出されたデータから、ホスト・コンピュータ
４０によって発生される。導体線の終端部に関するデー
タは、テスト物体のデータからホスト・コンピュータ４
０によって発生嘔れる。

”短絡テスト″はテストされるべき導体線の一つが他の
導体線に接触しているか、いないかを見出す事を目的と
する。

その目的を達成すべく、共通のメモリ・セルＦＦ　によ
って、線ＲＥＳＥＩ：Ｔ上の信号により全てのスイッチ
ＳＷ３が開状態となる。続いて導体線の端初部に於いて
配列でれるプローブ・ヘッドの指状部ｎのスイッチＳＷ
１が閉成嘔れる。よって、その導体線はＢＵＳｌによっ
て対応する電流源２２へ接続される。次に、関連する導
体線上の次のグローブ・ヘッドの全てのスイッチＳＷ１
及びＳＷ２が閉成嘔れ、テストされるべき導体線上に指
状部が配置されたもののスイッチＳＷ１及びＳＷ２のみ
が開状態にさ・れ、個々の導体線の端初部に於いて配置
されたプローブ・ヘッドの電流源２２が付勢される。

関連するプローブ・ヘッドの下に於い上池の導体練に対
する接続状態が存在するならば、第２のグローブ・ヘッ
ドの第１のレシーバ２５に於いて信号が受信される。も
しもこの状態が生じないならば、信号は受信されない。

このテストは、テストされるべき導体線上に配列てれる
全てのプローブ・ヘッドを用いて実施芒れるべきである
。

ＩＸ）・コンピュータ４０のデータに関−ｔルーｙ−−
タ・フォーマットは、マイクロコンピュータ３０が、テ
ストてれるべきカードの部分の導体線にｔ’Ａ−ｊるデ
ータをホスト・コンピュータ４０から受は嘔り、記憶す
る様に構成される。各プローブ・ヘッド、ｓｅｐ、マイ
クロコンピュータ３０へ２０４９のダブルワードが転送
てれる。それらのワードは１データ・ブロックを表わす
。

１指状部あたりのデータは３２ピツトであって、次の様
に構成甥れる。

ビット０乃至１５Ｖｉビツト０乃至４に於けるプローブ
・ヘッド・アドレスとビット５乃至１５に於ける指状部
アドレスに分割てれるデータよりなる。ビット１６乃至
３１はプローブ・ヘッド及び指状部のアドレスに再び分
割てれる導体線端部のアドレスを含む。

もしもビット０乃至１５に於ける及びビット１６乃至３
１に於けるデータが０に等しくないならば、これは導体
線がこのプローブ・ヘッドの下から始まり、所定の導体
線及びアトレアに於いて成端する事を意味する。もしも
、ビット０乃至１５のみに於いて、データが０に等しく
ないならば、これは導体線がよシ下位のアドレスを有す
るプローブ・ヘッドに於いて始まり、このプローブ・ヘ
ッドに於いては成端しない事を意味する。

ホスト・コンピュータからは、夫々ビット０乃至４及び
１６乃至２０に於けるデータのみが転送でれ、それ自体
のプローブ・ヘッド・アドレスは、それが既にデータ・
ブロックを介して与えられているので、冗長でるる。

個々の指状部の下において導体線が予知嘔れないならば
、ビット０乃□至４におけるデータＨａである。

データが０に等しくなく、同じ導体線上の次のグローブ
・ヘッド・アドレスを示す場合、この情報は短絡テスト
の為に必要である。

もしもビット０乃至４におけるデータがそれら自体のプ
ローブ・ヘッド・アドレスを示すならば、導体線はその
場で終端する。

ビット１６乃至２０のデータは導体線の端部を示すプロ
ーブ・ヘッド・アドレスよりなる。それらのデータは断
線テストに於いてはビット２７乃至３１の内容と共に用
いられる。

ビット５乃至１５（指状部のアドレスを示す）け゛°導
体線捜出″テテスもしくは後の相関関係テストに於いて
発生ブれて、マイクロコンピュータによって用いられる
。

更にビット２１乃至３１（指状部アドレスもしくは導体
線数）は、もしも個々の指状部アドレスにおけるホスト
・コンピュータ・データのビット１６乃至２０が０に等
しいならば、相関関係テストノ後ニマイクロｑンピュー
タによって転送でれる。

データ・ブロックあたり１ダブル・ワード（ビット０乃
至１５がプローブ・ヘッド下の予期でれた導体線の数よ
シなシ、ビット１６乃至５１がそのプローブ・ヘッドの
下に於いて始まる導体線の数よりなる）が転送される。

導体線捜出テスト及び相関関係テストの後、データ・ブ
ロックが完了し、指状部ろたシのデータが次の様にして
用いられる。

もしもビット５乃至１５が０でないならば、これは導体
線が指状部の下において見出された事を意味する。その
データは指状部アドレスを示す。

もしもビット０乃至４がＯＫ等しくないならば、またも
しもそれらがそれら自体のグローブ゛・ヘッド・アドレ
スを示さないならば、この導体線は同じ指状部アドレス
の下あるいは同じ導体線数に於ける対応するプローブ・
ヘッドに於いて再配置する事ができる。もしもデータが
それ自体のプローブ・ヘッド・アドレスに対応するなら
ば、導体線はそこで終端する。もしもビット１６乃至２
０が０に等しくないならば、導体線は丁度処理中のプｄ
−ブ・ヘッドの下に於いて始まり、アドレスがビット１
６乃至２０の内容によって定められるプローブ・ヘッド
に於いて終端する。もしも０乃至４のビットがＯに等し
ければ、これは、指状部の下に於いて導体線が見出嘔れ
たが、それが予測１されていなかった事を意味する。も
しもビット５乃至１５が０に等しいならば、これは指状
部の下に導体線が捜出てれなかった事を意味する。もし
もビット０乃至４が０に等しいならば、この指状部の下
に於いて導体線は予期系れなかった事を示す。

もしもビット０乃至４が０に等しくないならば、この指
状部の下に於いて導体線が予期系れたが、それが捜出さ
れなかった事を示す。

マイクロコンピュータ３０は１導体線捜出テスト”に於
いて導体線データを発生し、それらをホスト・コンピュ
ータのデータとは別個に記憶する。

データ幅は指状部あたり８ビツトである。

データ・バイトに０が存在するならば、これは指状部の
下に導体線が捜出されなかった事を示す。

ＯＫ等しくないデータは指状部の下に於いて導体線が捜
出でれた事を示す。導体線データ・アドレスは個々の指
状部アドレスと同一である。導体線データ記憶部はわず
かに２０４９バイト幅であって、“導体線捜出テスト”
及び“相関関係テスト”の後において、それは次のプロ
ーブ・ヘッドの導体線データがプローブ・ヘッド毎にマ
イクロコンピュータ３０に重ねて書き込まれる（ｏｖｅ
ｒｗｒｉｔｔｅｎ）。

ホスト・コンピュータのデータに関し、メモリの寸法は
４にワード／プローブ・ヘッド−１２８にワード／セグ
メントである。マイクロコンピュータに関し、これは２
にバイト＝１にワード／セグメント（１ワードは１６ピ
ツト）となる。

マイクロコンピュータ−チー＃フローフーヘッド１に於
いてはじまる“導体線捜出テスト”に於いて前述した様
にして発生される。捜出てれた導体線の数は０から１へ
の遷移（ｔｒａｎｓｉｔｉｏｎ）の和によって得られる
。

相関関係テストに於いて、捜出された導体線の数はホス
ト・コンピュータ４０のデータによって与えられた予期
された導体線の数と比較きれる。

もしも含まれる数が等しくないならばエラー表示が呈せ
られる。もしも捜出１れた導体線及び予期てれた導体線
の数が等しいならば、ホスト・コンピュータによって予
じめ与えられた導体線パターンに関する捜出てれた導体
線のパターンのシフトを最小にする為に相−関係処理が
行なわれる。

次にもしも十分な相関関係が存在するならば、マイクロ
コンピュータに於いて０に等しい導体線データの指状部
アドレスが対応するビット５乃至１５及び２０乃至３１
へ転送される。

断線テストに於いて、どの線を匡正すべきかの情報を含
むホスト・コンピュータのデータについての質問が行な
われる。これは導体線開始データ０、プローブ・ヘッド
及び指状部のアドレスＯＫ関し、プローブ・ヘッド１、
指状部１に於いて開始される。導体線端部のための関連
するフィールドはプローブ・ヘッド及び指状部のアドレ
ス（導体線端部のロケーション）を含ム。

短絡テストに於いて、導体線開始データが再び０に関し
て質問てれる。プローブ・ヘッド・アドレスの為のフィ
ールド（ビット０乃至４）に於けるデータは同じ導体線
上に配列てれた次のプローブ・ヘッドのアドレスを含む
。続いて、断線テストに於ける様にそのプロセスが続け
られる。

種々のテストに関して、次に示すテスト時間が、マイク
ロ秒の平均命令時間、３２プローブ・ヘッド／セグメン
トを用いて得られた。

およそ７命令／指状部＝７Ｘ２０４８’ｘ３２ｘ１ζ−
６００００μ秒／セグメント＝　４６０　ｍ秒／セグメ
ント相関関係テスト およそ１０ステートメント／指状部＝１０Ｘ２０４８Ｘ
３２Ｘ１＝６６００００μ秒／セグメント＝６６０ｒｒ
１秒／セグメント およそ２０ステートメント／指状部＝２’０Ｘ１０００
Ｘ１＝２００００μ秒／セグメント＝２０ｍ秒／セグメ
ント短絡テスト （１０００導体線／セグメント−中間的導体線長さ＝Ｐ
ｏｓ　　およ−１０×　　テスト時間＝２００ｍ秒／セ
グメント１５４０ｍ秒／セグメント これらのテスト時間は、本発明によって非常に大型且つ
複雑なカードを元ストするに要する時間が極めて短縮て
れた時間となる事を示す。

【図面の簡単な説明】

第１図乃至第４図はテヌ１１れるべきカード上にプロー
ブ・ヘッドが配置てれた様子を示す図、第５Ａ図乃至第
５Ｅ図はプローブ・ヘッドを作成するステップを示す図
、第６図はテスターの構成を示す図、第７図はグローブ
・ヘッド内に集積された回路のブロック図である。 １・・・・カード、２・・・・導体線、３・・・・プロ
ーブ・ヘッド、４・・・・指状部、５・・・・後部。

Claims (3)

【特許請求の範囲】
1. （１）近接して配置でれた細い導体線もしくは接点パッ
   ドの短絡部およびもしくは断線部を検出するための、複
   数の弾性指状部を有する全体としてくし状のグローブ・
   ヘッドでろって、上記くし状のプローブ・ヘッドがシリ
   コンで構成てれてなる事を特徴とするプローブ・ヘッド
   。
2. （２）　　シリコンが単結晶シリコンである特許請求の
   範囲（１）項記載のプローブ・ヘッド。
3. （３）＜Ｌ状のプローブ・ヘッドがその内部に集積てれ
   た論理回路およびもしくはデコード回路を有する、特許
   請求の範囲（１）項記載のプローブ・ヘッドっ