JPS5856362A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5856362A JPS5856362A JP56154614A JP15461481A JPS5856362A JP S5856362 A JPS5856362 A JP S5856362A JP 56154614 A JP56154614 A JP 56154614A JP 15461481 A JP15461481 A JP 15461481A JP S5856362 A JPS5856362 A JP S5856362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer
- manufacturing
- energy
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000010894 electron beam technology Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に三次元的な多層Ｌ
８Ｉの製造方法に関する。
８Ｉの製造方法に関する。
ＬＳＩ製造技術においては、集積度を土けるために多層
化が計られるが、将来的にはチ、グ当９１６Ｍビ、トと
いう超高集積度のデバイスが１つの目標とされており、
その場合には８〜１０層という多層構造のものが実用化
されなければならない、かかる三次元Ｌ８１０裂造に関
しては、従来のＬＳＩの製造技術をそのまま適用したの
では種々の不都合を生じる場合が多く、例えば不純物イ
オン注入層の活性化のために行うアニールやダート酸化
などの熱工程を各層形成ごとに行うと下層（初めに作ら
れた層） Ｌ８１ ｌ’９ど熱履歴を多く受け、拡散層
の過剰拡散（深さおよび横方向の広がり）やキャリヤ濃
度の減少などの弊害が発生する。４！に不純物のドーピ
ングに関してはイオン注入法がドーピング濃度や深さの
制御が容易であり、集積度を上げるのに適した方法であ
ることから三次元Ｌ８１の製造においても主流をなすも
のであり、し九がってイオン注入層の活性化のためのア
ニールは必要、不可欠の熱工程として採られるものであ
り、これに伴う前記弊害の発生は避けられず、この対策
を構じる必要がある。
化が計られるが、将来的にはチ、グ当９１６Ｍビ、トと
いう超高集積度のデバイスが１つの目標とされており、
その場合には８〜１０層という多層構造のものが実用化
されなければならない、かかる三次元Ｌ８１０裂造に関
しては、従来のＬＳＩの製造技術をそのまま適用したの
では種々の不都合を生じる場合が多く、例えば不純物イ
オン注入層の活性化のために行うアニールやダート酸化
などの熱工程を各層形成ごとに行うと下層（初めに作ら
れた層） Ｌ８１ ｌ’９ど熱履歴を多く受け、拡散層
の過剰拡散（深さおよび横方向の広がり）やキャリヤ濃
度の減少などの弊害が発生する。４！に不純物のドーピ
ングに関してはイオン注入法がドーピング濃度や深さの
制御が容易であり、集積度を上げるのに適した方法であ
ることから三次元Ｌ８１の製造においても主流をなすも
のであり、し九がってイオン注入層の活性化のためのア
ニールは必要、不可欠の熱工程として採られるものであ
り、これに伴う前記弊害の発生は避けられず、この対策
を構じる必要がある。
本発明の目的は上記した課題を解決するにあり、そのた
めに、エネルギー線照射により不純物イオン注入層を活
性化する熱工程、高圧酸化処理により酸化膜を形成する
熱工程、およびモニターデバイスを測定して回路機能を
評価する試験工程を加えて各層を完成し、積層する工程
をｊ−次行うことを特徴とする方法を提供する。
めに、エネルギー線照射により不純物イオン注入層を活
性化する熱工程、高圧酸化処理により酸化膜を形成する
熱工程、およびモニターデバイスを測定して回路機能を
評価する試験工程を加えて各層を完成し、積層する工程
をｊ−次行うことを特徴とする方法を提供する。
以下、ＭＯ８ＩＣを対象として本発明の実施例について
説明する。
説明する。
多層Ｌ８Ｉの製造方法に関して、本願出願人は例えば添
付図面に示す方法を実現している。仁の方法は、先ず単
結晶シリコン基板１上に絶縁層（８１０２）２を設け、
スクライブライン４上において基板半導体を露出させ、
全面にＩリシリコン層を被着し、次いでエネルギー線の
照射により寓出基板を核としてぼりシリコン層を単結晶
化する。このように形成した単結晶シリコン層に不純物
拡散やダート酸化を行い第１層の半導体装ｔ（Ｌ８Ｉ）
を形成する（矢印夏）、シかる後にスクライブライン４
を除く部分に層間絶縁１［３を設け、再び？リシリコン
層を被着し、エネルギー線照射によりスクライプライン
を核としてポリシリコン層を単結晶化し、以降前記した
工程を繰り返して第２層の半導体装置を形成する（矢印
ＩＩ）。なお、添付図面中５は単結晶シリコン層、ダは
Ｉリシリコン層を表わし、第３層（矢印Ｉ）は丁度暎結
晶化されつつある状７ｉｉリン・ ドーグドＩリシリコ
ン層（ダート電極）をそれぞれ表わしている。
付図面に示す方法を実現している。仁の方法は、先ず単
結晶シリコン基板１上に絶縁層（８１０２）２を設け、
スクライブライン４上において基板半導体を露出させ、
全面にＩリシリコン層を被着し、次いでエネルギー線の
照射により寓出基板を核としてぼりシリコン層を単結晶
化する。このように形成した単結晶シリコン層に不純物
拡散やダート酸化を行い第１層の半導体装ｔ（Ｌ８Ｉ）
を形成する（矢印夏）、シかる後にスクライブライン４
を除く部分に層間絶縁１［３を設け、再び？リシリコン
層を被着し、エネルギー線照射によりスクライプライン
を核としてポリシリコン層を単結晶化し、以降前記した
工程を繰り返して第２層の半導体装置を形成する（矢印
ＩＩ）。なお、添付図面中５は単結晶シリコン層、ダは
Ｉリシリコン層を表わし、第３層（矢印Ｉ）は丁度暎結
晶化されつつある状７ｉｉリン・ ドーグドＩリシリコ
ン層（ダート電極）をそれぞれ表わしている。
以上の方法により第１層、第２層、・・・と積み重ねて
いって多層ＬＳＩは作製されるが、本発明の特徴とする
ところは、かかる多層ＬＳＩの製作過程で行う活性化の
ためのアニールとダート酸化膜の形成をで龜るだけ熱影
響の小さい方法で行なおうとするところにある。
いって多層ＬＳＩは作製されるが、本発明の特徴とする
ところは、かかる多層ＬＳＩの製作過程で行う活性化の
ためのアニールとダート酸化膜の形成をで龜るだけ熱影
響の小さい方法で行なおうとするところにある。
アニールの対象となるのは、不純物をイオ／注入して形
成されるソース、ドレインおよびｆ−）電極であるが、
かかるイオン注入層のアニールは各層（第１層、第２層
・・・）形成ごとに電子ビーム、イオンビーム、レーデ
およびフラ、シ、ラングなどのエネルギー線を利用して
局所瞬時加熱により行われる。具体例として、ソース、
ドレイン形成に砒素（Ａｓ）を用い、アニールにレーデ
を用いて下記条件 〔イオン注入条件〕 注入ドーズ量：５Ｘ１０Ａ−画 注入エネルギー： ２０ Ｇ ｋ＊Ｖ 〔アニール条件〕 使用ビーム ＝係ムｒ レーデ 出 力 ： ４Ｗ スキャン速度： ｌ ０ｃＩＲ／ｓａｅ使用レンズ ：
ｔ＝ＺＳ■ でアニールしたところ、下層ＬＳＩに対する過剰アニー
ルやキャリヤ濃度減少は認められなかった。
成されるソース、ドレインおよびｆ−）電極であるが、
かかるイオン注入層のアニールは各層（第１層、第２層
・・・）形成ごとに電子ビーム、イオンビーム、レーデ
およびフラ、シ、ラングなどのエネルギー線を利用して
局所瞬時加熱により行われる。具体例として、ソース、
ドレイン形成に砒素（Ａｓ）を用い、アニールにレーデ
を用いて下記条件 〔イオン注入条件〕 注入ドーズ量：５Ｘ１０Ａ−画 注入エネルギー： ２０ Ｇ ｋ＊Ｖ 〔アニール条件〕 使用ビーム ＝係ムｒ レーデ 出 力 ： ４Ｗ スキャン速度： ｌ ０ｃＩＲ／ｓａｅ使用レンズ ：
ｔ＝ＺＳ■ でアニールしたところ、下層ＬＳＩに対する過剰アニー
ルやキャリヤ濃度減少は認められなかった。
ま九、ダート酸化膜の形成には変圧酸化法が用いられる
。この方法は低温、短時間でシリコンの酸化が可能であ
るため、その有効性が期待されるものである。具体例と
して、下記条件で酸化処理を行ったとζろ 〔処理条件〕 圧 力 ：２５峙／− 熱処理 ： ７００Ｕ×１８０ｍ１ｎ 酸化膜厚は５００１に成長し、しかも下層ＬＳＩに対す
る熱影響は特に認められなかった。
。この方法は低温、短時間でシリコンの酸化が可能であ
るため、その有効性が期待されるものである。具体例と
して、下記条件で酸化処理を行ったとζろ 〔処理条件〕 圧 力 ：２５峙／− 熱処理 ： ７００Ｕ×１８０ｍ１ｎ 酸化膜厚は５００１に成長し、しかも下層ＬＳＩに対す
る熱影響は特に認められなかった。
さらに本発ｌ８１ＩＯ方法においては、前記したごとく
各層ごとにＬ８Ｉを完成させていくので、各層にモニタ
ーデバイスを形成することによって、各層のプロセス、
回路機能を評価しながら先の工程に進むことができるの
で、不良が発生した場合のリスクを軽減でき、かつ製品
に対する信頼性を高めることができるものである。
各層ごとにＬ８Ｉを完成させていくので、各層にモニタ
ーデバイスを形成することによって、各層のプロセス、
回路機能を評価しながら先の工程に進むことができるの
で、不良が発生した場合のリスクを軽減でき、かつ製品
に対する信頼性を高めることができるものである。
以上説明したように、本発明の方法によるときは、多層
Ｌ８Ｉの製造過程で行われる熱工程に工夫をなし、下層
ＬＳＩに対する熱影響を小さくできる効果がある九め、
三次元Ｌｌｉｌの実現化に寄与するところ大であり、あ
わせて各層ごとの性能チｘｙりができる方式を採ってい
るため製品の信頼性が向上されるものである。
Ｌ８Ｉの製造過程で行われる熱工程に工夫をなし、下層
ＬＳＩに対する熱影響を小さくできる効果がある九め、
三次元Ｌｌｉｌの実現化に寄与するところ大であり、あ
わせて各層ごとの性能チｘｙりができる方式を採ってい
るため製品の信頼性が向上されるものである。
添付図面は本発明の方法を実施する工程における多層Ｌ
ＳＩの１例の要部を示す断面図である。 １・・・単結晶シリコン基板、２・・・絶縁層、３・・
・層間絶縁膜、４・・・スクライブライン、５・・・単
結晶シリコン層、５′・・・ポリシリコン層、６・・・
ｒ−）酸化膜、７・・・ダート電極、■・・・第１層半
導体装置、■・・・第２層半導体装置、厘・・・第３層
半導体装置。 特許出願人 富士通株式会社 ′Ｑ口ｄ
ＳＩの１例の要部を示す断面図である。 １・・・単結晶シリコン基板、２・・・絶縁層、３・・
・層間絶縁膜、４・・・スクライブライン、５・・・単
結晶シリコン層、５′・・・ポリシリコン層、６・・・
ｒ−）酸化膜、７・・・ダート電極、■・・・第１層半
導体装置、■・・・第２層半導体装置、厘・・・第３層
半導体装置。 特許出願人 富士通株式会社 ′Ｑ口ｄ
Claims (1)
- エネルギー線照射により不純物イオン注入層を活性化す
る熱工程、高圧酸化処理により酸化膜を形成する熱工程
およびモニターデバイスを測定して回路機能を評価する
試験工程を加えて各層を完成し、積層する工程を順次行
うことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154614A JPS5856362A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
| US06/425,644 US4489478A (en) | 1981-09-29 | 1982-09-28 | Process for producing a three-dimensional semiconductor device |
| DE8282305160T DE3278549D1 (en) | 1981-09-29 | 1982-09-29 | Process for manufacturing a multi-layer semiconductor device |
| EP82305160A EP0076161B1 (en) | 1981-09-29 | 1982-09-29 | Process for manufacturing a multi-layer semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154614A JPS5856362A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856362A true JPS5856362A (ja) | 1983-04-04 |
| JPS6342418B2 JPS6342418B2 (ja) | 1988-08-23 |
Family
ID=15588030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154614A Granted JPS5856362A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203780A (ja) * | 2004-01-12 | 2005-07-28 | Samsung Electronics Co Ltd | ノードコンタクト構造体、それを有する半導体素子、及びその配線構造体、並びにその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162452A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Manufacture of semiconductor and its unit |
| JPS5678155A (en) * | 1979-11-30 | 1981-06-26 | Hitachi Ltd | Semiconductor device and manufacture thereof |
-
1981
- 1981-09-29 JP JP56154614A patent/JPS5856362A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162452A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Manufacture of semiconductor and its unit |
| JPS5678155A (en) * | 1979-11-30 | 1981-06-26 | Hitachi Ltd | Semiconductor device and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203780A (ja) * | 2004-01-12 | 2005-07-28 | Samsung Electronics Co Ltd | ノードコンタクト構造体、それを有する半導体素子、及びその配線構造体、並びにその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6342418B2 (ja) | 1988-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362038B1 (en) | Low and high voltage CMOS devices and process for fabricating same | |
| JPS6255930A (ja) | 半導体装置の製造方法 | |
| JPS5856362A (ja) | 半導体装置の製造方法 | |
| US5106782A (en) | Method of manufacturing a semiconductor device | |
| JP2662029B2 (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS5818785B2 (ja) | シユウセキカイロソウチノ セイゾウホウホウ | |
| JPS5856327A (ja) | 半導体装置の製造方法 | |
| JPS6053050A (ja) | 半導体装置の製造方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPS5856365A (ja) | 半導体装置の製造方法 | |
| JPS6038864B2 (ja) | 半導体装置 | |
| JP3332825B2 (ja) | 半導体装置の製造方法 | |
| JPS6336555A (ja) | 半導体装置の製造方法 | |
| JP2846055B2 (ja) | 半導体装置の製造方法 | |
| JPH01100973A (ja) | 半導体装置の製造方法 | |
| JPH01120817A (ja) | 半導体装置の製造方法 | |
| JPS6344755A (ja) | 半導体集積回路装置 | |
| JPH04199706A (ja) | 半導体装置の製造方法 | |
| JPS5810838A (ja) | 半導体装置の製造方法 | |
| JPS621269B2 (ja) | ||
| JPH04101421A (ja) | 半導体集積回路の製造方法 | |
| JPS5929438A (ja) | 半導体装置の製造方法 | |
| JPH02301130A (ja) | 半導体装置の製造方法 | |
| JPH04737A (ja) | 半導体装置の製造方法 | |
| JPH0221632A (ja) | 半導体装置の製造方法 |