JPS584418A - Resetting system of data processor - Google Patents
Resetting system of data processorInfo
- Publication number
- JPS584418A JPS584418A JP56102625A JP10262581A JPS584418A JP S584418 A JPS584418 A JP S584418A JP 56102625 A JP56102625 A JP 56102625A JP 10262581 A JP10262581 A JP 10262581A JP S584418 A JPS584418 A JP S584418A
- Authority
- JP
- Japan
- Prior art keywords
- program
- instruction
- reset
- initialization
- console
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、プログラム中にリセット命令（マクロ命令）
Ｖ埋込んでおき、リセット命令の実行によってシステム
の初期化１行い得るよ５Ｋしたデータ処理装置のリセッ
ト方式に関するものである〇第１図は従来技術における
現在作動してＶるＯ８（オペレーティング・システム）
かｇ：ｌｋ’）Ｏｆ！への切り換えン説明するものであ
る。第１ｅｉｉｇに示すよ５ＫＯ８Ｙレベル・アツ゛プ
するときなど、現在実行されている０８ＩＫよって管理
され文いるシステム・レエネレーション・プログラムに
よって、新たな０８２Ｖ作成し、これ１に：ＤＡＳＤ
（直接アクセス記憶装置）に格納し、コンソールの操作
によりシステムＷ初期状態にし、ＯＳを０８１から０８
２に切り換えている。なお、システムが初期状態虻なる
と、従来のデータ処理装置はプログラムのＩＰＬ （イ
ニシャル・プログラム・ローティング） を行うように
構成されている。[Detailed Description of the Invention] The present invention provides a reset instruction (macro instruction) during a program.
This relates to a reset method for a 5K data processing device in which the system can be initialized by embedding a V and executing a reset command. )
Kag:lk') Of! This section explains how to switch to . As shown in the 1st eiig, when the 5KO8Y level is brought up, a new 082V is created by the system regeneration program managed and written by the currently running 08IK, and this 1: DASD
(direct access storage device), put it into the system W initial state by operating the console, and change the OS from 081 to 08.
Switching to 2. Note that when the system is in an initial state, conventional data processing devices are configured to perform IPL (initial program loading) of the program.
上記のような従来方式は、０８）ｒＯ８１から０８２に
切り換えるためにはコンソール操作を必要とし、自動的
Ｋｏｓｉから０８２への切り換えｔ行い得ないという欠
点ｖＮしている〇
本発明は、上記の考察に−づくもｑ）であって、プログ
ラムσλ中に埋込んだリセット命令によってシステムの
初期化１行い得るようＫなったデータ処理装ｆｌ１ｇ＋
１Ｊセット方式Ｙ提供することを目的としていΦ０そし
てそのため、本発明のテータ処理Ｗ装置のリセット方式
は、コンソール上の所定ノスイッチか押されると、シス
テム初期化用のマイクロプログラムの実行か開始され、
チャネルおよびデバイスの初期化、各レジスタへの初期
ｔのｓ納、各７ラグの初期状態のセット、主記憶装置お
よびそσ）他σ）記憶装置の初期化、ならびに初期ロー
ティング・プログラムσ）ローディングナトを行うよう
に構成されたテークも理装置において、プログラム中に
リセット命令Ｙ埋込み、当該リセット命令が命令レジタ
セにセットされ命令デコーダによりて解読されたとき、
上記システム初期化用のマイクロプロゲラみの実行が開
始されるように構成されたことｔ％黴とするものである
。以下、本発明Ｖ図面を参照しつつ説明する。The conventional method described above has the disadvantage that it requires console operation to switch from 08) rO81 to 082, and cannot automatically switch from Kosi to 082. The present invention solves the above considerations. A data processing device fl1g+ that can perform system initialization by a reset instruction embedded in the program σλ.
The purpose is to provide a 1J set method Φ0, and therefore, the reset method of the data processing W device of the present invention is such that when a predetermined switch on the console is pressed, execution of a microprogram for system initialization is started. ,
Initialization of channels and devices, initialization of t into each register, setting of initial state of each 7 lag, initialization of main memory and other σ) storage devices, and initial loading program σ) In a physical device configured to perform loading, a reset instruction Y is embedded in the program, and when the reset instruction is set in the instruction register and decoded by an instruction decoder,
It is assumed that the configuration is such that execution of the micro program for system initialization is started. Hereinafter, the present invention will be explained with reference to the drawings.
第２図は本発明による０８１から０８２への切り換えを
説明する図、第３図は°本発明の１実施例Ｖ示す１ｉＶ
、ａｌ１４１１４図ミニファームフェアリセット命令実
行手順を示す図である。FIG. 2 is a diagram illustrating switching from 081 to 082 according to the present invention, and FIG. 3 is a diagram showing one embodiment of the present invention.
, al14114 is a diagram illustrating a mini firmware reset instruction execution procedure.
８２図に示すように、本発明により°て０８１から０８
２へ切り換える場合には、システム・ジェネレータ１フ
番プログラムの末尾にり七ット命−令ｖ纏込んでおく・
システム・ジェネレーション・プログラムによって新し
いＯ８２の作成が完了すると、リセット命令が実行され
てシステムは自動的に初期化され、ＩＰＬプログラムに
よって新しい０８２がａ−ティングされる。As shown in Figure 82, according to the present invention, from 081 to 08
When switching to 2, put the 7 bit instructions at the end of the system generator 1st program.
When the system generation program completes creating the new O82, a reset instruction is executed to automatically initialize the system, and the IPL program a-tings the new O82.
ｌ！３図は本発明の１実施例を示すものであって−１は
主記憶装置、２はその他の記憶装置、３は命令デコード
部、４はメモリ初期化制御ＨＲＩ、 ５はチャネル、６
は入出力装置、７はシステム初期化処理ン実行するため
のマイクロプログラム、８はＩＰＬＩＩＩＩ御部、９は
コンソール上のリセット・スイッチ、１Ｇはレジスタ、
１１はフラグ、１２はＯＲ回路ンそれぞれ示している。l! 3 shows one embodiment of the present invention, -1 is a main storage device, 2 is another storage device, 3 is an instruction decoding section, 4 is a memory initialization control HRI, 5 is a channel, and 6 is a
is an input/output device, 7 is a microprogram for executing system initialization processing, 8 is an IPLIII control unit, 9 is a reset switch on the console, 1G is a register,
Reference numeral 11 indicates a flag, and reference numeral 12 indicates an OR circuit.
コンソル上のリセット・スイッチ９が押されると、リセ
ット信号がＯＮとなり、マイクロプログラム７が実行さ
れる◎このマイクロプログラムが実行されると、第４図
に示すように１全チヤネル５およ゛びデバイス６の初期
化が行われ、各レジスタ１０に初期値がセットされ、各
フラグ１１が１期状ｌＩＫセットされ、ＣＰＨなどの初
期診断が行われ、生記憶装ｍｌおよびその他の記憶装置
２ノ初期化か行わｊ、マイクロプログラムのローディン
グが行われ、そしてＩＰＬプａグ２ラムの′ローティン
グが行われる口このＩＰＬプログラムの実行によりて０
８２が主記憶装置ＩＫクローィングされる◎リセット命
令が命令レジスタ （図示せず）にセットされ、命令子
コーグ３によって解読されると、リセット信号がＯＮと
なる。リセット信号がＯＮとなると、マイクロプログラ
ムが実行され、８４図に示すようなシステム初期化処理
が行われる◎□以上の説明から明らかなように１本発明
によれば、プログラムの中和リセット命令ｖｍ込んでお
き、このリセット命令が発行されたとき、システム初期
化処理のためのマイクロプログラム″Ｙ実行 □するよ
う匠構成されているので、Ｏ８の切換え処理などｔコン
ソール操作なしで行うことが出来る０When the reset switch 9 on the console is pressed, the reset signal turns ON and the microprogram 7 is executed. When this microprogram is executed, all channels 5 and The device 6 is initialized, each register 10 is set to an initial value, each flag 11 is set to the first stage, initial diagnosis such as CPH is performed, and the raw memory device ml and other storage devices 2 are initialized. By executing this IPL program, initialization is performed, microprogram loading is performed, and IPL program loading is performed.
82 is crawled into the main memory IK. When a reset command is set in the command register (not shown) and decoded by the command coder 3, the reset signal is turned ON. When the reset signal turns ON, the microprogram is executed and system initialization processing as shown in Figure 84 is performed. The system is configured so that when this reset command is issued, the microprogram for system initialization processing is executed, so that O8 switching processing can be performed without console operation.
１１１５！ｌは従来技術における現在作動しているＯ８
から他のＯ８への切り換えｔ説明する図、第２図は本発
明による０８１から０８２への切り換えｔ説明する＠、
第３図は本発明の１実施例を示す図、第４＠は７丁−ム
ラエアによるリセット命令実行手順ン示す脂であるＯ
１・・・主記憶装置、２・・・その他の記憶装置、３・
・・命令号コード部、４・・・メモリ初期化制御部、５
・・・チャネル、６・・・入出力装置、７・・・システ
ム初期化処理を実行するためのマイクロプログラム、８
・・・ＩＰＬ制御部、９・・・コンソール上のリセット
−スイッチ、１０・・・レジスタ、１１・・・フラグ、
１２・・・ＯＲ回路◎
特許出願人 富士通株式会社
代場人弁理士 京 谷 四 部
ヤ１０
卑２［！１1115! l is the currently operating O8 in the prior art
FIG. 2 illustrates the switching from 081 to 082 according to the present invention.
FIG. 3 is a diagram showing one embodiment of the present invention, and the fourth @ shows the reset command execution procedure by the 7th block Mura Air. 1... Main memory device, 2... Other memory devices, 3.
...Instruction code section, 4...Memory initialization control section, 5
...channel, 6.input/output device, 7..microprogram for executing system initialization processing, 8.
...IPL control unit, 9...Reset switch on console, 10...Register, 11...Flag,
12...OR circuit ◎ Patent applicant Fujitsu Limited Patent attorney Kyo Tani 4 part ya 10 Hei 2 [! 1
Claims (1)
初期化用のマイクロ７’ａグラムの実行が開始され、チ
ャネルおよびテバイスの初期化、各レジスタへの初期値
の格納、各フラｌの初期状態のセット、主記憶装置およ
びその他の記憶装置の初期化、ならびに初期クーティン
グ・プログラムのローティングなどン行うように構成さ
れたデータ処ｍ装償において、プログラム中にリセット
命令ン埋込み、尚該リセット命令が命令レジスタにセッ
トされ命令デコーダによって解読されたとき、上記シス
テム初期化用σ）マイクロプログラムの実行が開始され
るように構成されたことＶ４Ｉ徴とするデータ処理装置
のリセット方式。When a predetermined switch on the console is pressed, execution of the micro 7'a program for system initialization starts, initializing channels and devices, storing initial values in each register, and setting the initial state of each frame. embedding a reset instruction in a program in a data processing device configured to set, initialize main memory and other storage devices, and load an initial loading program; A reset method for a data processing device characterized in that V4I is configured such that execution of the system initialization σ) microprogram is started when σ) is set in an instruction register and decoded by an instruction decoder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102625A JPS584418A (en) | 1981-06-30 | 1981-06-30 | Resetting system of data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102625A JPS584418A (en) | 1981-06-30 | 1981-06-30 | Resetting system of data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584418A true JPS584418A (en) | 1983-01-11 |
| JPS6367690B2 JPS6367690B2 (en) | 1988-12-27 |
Family
ID=14332416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102625A Granted JPS584418A (en) | 1981-06-30 | 1981-06-30 | Resetting system of data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584418A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136833A (en) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | Operating system switching method |
| EP0196661A2 (en) * | 1985-04-03 | 1986-10-08 | Honeywell Bull Inc. | Bridging facility for supporting multiple operating systems via a shell |
| EP0197552A2 (en) * | 1985-04-10 | 1986-10-15 | Microsoft Corporation | Method of processing interrupts in a digital computer system |
| JPH01128112A (en) * | 1987-11-13 | 1989-05-19 | Nec Ic Microcomput Syst Ltd | Microprocessor |
| JPH01215461A (en) * | 1988-02-22 | 1989-08-29 | S M K Kk | How to solder electronic components to a board |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52124836A (en) * | 1976-04-13 | 1977-10-20 | Mitsubishi Electric Corp | Reset of data processing unit |
| JPS54146551A (en) * | 1978-05-09 | 1979-11-15 | Toshiba Corp | Resetting system for processor |
| JPS5517413A (en) * | 1978-07-25 | 1980-02-06 | Toshiba Corp | Replacement unit for pressure |
-
1981
- 1981-06-30 JP JP56102625A patent/JPS584418A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52124836A (en) * | 1976-04-13 | 1977-10-20 | Mitsubishi Electric Corp | Reset of data processing unit |
| JPS54146551A (en) * | 1978-05-09 | 1979-11-15 | Toshiba Corp | Resetting system for processor |
| JPS5517413A (en) * | 1978-07-25 | 1980-02-06 | Toshiba Corp | Replacement unit for pressure |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136833A (en) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | Operating system switching method |
| EP0196661A2 (en) * | 1985-04-03 | 1986-10-08 | Honeywell Bull Inc. | Bridging facility for supporting multiple operating systems via a shell |
| EP0197552A2 (en) * | 1985-04-10 | 1986-10-15 | Microsoft Corporation | Method of processing interrupts in a digital computer system |
| JPH01128112A (en) * | 1987-11-13 | 1989-05-19 | Nec Ic Microcomput Syst Ltd | Microprocessor |
| JPH01215461A (en) * | 1988-02-22 | 1989-08-29 | S M K Kk | How to solder electronic components to a board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367690B2 (en) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5269022A (en) | Method and apparatus for booting a computer system by restoring the main memory from a backup memory | |
| JPS58191046A (en) | Cpu control switching system | |
| JPS61182160A (en) | Data processing device | |
| JPS584418A (en) | Resetting system of data processor | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| KR20060020284A (en) | Initialization unit and method of central processing unit | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS62120542A (en) | Information processor | |
| JPS62147545A (en) | Transfer command processing method in information processing equipment | |
| JP2556018B2 (en) | Channel path group management method | |
| JPS6154540A (en) | Data processor | |
| JPS63228332A (en) | Instruction execution control method | |
| JPS6236581B2 (en) | ||
| SU1124316A1 (en) | Microcomputer | |
| JPS58213347A (en) | Microprocessor | |
| JPS6346540A (en) | Starting system for program | |
| JPH0239812B2 (en) | ||
| JPS6014334A (en) | Data processor | |
| JPS6278630A (en) | information processing equipment | |
| JPH0675789A (en) | Information processor | |
| JPS5884334A (en) | Input and output controlling system | |
| JP2002140205A (en) | Data processor and method of booting the same | |
| JPS585857A (en) | Operation processor | |
| JPS6260033A (en) | Microprocessor control system | |
| JPS5960646A (en) | Firmware control method |