JPS5884334A - Input and output controlling system - Google Patents
Input and output controlling systemInfo
- Publication number
- JPS5884334A JPS5884334A JP18330881A JP18330881A JPS5884334A JP S5884334 A JPS5884334 A JP S5884334A JP 18330881 A JP18330881 A JP 18330881A JP 18330881 A JP18330881 A JP 18330881A JP S5884334 A JPS5884334 A JP S5884334A
- Authority
- JP
- Japan
- Prior art keywords
- program
- channel program
- address
- input
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】 本発明は入出力制御方式に関する。[Detailed description of the invention] The present invention relates to an input/output control method.
情報処理装置が、例えば、磁気ディスク等のデバイスか
らデータを入出力する場合には次のようログラムを作成
し、これを主記憶装置の特定の番地に格納する。この場
合CPUは一般のプログラムと同様に、論理番地で記述
されたチャンネルプログラムを作成する。このチャンネ
ルプログラムは入出力制御装置で実行させるべきプログ
ラム、であるが、実行に当っては、通常のプログラムと
同様にその時点の主記憶装置のメモリ使用情況に応じて
定まる適当な絶対番地化(論理番地を絶対番地に変換す
る)を行なって実行されるべきプログラムである。For example, when an information processing device inputs and outputs data from a device such as a magnetic disk, it creates a program as shown below and stores it at a specific address in the main storage device. In this case, the CPU creates a channel program written using logical addresses in the same way as a general program. This channel program is a program to be executed by the input/output control unit, but when executed, like a normal program, an appropriate absolute address ( This is a program that should be executed by converting a logical address to an absolute address.
ところが、従来の入出力制御装置鉱一般に論理番地を絶
対番地に変換する機能を備えていない場合が多い。そこ
で入出力命令の実行開始に先たち、CPUFi、主記憶
装置中に必要なバッファ領域を固定確保し、それによシ
このチャンネルプログラムの絶対番地化を行なってから
、このチャンネルプログラムの実行開始命令(コネクト
命令)を実行する。この命令が実行されると、前記コネ
クト命令のア゛ドレスシラブル(このチャンネルプログ
ラムの格納が開始されている絶対番地を指示している)
がCPUjfi人i力制御鋏置に転送装れ、それによシ
入出力制御装置は主記憶装置の指定され九絶対番地から
チャンネルプログラムを順次読み出し以後CPUとは独
立にそのコマンドに従って入出力の実行を制御する。However, conventional input/output control devices generally do not have a function to convert logical addresses to absolute addresses. Therefore, before starting the execution of the input/output command, the necessary buffer area is fixedly secured in the CPU Fi and main memory, and this channel program is converted into an absolute address, and then the execution start command of this channel program ( connect command). When this instruction is executed, the address syllable of the connect instruction (indicating the absolute address where this channel program storage has started)
is transferred to the CPU power control device, and the input/output control device sequentially reads out the channel program from the designated absolute address in the main memory, and thereafter executes input/output according to the commands independently of the CPU. Control.
この方式は入出力制御装置が論理番地の絶対番地化を行
なう必要がないため、比較的簡単でtb#)従来、はと
んどのデータ処理装置がこの方式をとっている。Since this method does not require the input/output control device to convert logical addresses into absolute addresses, it is relatively simple, and most data processing devices have conventionally adopted this method.
しかしながら、この方式によるとまずこのチャンネルプ
ログラムを実行するのく必要なバッファ領域を主記憶装
置中に固定確保してがらこのチャンネルプログラムを絶
対番地化し、しかる後に入出力命令を開始することにな
る。ところが一般の入出力装置は、入出力命令が開始さ
れてから、確保した前記バッファ領域が実際に使用され
るまでにはかなシ長い時間を必要とする。たとえば磁気
ディスクからデータを読む場合には、まず、磁気へ、ド
を指定された位置まで移動し、指定された位置情報が読
み出されるまで待ってから実際に主記憶装置の前記バッ
ファ領域に格納すべきデータが読み出される。従って、
この方式にすると、主記憶装置の領域を不必要に長い間
使用せずに、無駄に固定確保しているという欠点を有し
ている。However, according to this method, the buffer area necessary to execute this channel program is first secured in the main memory, the channel program is converted into an absolute address, and then input/output commands are started. However, in general input/output devices, it takes a long time from when an input/output command is started until the reserved buffer area is actually used. For example, when reading data from a magnetic disk, first move the magnetic disk to a specified position, wait until the specified position information is read, and then actually store it in the buffer area of the main storage device. The desired data is read. Therefore,
This method has the disadvantage that the area of the main storage device is not used for an unnecessarily long period of time and is fixed and secured in a wasteful manner.
この欠点を除くために最近チャンネルダクト(DAT:
ディレクトアドレストラン哀レータDIRECT A
DDRB8S TRANSLATOR)という方式が
用いられ始めている。これは、CPUがチャンネルプロ
グラムも論理番地にIる記述のttで入出力制御装置に
このチャンネルグログ2ムの実行を指示し、入出力制御
装置がこの論理番地を絶対番地化しながら入出力処理を
実行するという方式l・・ある。論理番地表現のチャン
ネルプログラムを実行する入出力制御装置については例
えば特開昭56−40938に詳述されている。In order to eliminate this drawback, channel duct (DAT:
Direct address restaurant DIRECTA A
A system called DDRB8S TRANSLATOR) is beginning to be used. This is because the CPU instructs the input/output control device to execute this channel program using the description tt in which the channel program is also placed at a logical address, and the input/output control device performs input/output processing while converting this logical address into an absolute address. There is a method of executing... An input/output control device for executing a channel program expressed in logical addresses is described in detail in, for example, Japanese Patent Laid-Open No. 56-40938.
さて、このよう、に絶対番地化をしないものと、絶対番
地化をするものの2種−の入出力制御装置を2種類設け
る必要が生じてきている。これはそれだけプログラムを
複雑にするという欠点を有している。Now, it has become necessary to provide two types of input/output control devices: one that does not perform absolute addressing, and one that performs absolute addressing. This has the disadvantage of complicating the program accordingly.
本発明の目的は上述の従来の欠点を除去した入出力制御
方式を提供するKToる。An object of the present invention is to provide an input/output control method that eliminates the above-mentioned conventional drawbacks.
本発明の方式は、チャンネルプログラムの実行開始ヲ指
示するチャンネルグーグラム実行開始命令とこの命令に
よシ指定されかつ前記チャンネルプログラムの所在番地
および前記プログラムが絶対番地化されているか否かの
判定情報を含むチャンネルプログラムポインタとを格納
する記憶装置と、前記チャンネルプログラム実行−始命
令を解読し前記プログラムの寮行阿始を指示する中央処
塩装皺と、前記プログラムの実行鮨始指示を前記中央処
理装置から受は前記判定情報を解読しこれに応答して前
記プログラムを絶対番地化されているとみなしてそのま
ま実行するかまたは、論理番地とみなして絶対!地に変
換しながら実行するかを次定しこれに従、、って前記チ
ャンネルプログラムを実行する手段を有する入出力制御
装置とを含む。The system of the present invention includes a channel program execution start command that instructs the start of execution of a channel program, and information specified by this command, the location address of the channel program, and determination information as to whether or not the program is an absolute address. a storage device for storing a channel program pointer including a channel program pointer; a central processing unit for decoding the channel program execution start command and instructing the program to start running; The receiver from the processing device decodes the determination information and in response, either assumes that the program is an absolute address and executes it as is, or assumes that it is an absolute address and executes it as is, or assumes that the program is an absolute address and uses an absolute address! and an input/output control device having means for determining whether to execute the channel program while converting it into a program, and accordingly executing the channel program.
次に本発明を脂肉を参照して評細に説明する。Next, the present invention will be explained in detail with reference to fatty meat.
第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
本実施例は中央処理装[(以後CPU)1、主記憶装置
i2、および人中力制御装置3を有し、また、前記入出
力制御装[3は、第2図に示すようニ、コマンドレジス
タ30.コマンYfJ−f3、l、実行制御回畔32お
よび論理番地/絶対番地指示フリップ70ツブ33を含
んでいる。、さて、CPU1は主記憶装置2の中に格納
されている命令を、コントロールパス100を介して番
地推定し、データバス200を介してつぎつぎに読み出
し、これを解読して奥行する。この場合に入出力の実行
を指示する命令はロジカルコネクト命令である。これは
第3図に)に示すように、オペレーシーンコードフィー
ルドOPとアドレスシラブルフィールドA8とよりなっ
ている。フィールドOPは、これが特定の入出力命令で
あることを指定し、またフィールドAsは、仁の入出力
命令を具体的に実行するためのチャンネルプログラムが
格納されている論理番地(チャンネルプログラムの格納
−始論理番地)を指示するチャンネルプログラムポイン
タを格納している論理番地を指示している。This embodiment has a central processing unit [(hereinafter referred to as CPU) 1, a main storage device i2, and a human power control device 3, and the input/output control device [3 is configured to have a command line as shown in FIG. Register 30. It includes a command YfJ-f3, l, an execution control circuit 32, and a logical address/absolute address instruction flip 70 tab 33. , Now, the CPU 1 estimates the address of the instructions stored in the main memory device 2 via the control path 100, reads them out one after another via the data bus 200, and decodes them for depth. In this case, the instruction that instructs the execution of input/output is a logical connect instruction. As shown in FIG. 3), this field consists of an operation scene code field OP and an address syllable field A8. The field OP specifies that this is a specific input/output command, and the field As specifies the logical address (channel program storage address) where a channel program for specifically executing the input/output command is stored. It points to the logical address storing the channel program pointer pointing to the starting logical address).
さて、CPUIは、このロジカルコネクト命令を解読す
ると、アドレスシラブルA8の内容を実アドレスに変換
し、これを必要な情報とともにブタバス200を介して
入出力制御装置3に転送す゛る。Now, when the CPU decodes this logical connect command, it converts the contents of the address syllable A8 into a real address, and transfers this along with necessary information to the input/output control device 3 via the pig bus 200.
入出力制御装置3においては、この情報Fiコマンドレ
ジスタ30およびコマンドデコーダ31を介して実行制
御回路32に供給される。これにょ多回路32は、これ
がチャンネルプログラムポインタの格納絶対番地を指示
し、かつチャンネルプログラムの実行−始を指示するコ
マンドであることを識別する。そこで回路32は指示さ
れたi記チャンネルプログラムポインタの格納絶対番地
をコントロールバス100を介して記憶装置2に供給し
、前記チャンネルプログラムポインタをブタバス200
を介して読み出し、これをコマンドレジスタ30に格納
する。In the input/output control device 3, this information Fi is supplied to the execution control circuit 32 via the command register 30 and command decoder 31. The multi-channel circuit 32 recognizes that this is a command that indicates the absolute storage address of the channel program pointer and also indicates the start of execution of the channel program. Therefore, the circuit 32 supplies the designated absolute storage address of the i channel program pointer to the storage device 2 via the control bus 100, and transfers the channel program pointer to the pig bus 200.
and stores it in the command register 30.
このチャンネルプログラムポインタは第3図0に示すよ
うに、チャンネルプログラムの開始アドレスを指示する
ポインタフィールドPと、このチャンネルプログラムが
前記チャンネルプログラムポインタも含めて論理番地で
書かれているか、または絶対番地で書かれているかを識
別す・るためのam番地/絶対−地識別フイールドDと
をもつ。This channel program pointer, as shown in FIG. It has an am address/absolute address identification field D for identifying whether it is written.
このポインタがコマンドレジスタ3oに読み出されると
、コマンドデコーダ31によル前記識別フィールドDの
内容が解読され、その出力310と、回路32からの、
現在チャンネルプログラムポインタを解読中を指示する
信号320とが論理番地/絶対番地指示フリップ70ツ
ブ33に供給され、前記識別フィールドDの内容が論理
番地を指定する場合には、フリ、プフロ、プ33はセッ
トされる。このセットされた出力330は実行制御回路
32に供給され、その結果回路32は、これから実行す
べきチャンネルプログラムがチャンネルプログラムポイ
ンタのフィールドP4含めて論理番地で魯かれている仁
とを識別する。そこで前記フィールドPの内容を論理番
地から絶対番地に変換し、こうして得られる絶対番地を
コントロールバス100を介して主記憶装置2に供給し
、指定されたチャンネルプログ2ムの最初のコマンドを
データバス200を介してコマンドレジスタ30に読み
出す。レジスタ30のもつ情報線デコーダ31を介して
回路32に供給されるが、回路32紘前記フリツプフロ
ツプ33の出力(フリッてフロップ33は前記チャンネ
ルプログラムポインタを解読したときにセットされたも
のがその11保持され、それ以外のコマンドをデコード
しても変化しない)を参照して、これがセットされてい
る場合に祉、各コマンドに含まれる番地部分を論理番地
とみなしてこれを絶対番地に変換しつつ逐次チャンネル
プログラムのコマンドを実行する。When this pointer is read into the command register 3o, the contents of the identification field D are decoded by the command decoder 31, and its output 310 and the output from the circuit 32 are
A signal 320 indicating that the channel program pointer is currently being decoded is supplied to the logical address/absolute address indicating flip 70 tab 33, and if the content of the identification field D specifies a logical address, is set. This set output 330 is provided to the execution control circuit 32, so that the circuit 32 identifies which channel program to be executed is located at the logical address including field P4 of the channel program pointer. Therefore, the content of the field P is converted from a logical address to an absolute address, the absolute address obtained in this way is supplied to the main memory device 2 via the control bus 100, and the first command of the specified channel program 2 is transferred to the data bus. 200 to the command register 30. It is supplied to the circuit 32 via the information line decoder 31 of the register 30, and the output of the flip-flop 33 (the flip-flop 33 retains the value set when the channel program pointer is decoded is 11). (and does not change even if other commands are decoded), if this is set, the address part included in each command is regarded as a logical address, and it is converted to an absolute address and sequentially executed. Execute channel program commands.
また、もし、前記チャンネルプログラムポインタのフィ
ールドDを解読したときに、このフィールドDの内容が
論理番地を指定していない場合(つまυ絶対番地を指定
している場合)に拡、これによるデコーダ31の出力3
10と前記回路32の出力320とによシフリップ7p
ツブ33はリセ、トされる。これによ〕回路32は、こ
れから実行すべきチャンネルプログラムがチャンネルプ
ログラムポインタの内容をも含めてすべて絶対番地で書
かれていることを識別し、チャンネルプログラムポイン
タおよびチャンネルプログ2ムの各コマンドの番地指定
部分をすべて絶対番地で書かれているものとみなして前
述の論理番地から絶対番地への変換を行なうことなくそ
のまま実行する。Furthermore, when field D of the channel program pointer is decoded, if the contents of field D do not specify a logical address (in other words, specify an absolute address), the decoder 31 Output 3 of
10 and the output 320 of the circuit 32 and the shift flip 7p.
The knob 33 is reset and reset. As a result, the circuit 32 identifies that the channel program to be executed from now on, including the contents of the channel program pointer, is written in absolute addresses, and the circuit 32 identifies the channel program pointer and the addresses of each command in the channel program pointer. It is assumed that all the specified parts are written in absolute addresses and is executed as is without performing the above-mentioned conversion from logical addresses to absolute addresses.
なお、上述の説明においては、チャンネルプログラムポ
インタに特別な論急番地/絶対番地識別フィールドDを
設けてこれKよシチャンネルプpグラムが論理番地で記
述されているかまたは絶対番地化されているかを指示す
るとし九が、このように特別なフィールドを設けずに、
前記ポインタ内の特定のフィールドが予め定められた特
定の番地を指示するときは論理番地で記述されているこ
とを指示すると定めてもよい。この場合には前記コマン
ドデコーダ31はこの特定の番地をデコードすると前記
出力310を発生するものとする4゜を解読するとCP
Uが、チャンネルプログラムポインタを読み出すための
必要なアドレス情報を入出力制御装置におくシ、入出力
制御装置がこの送られたアドレス情報を用いてチャンネ
ルプログラムポインタを読み出し、このチャンネルプロ
グラムポインタ中に含まれる職別情報を解読してその解
読結果に広じて絶対番地化するか否かを決定するとした
が、このかわりに次のようにすることも命令(ロジカル
コネクト命令)を解読すると、そのアドレスシラブルが
指定するアドレスからチャンネルプログラムポインタを
読み出し、チャンネルプログラムの開始を指示する情報
と前記チャンネルプログラムポインタの内容とを入出力
制御装置に供給する。入出力制御装置はCPUから供給
された前記情報に19チヤンネルプログラムを開始すべ
きことを識別し、ま九供給され九チャンネルプログラム
ポインタの内容を解読せることによpチャンネルプログ
ラムの鮨始番地とこのチャンネルプログラムを絶対番地
化すべきか否かを識別し、これに従9てチャンネルプロ
グラムを実行する。上述のいずれの構成を用いても同様
の効果を期待することができる。In the above explanation, a special logical address/absolute address identification field D is provided in the channel program pointer to indicate whether the channel program p-gram is written as a logical address or as an absolute address. If you specify, without creating a special field like this,
It may be determined that when a specific field in the pointer indicates a predetermined specific address, it indicates that it is described as a logical address. In this case, when the command decoder 31 decodes this specific address, it will generate the output 310. When 4° is decoded, the CP
U places the necessary address information for reading the channel program pointer in the input/output control device, and the input/output control device reads the channel program pointer using this sent address information and stores the information contained in this channel program pointer. In this case, we decided whether to decode the job type information and spread the decoding results to make it into an absolute address. Instead, you can also do the following when decoding an instruction (logical connect instruction), and then converting the address to The channel program pointer is read from the address specified by the syllable, and information instructing the start of the channel program and the contents of the channel program pointer are supplied to the input/output control device. The input/output control device identifies that the 19th channel program should be started based on the information supplied from the CPU, and by decoding the content of the supplied 9th channel program pointer, it determines the sushi start address of the p channel program and this address. It is determined whether or not the channel program should be converted into absolute addresses, and the channel program is executed accordingly. Similar effects can be expected using any of the above configurations.
以上のように本発明を用いると、同一のチャンネルプロ
グラム冥行開始命令(ロジカルコネクト命令)を用いて
、チャンネルプログラムポインタを書き変えることによ
シ必要に応じて入出力制御装置が絶対番地化を行ないな
がらチャンネルプログラムを実行するようにもできるし
、ま九絶対番地化されたチャンネルプログラムをそのt
ま実行するようにすることもできる。これにより柔軟性
に富んだ入出力制御方式を提供できる。As described above, when the present invention is used, the input/output control device converts absolute addresses as necessary by rewriting the channel program pointer using the same channel program execution start command (logical connect command). It is also possible to execute channel programs while
You can also make it run. This makes it possible to provide a highly flexible input/output control method.
第1図線本発明の一実施例を説明するためのブロック図
、第2図この実施例の一部の詳細を示す1912図およ
び第3図(2)紘チャンネル10グラム実行−始命令の
フォーマy)をt九第3図0はチャンネルプログラムポ
インタのフォーミツトをそれぞれ説明するための図であ
る。
図において、
1・・・・・・中央毎[9置(CPU)、2・・・・・
・主記憶装置、3・・・・・・入出力制御装置、30′
・・・・・・コマンドレジスタ、31・・・・・・コマ
ンドデコーダ、32・・・・・・実行制御回路、33・
・・・・・論m番地/絶対誉地指示フリ、プフp、プ。
第1凹Figure 1 is a block diagram for explaining an embodiment of the present invention, Figure 2 is a 1912 diagram showing some details of this embodiment, and Figure 3 (2) Hiro channel 10-gram execution-former of the initial instruction. FIG. 3 is a diagram for explaining the format of the channel program pointer. In the figure, 1... Every center [9 positions (CPU), 2...
・Main storage device, 3... Input/output control device, 30'
...Command register, 31...Command decoder, 32...Execution control circuit, 33.
・・・・・・Ron m address/absolute honorary instruction pretend, puf p, p. 1st concave
Claims (1)
プログラム実行開始命令とこの命令によシ指定されかつ
前記チャンネルプログ2ムの所&番地および前記プログ
ラムが絶対番地化されているか否かの判定情報を含むチ
ャンネルプログラムポインタとを格納する記憶装置と、 前記チャンネルプログラム実行開始命令を解読し前記プ
ログラムの実行開始を指示する中央処理装置と、 前記プログラムの実行開始指示を前記中央処理装置から
受は前記判定情報を解読しこれに応答して前記プログラ
ムを絶対番地化されているとみなしてそのまま実行する
がまた紘論m@地とみなして絶対番地に変換しながら実
行するかを決定しこれに従って前記チャンネルプログラ
ムを実行する手段を有する入出力制御装置とを含むこと
を特徴とする入出力制御方式。[Claims] A channel program execution start command for instructing the start of execution of a channel program, a location and address of the channel program specified by this command, and information on whether or not the program is an absolute address. a storage device that stores a channel program pointer including determination information; a central processing unit that decodes the channel program execution start command and instructs to start executing the program; and a central processing unit that receives the program execution start instruction from the central processing unit. deciphers the determination information and in response determines whether to consider the program to be an absolute address and execute it as is, or to consider it to be an address and execute it while converting it to an absolute address. an input/output control device having means for executing the channel program according to the method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18330881A JPS5884334A (en) | 1981-11-16 | 1981-11-16 | Input and output controlling system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18330881A JPS5884334A (en) | 1981-11-16 | 1981-11-16 | Input and output controlling system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5884334A true JPS5884334A (en) | 1983-05-20 |
Family
ID=16133406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18330881A Pending JPS5884334A (en) | 1981-11-16 | 1981-11-16 | Input and output controlling system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5884334A (en) |
-
1981
- 1981-11-16 JP JP18330881A patent/JPS5884334A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5241679A (en) | Data processor for executing data saving and restoration register and data saving stack with corresponding stack storage for each register | |
KR920007253B1 (en) | Micro programmable controller | |
EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
JPS5884334A (en) | Input and output controlling system | |
JPS6217773B2 (en) | ||
JPS6240538A (en) | Data processor | |
KR950006585B1 (en) | Micro program control apparatus and control method thereof | |
JPS6325373B2 (en) | ||
JPH0259829A (en) | Microcomputer | |
JP2737524B2 (en) | Trace circuit | |
JPS6051737B2 (en) | Option instruction illegal processing method | |
JP2524620B2 (en) | Input / output control method | |
JPS6125168B2 (en) | ||
JPS5817585A (en) | Control method for virtual memory processing device | |
JPS6215645A (en) | Central processing unit | |
JPS6252332B2 (en) | ||
JPH04311225A (en) | System for executing microprocessor instruction | |
JPH03168845A (en) | Instruction execution control system | |
JPS5860347A (en) | Communication control device | |
JPH0675789A (en) | Information processor | |
JPH1165829A (en) | Address conversion circuit | |
JPS6289142A (en) | Logical data processing device | |
JPS5497341A (en) | Microprogram control system | |
JPS625466A (en) | Auxiliary processor control method | |
JPS59186048A (en) | Microprogram control system |