JPH1197146A - はんだバンプの接続方法 - Google Patents
はんだバンプの接続方法Info
- Publication number
- JPH1197146A JPH1197146A JP25498897A JP25498897A JPH1197146A JP H1197146 A JPH1197146 A JP H1197146A JP 25498897 A JP25498897 A JP 25498897A JP 25498897 A JP25498897 A JP 25498897A JP H1197146 A JPH1197146 A JP H1197146A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- substrate
- alignment
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
Abstract
(57)【要約】
【課題】 バンプ接続を行う際、両電極の位置合わせを
行う時のアライメントマージンを大きし、しかもバンプ
接続完了の時には高精度の実装とすることができるはん
だバンプの接続方法を提供する。 【解決手段】 二つの面上にそれぞれ形成された下地電
極をはんだバンプを用いて相互に接続するに際し、中心
位置及び形状がほぼ等しい下地電極をそれぞれ形成する
工程、いずれか一方の下地電極上に、該下地電極より大
きく且つ該下地電極と中心をずらした形状を有するパタ
ーンを持ち、はんだとの濡れ性にすぐれた整合用金属膜
を形成する工程、いずれか一方の下地電極又は整合用金
属膜の上にはんだ層を形成する工程、及び、該はんだ層
を他方の整合用金属膜又は下地電極に対向して位置合わ
せし、加圧して仮止めし、更にはんだをリフローする工
程を含む。
行う時のアライメントマージンを大きし、しかもバンプ
接続完了の時には高精度の実装とすることができるはん
だバンプの接続方法を提供する。 【解決手段】 二つの面上にそれぞれ形成された下地電
極をはんだバンプを用いて相互に接続するに際し、中心
位置及び形状がほぼ等しい下地電極をそれぞれ形成する
工程、いずれか一方の下地電極上に、該下地電極より大
きく且つ該下地電極と中心をずらした形状を有するパタ
ーンを持ち、はんだとの濡れ性にすぐれた整合用金属膜
を形成する工程、いずれか一方の下地電極又は整合用金
属膜の上にはんだ層を形成する工程、及び、該はんだ層
を他方の整合用金属膜又は下地電極に対向して位置合わ
せし、加圧して仮止めし、更にはんだをリフローする工
程を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、高精度にしかも損
傷の懸念の少ないはんだバンプの接続方法に関するもの
であり、更に特別には、超高速光伝送用モジュール或い
は光インタコネクションモジュール等の光デバイスを基
板に搭載する場合の電極の接続方法に関するものであ
る。
傷の懸念の少ないはんだバンプの接続方法に関するもの
であり、更に特別には、超高速光伝送用モジュール或い
は光インタコネクションモジュール等の光デバイスを基
板に搭載する場合の電極の接続方法に関するものであ
る。
【０００２】従来、光デバイスをバンプ接続により実装
する場合は図１に示すような方法を用いていた。図１
は、シリコン基板１上に形成した光導波路２のコア部３
とＬＤ４の活性層５との光結合を行う場合の例を示すも
のであり、はんだバンプ６でシリコン基板１上の下地電
極７とＬＤ上の下地電極８とを接続するものである。バ
ンプ接続の方法としては、予めＬＤ側又は基板側にはん
だ層を形成し、互いの下地電極がほぼ重なる位置でＬＤ
を加圧仮止めした後、はんだをリフローしてバンプ接続
を行う方法が一般的である。
する場合は図１に示すような方法を用いていた。図１
は、シリコン基板１上に形成した光導波路２のコア部３
とＬＤ４の活性層５との光結合を行う場合の例を示すも
のであり、はんだバンプ６でシリコン基板１上の下地電
極７とＬＤ上の下地電極８とを接続するものである。バ
ンプ接続の方法としては、予めＬＤ側又は基板側にはん
だ層を形成し、互いの下地電極がほぼ重なる位置でＬＤ
を加圧仮止めした後、はんだをリフローしてバンプ接続
を行う方法が一般的である。
【０００３】この時の下地電極の構成例を図２に示す。
シリコン基板１上にはんだバンプより小さい円形状の下
地電極としてＴi 層９、Ｐt 層10及びＡu 層11の膜が順
次形成される。このように同じ円形状のパターンに形成
された下地電極上にバンプ接続された様子を図３に示
す。下地電極の表面のＡu 層11はリフローを行った時に
はんだバンプに溶融され、Ｐt 層10を介してバンプ接続
される。
シリコン基板１上にはんだバンプより小さい円形状の下
地電極としてＴi 層９、Ｐt 層10及びＡu 層11の膜が順
次形成される。このように同じ円形状のパターンに形成
された下地電極上にバンプ接続された様子を図３に示
す。下地電極の表面のＡu 層11はリフローを行った時に
はんだバンプに溶融され、Ｐt 層10を介してバンプ接続
される。
【０００４】このような従来の方法では、同じ円形状の
膜を重ねた下地電極を形成しているため、バンプ接続を
行う際、ＬＤ側の下地電極と基板側の下地電極とを高い
精度で位置合わせした後、はんだをリフローしバンプ接
続を行うことになる。また、光導波路２のコア部３とＬ
Ｄ４の活性層５との光結合効率を上げるためには、両者
を近接させてバンプ接続を行うことが必須である。この
ため従来の方法では、位置合わせの工程において、ＬＤ
の活性層５と光導波路のコア部３とが接触し破損するこ
とがあった。
膜を重ねた下地電極を形成しているため、バンプ接続を
行う際、ＬＤ側の下地電極と基板側の下地電極とを高い
精度で位置合わせした後、はんだをリフローしバンプ接
続を行うことになる。また、光導波路２のコア部３とＬ
Ｄ４の活性層５との光結合効率を上げるためには、両者
を近接させてバンプ接続を行うことが必須である。この
ため従来の方法では、位置合わせの工程において、ＬＤ
の活性層５と光導波路のコア部３とが接触し破損するこ
とがあった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、バン
プ接続を行う際、両電極の位置合わせを行う時のアライ
メントマージンを大きし、しかもバンプ接続完了の時に
は高精度の実装とすることができるはんだバンプの接続
方法を提供することにある。
プ接続を行う際、両電極の位置合わせを行う時のアライ
メントマージンを大きし、しかもバンプ接続完了の時に
は高精度の実装とすることができるはんだバンプの接続
方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明のはんだバンプの
接続方法は、上記の目的を達成するため、二つの面上に
それぞれ形成された下地電極をはんだバンプを用いて相
互に接続するに際し、中心位置及び形状がほぼ等しい下
地電極をそれぞれ形成する工程、いずれか一方の下地電
極上に、該下地電極より大きく且つ該下地電極と中心を
ずらした形状を有するパターンを持ち、はんだとの濡れ
性にすぐれた整合用金属膜を形成する工程、いずれか一
方の下地電極又は整合用金属膜の上にはんだ層を形成す
る工程、及び、該はんだ層を他方の整合用金属膜又は下
地電極に対向して位置合わせし、加圧して仮止めし、更
にはんだをリフローする工程を含むことを特徴とする。
接続方法は、上記の目的を達成するため、二つの面上に
それぞれ形成された下地電極をはんだバンプを用いて相
互に接続するに際し、中心位置及び形状がほぼ等しい下
地電極をそれぞれ形成する工程、いずれか一方の下地電
極上に、該下地電極より大きく且つ該下地電極と中心を
ずらした形状を有するパターンを持ち、はんだとの濡れ
性にすぐれた整合用金属膜を形成する工程、いずれか一
方の下地電極又は整合用金属膜の上にはんだ層を形成す
る工程、及び、該はんだ層を他方の整合用金属膜又は下
地電極に対向して位置合わせし、加圧して仮止めし、更
にはんだをリフローする工程を含むことを特徴とする。
【０００７】このような本発明の方法によれば、基板上
の下地電極以外の領域ではんだバンプの位置合わせ及び
加圧による仮止めを行った後ではんだをリフローする
が、前記の整合用金属膜は下地電極以外の部分との濡れ
性がないので、この工程で整合用金属膜は全てはんだバ
ンプに溶融し、それと同時にいわゆる自己整合作用、即
ち溶融はんだバンプが下地電極上に移動しようとするた
めこれと共にチップが移動して自動的に位置合わせが行
われ、例えばＬＤの活性層と光導波路のコア部とを殆ど
隙間なく近接した構成で実装することができる。
の下地電極以外の領域ではんだバンプの位置合わせ及び
加圧による仮止めを行った後ではんだをリフローする
が、前記の整合用金属膜は下地電極以外の部分との濡れ
性がないので、この工程で整合用金属膜は全てはんだバ
ンプに溶融し、それと同時にいわゆる自己整合作用、即
ち溶融はんだバンプが下地電極上に移動しようとするた
めこれと共にチップが移動して自動的に位置合わせが行
われ、例えばＬＤの活性層と光導波路のコア部とを殆ど
隙間なく近接した構成で実装することができる。
【０００８】
【発明の実施の形態】次に図面を用いて本発明の実施例
を説明する。先ず、図５を用いて本発明による下地電極
の形成方法の実施例を説明する。例えばシリコン基板の
ような基板１の上に液状のレジスト13（例えばヘキスト
社のＡＺ系レジスト）を用いてパターンを形成し (同図
(a))、真空蒸着法等により下地電極用のＴi 膜９、Ｐt
膜10及びＡu 膜11を順次積層し (同図(b))、その後、リ
フトオフ技術により、レジストと共に下地電極部分以外
の部分の金属膜層を除去し (同図(c))、再び、液状のレ
ジスト13'(例えばヘキスト社のＡＺ系レジスト）を用い
てパターンを形成し、真空蒸着法等により整合用金属膜
としてＡu 膜を形成し (同図(d))、その後、リフトオフ
技術により、レジストと共に整合用金属膜部分以外の部
分のＡu 膜層14を除去し、整合用下地電極12を形成する
( 同図(e))。
を説明する。先ず、図５を用いて本発明による下地電極
の形成方法の実施例を説明する。例えばシリコン基板の
ような基板１の上に液状のレジスト13（例えばヘキスト
社のＡＺ系レジスト）を用いてパターンを形成し (同図
(a))、真空蒸着法等により下地電極用のＴi 膜９、Ｐt
膜10及びＡu 膜11を順次積層し (同図(b))、その後、リ
フトオフ技術により、レジストと共に下地電極部分以外
の部分の金属膜層を除去し (同図(c))、再び、液状のレ
ジスト13'(例えばヘキスト社のＡＺ系レジスト）を用い
てパターンを形成し、真空蒸着法等により整合用金属膜
としてＡu 膜を形成し (同図(d))、その後、リフトオフ
技術により、レジストと共に整合用金属膜部分以外の部
分のＡu 膜層14を除去し、整合用下地電極12を形成する
( 同図(e))。
【０００９】次に、図６を用いて本発明によりＬＤの下
地電極上にはんだバンプを形成する工程の実施例を説明
する。ＬＤ４の上の下地電極８の上に、液状のレジスト
13"(例えばヘキスト社のＡＺ系レジスト）を用いてパタ
ーンを形成し (同図(a))、真空蒸着法等によりバンプ用
はんだ層を形成し (同図(b))、その後、リフトオフ技術
により、レジスト13" と共にバンプ部分以外の部分のは
んだ層16を除去し、はんだバンプ15を形成する (同図
(c))。
地電極上にはんだバンプを形成する工程の実施例を説明
する。ＬＤ４の上の下地電極８の上に、液状のレジスト
13"(例えばヘキスト社のＡＺ系レジスト）を用いてパタ
ーンを形成し (同図(a))、真空蒸着法等によりバンプ用
はんだ層を形成し (同図(b))、その後、リフトオフ技術
により、レジスト13" と共にバンプ部分以外の部分のは
んだ層16を除去し、はんだバンプ15を形成する (同図
(c))。
【００１０】次に、図７を用いて本発明によりバンプを
接続する工程の実施例を説明する。光導波路２を形成し
たシリコン基板１上に、図５で説明された工程を経て形
成された下地電極（Ｔi 膜９、Ｐt 膜10、Ａu 膜11及び
整合用下地電極12）の整合用下地電極12の上に、図６で
説明された工程を経て形成されたバンプ用はんだ15を位
置合わせし、且つ加圧によって仮止めし (同図(a))、そ
の後、水素等の還元性雰囲気又はフラックス等を用いて
加熱してリフローし、所定の電極位置に自己整合させる
(同図(b))。
接続する工程の実施例を説明する。光導波路２を形成し
たシリコン基板１上に、図５で説明された工程を経て形
成された下地電極（Ｔi 膜９、Ｐt 膜10、Ａu 膜11及び
整合用下地電極12）の整合用下地電極12の上に、図６で
説明された工程を経て形成されたバンプ用はんだ15を位
置合わせし、且つ加圧によって仮止めし (同図(a))、そ
の後、水素等の還元性雰囲気又はフラックス等を用いて
加熱してリフローし、所定の電極位置に自己整合させる
(同図(b))。
【００１１】なお、上記の実施例の説明においては、下
地電極としてＴi ／Ｐt ／Ａu 膜を用い、整合用下地電
極としてＡu 膜を用いたが、基板との接着性及びはんだ
との濡れ性を考慮して金属膜構成を選定すればよく、上
記の実施例の電極材料に限定されるものではない。ま
た、上記実施例では、ＬＤの下地電極にはんだ層を形成
する場合について説明したが、基板側の整合用下地電極
上に形成しても同様の効果が得られることは明らかであ
る。また、上記の実施例では、シリコン基板上に光導波
路を形成した例について説明したが、例えばシリコン基
板に光ファイバを埋め込む構成、電気光素子或いは光導
波路を組み込んだデバイス等、他の構成にも適用できる
ことは明らかである。更に、上記の実施例では光デバイ
スを用いる実施例について説明したが、デバイスの種類
が限定されることはなく、他のデバイス、例えばＩＣ等
にも適用できることは明らかである。
地電極としてＴi ／Ｐt ／Ａu 膜を用い、整合用下地電
極としてＡu 膜を用いたが、基板との接着性及びはんだ
との濡れ性を考慮して金属膜構成を選定すればよく、上
記の実施例の電極材料に限定されるものではない。ま
た、上記実施例では、ＬＤの下地電極にはんだ層を形成
する場合について説明したが、基板側の整合用下地電極
上に形成しても同様の効果が得られることは明らかであ
る。また、上記の実施例では、シリコン基板上に光導波
路を形成した例について説明したが、例えばシリコン基
板に光ファイバを埋め込む構成、電気光素子或いは光導
波路を組み込んだデバイス等、他の構成にも適用できる
ことは明らかである。更に、上記の実施例では光デバイ
スを用いる実施例について説明したが、デバイスの種類
が限定されることはなく、他のデバイス、例えばＩＣ等
にも適用できることは明らかである。
【００１２】
【発明の効果】以上説明したように、本発明の方法によ
れば、整合用金属膜がはんだに溶融することにより、自
己整合作用によって位置合わせされるので、ＬＤの活性
層と光導波路のコアとを結合する場合においても、殆ど
隙間なく近接した構成で容易に実装することができる。
れば、整合用金属膜がはんだに溶融することにより、自
己整合作用によって位置合わせされるので、ＬＤの活性
層と光導波路のコアとを結合する場合においても、殆ど
隙間なく近接した構成で容易に実装することができる。
【図１】従来のはんだバンプの接続方法を説明するため
の図である。
の図である。
【図２】従来の下地電極の構成を示す図である。
【図３】従来のバンプ接続部の構成を示す図である。
【図４】本発明のはんだバンプの接続方法における下地
電極の構成を示す図である。
電極の構成を示す図である。
【図５】本発明のはんだバンプの接続方法における下地
電極の形成工程を説明する図である。
電極の形成工程を説明する図である。
【図６】本発明のはんだバンプの接続方法におけるはん
だバンプの形成工程を説明する図である。
だバンプの形成工程を説明する図である。
【図７】本発明によるはんだバンプの接続工程を説明す
る図である。
る図である。
１ 基板 ２ 光導波路 ３ コア部 ４ ＬＤ ５ 活性層 ６ バンプ ７、８ 下地電極 ９ Ｔi 膜 １０ Ｐt 膜 １１、１２、１４ Ａu 膜 １３ レジスト １５ はんだバンプ １６ はんだ層
Claims (1)
- 【請求項１】 二つの面上にそれぞれ形成された下地電
極をはんだバンプを用いて相互に接続するに際し、中心
位置及び形状がほぼ等しい下地電極をそれぞれ形成する
工程、いずれか一方の下地電極上に、該下地電極より大
きく且つ該下地電極と中心をずらした形状を有するパタ
ーンを持ち、はんだとの濡れ性にすぐれた整合用金属膜
を形成する工程、いずれか一方の下地電極又は整合用金
属膜の上にはんだ層を形成する工程、及び、該はんだ層
を他方の整合用金属膜又は下地電極に対向して位置合わ
せし、加圧して仮止めし、更にはんだをリフローする工
程を含むことを特徴とするはんだバンプの接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25498897A JPH1197146A (ja) | 1997-09-19 | 1997-09-19 | はんだバンプの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25498897A JPH1197146A (ja) | 1997-09-19 | 1997-09-19 | はんだバンプの接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197146A true JPH1197146A (ja) | 1999-04-09 |
Family
ID=17272655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25498897A Pending JPH1197146A (ja) | 1997-09-19 | 1997-09-19 | はんだバンプの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197146A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8837261B1 (en) | 2013-08-27 | 2014-09-16 | HGST Netherlands B.V. | Electrical contact for an energy-assisted magnetic recording laser sub-mount |
-
1997
- 1997-09-19 JP JP25498897A patent/JPH1197146A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8837261B1 (en) | 2013-08-27 | 2014-09-16 | HGST Netherlands B.V. | Electrical contact for an energy-assisted magnetic recording laser sub-mount |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3028791B2 (ja) | チップ部品の実装方法 | |
| US5249733A (en) | Solder self-alignment methods | |
| JP2817778B2 (ja) | 光モジュール及びその製造方法 | |
| JP2985830B2 (ja) | 光モジュール及びその製造方法 | |
| JP2629435B2 (ja) | アレイ状光素子用サブ基板の作製方法 | |
| KR100442609B1 (ko) | 플립칩 본딩구조 및 본딩방법 | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| JP3036446B2 (ja) | 光素子の実装方法 | |
| JP3613290B2 (ja) | 光伝送モジュール | |
| JPH1197146A (ja) | はんだバンプの接続方法 | |
| JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
| KR100524672B1 (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
| KR100211039B1 (ko) | 광스위치-광섬유 광결합 장치 | |
| JPH03184384A (ja) | 光モジュール用サブマウント及びその製造方法 | |
| JP2534263B2 (ja) | 光素子の実装方法 | |
| JP2977338B2 (ja) | 半導体モジュール | |
| KR0135037B1 (ko) | 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법 | |
| JP2000022279A (ja) | 光素子の実装構造 | |
| KR0169838B1 (ko) | 자기정렬된 정렬마크를 지닌 광결합장치 및 그 제조방법 | |
| JP2001267368A (ja) | フリップチップ実装構造 | |
| JP3884903B2 (ja) | 光モジュール、光伝送装置及びその製造方法 | |
| JP2001156432A (ja) | モジュール及び電子部品の実装方法 | |
| JPH0758149A (ja) | チップ部品の実装方法 | |
| GB2257260A (en) | Optoelectronic assemblies. | |
| JP3090427B2 (ja) | はんだバンプの接続方法 |