[go: up one dir, main page]

KR0135037B1 - 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법 - Google Patents

광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법

Info

Publication number
KR0135037B1
KR0135037B1 KR1019940019495A KR19940019495A KR0135037B1 KR 0135037 B1 KR0135037 B1 KR 0135037B1 KR 1019940019495 A KR1019940019495 A KR 1019940019495A KR 19940019495 A KR19940019495 A KR 19940019495A KR 0135037 B1 KR0135037 B1 KR 0135037B1
Authority
KR
South Korea
Prior art keywords
groove
substrate
chip
forming
flip
Prior art date
Application number
KR1019940019495A
Other languages
English (en)
Other versions
KR960009245A (ko
Inventor
오광룡
안주헌
김홍만
주관종
Original Assignee
양승택
한국전자통신연구원
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이계철, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940019495A priority Critical patent/KR0135037B1/ko
Publication of KR960009245A publication Critical patent/KR960009245A/ko
Application granted granted Critical
Publication of KR0135037B1 publication Critical patent/KR0135037B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/10—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in a single semiconductor substrate, the photovoltaic cells having vertical junctions or V-groove junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 광의 생성, 검출, 변조 및 분배기능을 수행하는 각종의 광소자의 플립-칩(flip-chip bonding) 방법과 이 방법에 의해 플립-칩 본딩된 광소자와 광섬유를 패키징하는 방법에 관한 것으로서, 특히 실리콘 V-홈(groove)을 이용하여 기판과 칩 사이의 간격을 최소화시킬 수 있는 플립-칩 본딩방법 및 그를 사용한 패키징방법에 관한 것이다.
본 발명은 실리콘기판내에 소정의 V-홈(groove)을 형성하는 단계와, 상기 기판의 V-홈 내부에 솔더범프용 금속패드를 형성하는 단계와, 상기 금속 패드상부에 솔더 범프를 형성하는 단계와, 절연막, 금속패드 및 광소자 등을 구비한 소정 칩을 뒤집어서 상기 기판과 정렬시킨 후, 상기 솔더범프를 용융점 이상의 온도로 가열하여 리플로우(reflow)시킨 상태에서 칩에 압력을 가하여 상기 기판과 칩을 밀착, 고정시키는 단계와, 상기 기판위에 광섬유가 고정될 별도의 V-홈을 형성한 후, 광섬유를 상기 별도의 V-홈에 정렬시키고, 에폭시를 이용하여 고정시키는 단계를 포함한다.

Description

광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키지방법
제1도는 종래의 방법에 의해 플립-칩 본딩된 광통신 소자의 개략적인 단면도.
제2도는 본 발명의 플립-칩 본딩방법을 도시한 공정단면도.
제3도는 본 발명의 패키징방법에 의해 패키징된 광통신 소자의 개략적인 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘기판 12,22 : 절연막
14 : V-홈(groove) 16,26 : 금속패드
18 : 솔더범프 20 : 광소자 칩
25 : 광도 파로 30 : 광섬유
31 : 광섬유 코아
[기술분야]
본 발명은 광의 생성, 검출, 변조 및 분배기능을 수행하는 각종의 광소자의 플립-칩 본딩(flip-chip bonding) 방법과 이 방법에 의해 플립-칩 본딩된 광소자와 광섬유를 패키징하는 방법에 관한 것으로서, 특히 실리콘 V-홈(groove)을 이용하여 기판과 칩 사이의 간격을 최소화시킬 수 있는 플립-칩 본딩방법 및 그를 사용한 패키징방법에 관한 것이다.
[발명의 배경]
각종의 광소자에 외부 광통신 시스템과의 접속을 위해 광섬유를 패키징하는 기술은 모든 통신용 광소자를 제품화하는데 필수적인 기술이다.
이 패키징 기술은 광통신용 모듈의 가격설정에 결정적인 영향을 끼치게 된다.
최근에는 이와같은 패키징기술의 높은 제조원가와 낮은 수율(yield) 등의 문제를 해결하기 위해, Si 기판을 이용하여 칩을 자동정렬고정시키는 패키징 기술이 연구되고 있다.
이러한 Si 기판을 이용한 패키징 기술은 반도체 공정을 이용하기 때문에 대량 생산에 적합하고 아울러 제조원가를 절하시킬 수 있을 뿐만아니라 Si 기판 자체에 유리 광도파로 등을 형성시켜 다양한 기능을 갖는 광모듈을 제조할 수 있는 장점이 있다.
또한, 반도체레이저 및 광스위치 등과 같은 광소자와 광섬유를 패키징시, 고려되어야 할 점은 접속손실을 최소화하기 위하여 X, Y, Z 세 방향에서의 정렬 정밀도가 약 1㎛이하가 되어야 한다.
이러한 요구사항을 만족시키기 위하여 현재는 레이저로 국부조사하여 웰딩시키는 레이저웰딩(laser welding) 방법이 사용되어 지고 있으나, 제조공정이 복잡하고 단가가 비싸 널리 이용되지 못하고 있는 실정이다.
이에 반하여, 최근에 관심이 집중되고 잇는 플립-칩 본딩방법은 제작공정이 비교적 간단하고 단가가 저렴하면서 정밀도를 유지할 수 있는 방법으로 제시되어지고 있다.
종래 실리콘기판을 이용한 플립-칩 본딩방법은 제1도에 도시된 바와 같이, 실리콘기판(1)과 광소자 칩(2)의 본딩영역에 본딩용 솔더가 흡착가능한 금속패드(3)를 증착하고, 상기 금속패드(3)가 증착된 실리콘기판(1) 위에 일정 두께 이상의 솔더범프(4)를 증착한 후에 상기 칩(2)을 뒤집어서 양쪽 패트(3)가 겹쳐지도록 정렬시킨다.
이어, 솔더범프(4)를 용융점 이상의 온도로 가열시켜 리플로우(reflow)시키면 용융된 솔더범프(4)의 표면장력에 의해 자기 정렬된다.
즉, 상기 솔더범프(4)가 형성되어 있는 평면방향으로는 용융된 솔더범프(4)의 표면장력에 의해 약 1㎛ 이내의 정밀도로 자기정렬(self-aligning) 되어져 광소자와 광섬유의 정렬 허용오차 수준과 비슷하여 충분한 용융이 가능하다.
그러나, 상술한 플립-칩 본딩방법은 기판(1)과 칩(2) 사이의 횡축에 대한 정렬은 1㎛ 이하가 가능한 반면, 종방향에 대한 기판(1)과 칩(2) 사이의 간격에 대한 정렬은 솔더가 굳은 후에 솔더범프(4)의 높이를 정확하게 조절하는 것이 어렵기 때문에 상기 허용오차 수준 이하로 낮추기가 어려운 문제점이 있었다.
[발명의 목적]
본 발명은 상기 문제점을 해소하기 위해 안출된 것으로서, 그 목적은 Si V-홈(groove)을 이용하여 종방향 및 횡방향에서 1㎛ 이하의 정밀도를 유지하면서 기판과 칩 사이의 간격을 1㎛ 이하의 정밀도를 갖도록 밀착시켜 정렬 오차를 최소화한 플립-칩 본딩방법 및 그를 사용한 패키징방법을 제공하는 것이다.
[발명의 요약]
상기 목적 달성을 위해, 본 발명의 Si V-홈을 이용한 플립-칩 본딩방법은 실리콘기판상의 소정패턴의 절연막을 마스크로 이용하여 기판내에 소정의 V-홈(groove)을 형성하는 단계와, 상기 기판의 V-홈 내부에 솔더범프용 금속패드를 형성하는 단계와, 상기 금속패드 상부에 솔더 범프를 형성하는 단계와, 절연막, 금속패드 및 광소자 등을 구비한 소정 칩을 뒤집어서 상기 기판과 정렬시킨 후, 상기 솔더범프를 용융점 이상의 온도로 가열하여 리플로우(reflow)시킨 상태에서 칩에 압력을 가하여 상기 기판과 칩을 밀착, 고정시키는 단계들로 이루어진 것을 특징으로 한다. 본 발명의 다른 특징은 상기 플립-칩 본딩방법을 사용하여 상기 기판위에 광섬유가 고정될 별도의 V-홈을 형성한 후, 상기 광섬유의 코아의 중심축과 상기 칩에 형성된 광소자의 수광 또는 발광부의 중심축이 자기정렬되도록 광섬유를 상기 V-홈에 정렬시키고, 에폭시를 이용하여 고정시키는 광통신 소자의 패키징방법을 제공한다.
[실시예]
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
제2(a)-(1)도는 본 발명의 Si V-홈을 이용한 플립-칩 본딩방법을 나타내는 공정단면도이다.
먼저, 제2(a)도에 의거하여, 실리콘기판(10) 위에 소정 두께의 절연막을 증착한 후, 통상의 사진식각 공정을 이용하여 상기 절연막을 오프닝(opening)하여 소정 패턴의 절연막(12)을 형성한다.
이 절연막(12) 물질은 특별히 한정되지 않으며, SiO2또는 SiNx가 바람직하다.
제2(b)도에 의거하여, 상기 소정패턴의 절연막(12)을 마스크로 이용하여 상기 Si 기판(10)을 소정깊이로 에칭한다.
이때, 상기 에칭 폭, 에칭 각도 및 에칭 깊이는 후속공정의 정렬 오차에 직접적인 영향을 주기 때문에 정밀한 에칭제어가 필요하다.
정밀한 V-홈(14) 형성을 위해 실리콘의 (111)면이 나타나도록 이방성(anisotropic)에칭을 사용한다. 바람직한 식각용액으로 KOH 용액을 사용한다.
제2(c)도에 의거, 상기 절연막(12)과 V-홈(14)을 포함하는 기판(10)의 전표면 위에 감광막(PR)을 도포한 후, 노광 및 현상 공정을 통하여 제 2(d) 도에 도시된 바와 같은 감광막패턴(6)을 형성한다.
제2(e)도에 의거하여, 소정 두께의 금속(7)을 증착한 후, 리프트-오프(lift-off) 공정을 이용하여 상기 V-홈(14) 이외의 감광막패턴(6)과 금속(7)을 제거하여 제 2(f) 도에 도시된 바와 같이, V-홈(14)내에 본딩용 솔더가 흡착 가능한 소정의 금속패드(16)를 형성한다.
다음은 솔더범프 형성을 위한 공정으로서, 제2(g)도에 도시한 바와 같이, 후막의 포토레지스트(PR)를 도포한 후, 노광 및 현상을 하여 제2(h)도에 도시한 바와 같이, 솔더 증착을 위한 패턴(8)을 정의한다.
이어 기판 전면에 솔더금속(9)을 증착한 후(제2(i)도), 아세톤 용액중에서 상기 후막패턴(8)을 리프트-오프 공정으로 제거하여 금속패드(16) 상부에만 솔더범프(18)을 형성한다(제 2(j) 도).
상기 공정에서 고려되어야 할 중요한 사항은 상기 증착된 솔더범프(18)의 부피가 상기 V-홈(14)의 부피보다는 더 작아야 하며, 후속 공정을 통하여 리플로우(reflow)된 상태에서의 솔더범프(18)의 높이는 상기 V-홈(14)의 깊이보다 더 클 수 있도록 제어해야 한다는 조건이다.
첫 번째 조건에 대한 이유는 후속의 리플로우 공정에서 솔더범프(18)가 녹았을 때 솔더의 일부가 실리콘 V-홈(14)을 넘쳐 흘러서 기판(10)과 칩 사이로 번지는 것을 방지하기 위함이고, 두 번째 조건에 대한 이유는 본딩시 상기 솔더범프(18)와 칩의 패드가 전면 접착을 이루어 자기정렬에 대한 평면방향 정렬을 용이하게 하고자 함이다.
또한, 상기 솔더범프(18) 형성을 위해 통상의 증착방법 대신에 전기도금법을 사용할 수도 있다.
상기 솔더범프(18)는 통상 기판(10) 또는 후술될 칩의 한쪽에 형성하지만, 필요에 따라 기판(10)과 칩의 양쪽 모두에 형성할 수도 있다.
이어지는 공정은 상기 공정을 통하여 금속패드(16), 솔더범프(18) 및 절연막(2) 등을 구비한 실리콘기판(10)과 광통신용 칩(20)을 정렬시키는 공정이다. 이때, 상기 칩(20)에는 제2(k)도에 도시된 바와 같이, 소정의 절연막(22)과 금속패드(26) 또는 광도파로를 구비한 각종 광소자(도시안됨)들이 별도의 공정을 통해 형성되어 있다.
상기 본딩하고자 하는 칩(20)을 뒤집어 칩(20) 상부의 금속패드(26)와 Si 기판(10)의 솔더범프(18)가 서로 근접하여 마주보게 정렬시킨다.
이어, 상기 증착된 솔더의 조성균일화를 위하여 질소 또는 수소 분위기의 오븐에서 리플로우(reflow) 공정을 진행한다.
이때, 솔더를 용융점 이상의 온도로 가열하면, 용융된 솔더의 표면장력으로 인하여 제2(k)도에 도시된 바와 같이, 리플로우된 솔더범프(18)의 끝이 칩(20)쪽의 금속패드(26)에 흡착된다.
상기 공정을 통하여 솔더가 용융되어 수평방향의 정렬이 이루어진 상태에서, 제2(1)도에 도시한 바와 같이, 솔더가 칩(20)의 금속패드(26)에 전면 흡착될 수 있도록 칩(20)을 수직방향으로 소정의 압력을 가하여 기판(10)과 칩(20)을 밀착시킨 후, 솔더범프(18)를 냉각하여 고정시키면 본 발명의 Si V-홈을 이용한 플립-칩 본딩공정이 완료된다.
제3도는 본 발명에 의해 플립-칩 본딩된 광소자에 외부 통신시스템과 접속을 위하여 광섬유를 패키징하는 방법을 설명하기 위한 단면도를 도시한 것으로서, 상기 기판위에 광섬유가 고정될 별도의 V-홈을 형성시킨 후, 상기 V-홈 내에 광섬유(30)을 끼워 넣고 에폭시 등을 사용하여 고정시킨다.
이때, 상기 광섬유(30)의 코아(31)의 중심측과 상기 칩(20)에 형성된 수광 또는 발광부, 예를 들어 광도파로(25)의 중심축이 자기정렬될 수 있도록 상기 솔더범프(18)가 형성된 Si 기판(10)의 V-홈(14)과 상기 광섬유(30)가 고정될 V-홈의 깊이와 폭을 각각 조절함으로써 정렬 오차를 최소화 할 수 있다.
이상 설명한 바와 같이 본 발명의 Si V-홈을 이용한 플립-칩 본딩방법과 이를 사용한 패키징방법에 의하면, 범용성을 갖는 비교적 간단한 공정과 저렴한 단가로 X, Y, Z 축의 모든 방향에서 정렬 정밀도를 1㎛ 이하로 제어함으로써, 광통신 소자의 패키징시 접속 손실을 최소화할 수 있다.

Claims (6)

  1. 실리콘 기판상의 소정패턴의 절연막을 마스크로 이용하여 기판내에 소정의 V-홈(groove)을 형성하는 단계, 상기 기판의 V-홈 내부에 솔더범프용 금속패드를 형성하는 단계, 상기 금속패드 상부에 솔더 범프를 형성하는 단계 및 절연막, 금속패드 및 광소자 등을 구비한 소정 칩을 뒤집어서 상기 기판과 정렬시킨 후, 상기 솔더범프를 용융점 이상의 온도로 가열하여 리플로우(reflow)시킨 상태에서, 칩에 압력을 가하여 상기 기판과 칩을 밀착, 고정시키는 단계들로 이루어진 Si V-홈을 이용한 플립-칩 본딩(flip-chip bonding) 방법.
  2. 제1항에 있어서, 상기 솔더범프는 리플로우시 상기 실리콘 V-홈을 넘쳐 홈밖으로 번지는 것을 방지하기 위하여, 그 부피를 상기 V-홈의 부피보다 더 작게 형성시킨 Si V-홈을 이용한 플립-칩 본딩방법.
  3. 제1항에 있어서, 상기 기판과 칩의 평면방향 정렬을 용이하게 하기 위하여, 밀착되기 직전의 상기 리플로우된 솔더범프의 높이를 상기 V-홈의 깊이보다 더 크게 형성시킨 Si V-홈을 이용한 플립-칩 본딩방법.
  4. 실리콘 기판상의 소정패턴의 절연막을 마스크로 이용하여 기판내에 소정의 V-홈(groove)을 형성하는 단계와, 상기 기판의 V-홈 내부에 솔더범프용 금속패드를 형성하는 단계와, 상기 금속패드 상부에 솔더범프를 형성하는 단계와, 절연막, 금속패드 및 광소자 등을 구비한 소정 칩을 뒤집어서 상기 기판과 정렬시킨 후, 상기 솔더범프를 용융점 이상의 온도로 가열하여 리플로우(reflow)시킨 상태에서 칩에 압력을 가하여 상기 기판과 칩을 밀착, 고정시키는 단계로 이루어진 플립-칩 본딩방법을 사용하여, 상기 기판위에 광섬유가 고정될 별도의 V-홈을 형성한 후, 상기 광섬유의 코아의 중심축과 상기 칩에 형성된 수광 또는 발광부의 중심축이 자기정렬되도록 광섬유를 상기 별도의 V-홈에 정렬시키고, 에폭시를 이용하여 고정시키는 광통신 소자의 패키징방법.
  5. 제4항에 있어서, 상기 솔더범프는 리플로우시 상기 실리콘 V-홈을 넘쳐 홈밖으로 번지는 것을 방지하기 위하여, 그 부피를 상기 V-홈의 부피보다 더 작게 형성시킨 플립-칩 본딩방법을 사용한 패키징방법.
  6. 제4항에 있어서, 상기 기판과 칩의 평면방향 정렬을 용이하게 하기 위하여, 밀착되기 직전의 상기 리플로우된 솔더범프의 높이를 상기 V-홈의 깊이보다 더 크게 형성시킨 플립-칩 본딩방법을 사용한 패키징방법.
KR1019940019495A 1994-08-08 1994-08-08 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법 KR0135037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940019495A KR0135037B1 (ko) 1994-08-08 1994-08-08 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940019495A KR0135037B1 (ko) 1994-08-08 1994-08-08 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법

Publications (2)

Publication Number Publication Date
KR960009245A KR960009245A (ko) 1996-03-22
KR0135037B1 true KR0135037B1 (ko) 1998-04-20

Family

ID=19389968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019495A KR0135037B1 (ko) 1994-08-08 1994-08-08 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법

Country Status (1)

Country Link
KR (1) KR0135037B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661955B1 (ko) * 1998-10-27 2006-12-28 소니 가부시끼 가이샤 광 도파 장치 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163211A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd バンプ形成用板部材の製造方法及びバンプ形成方法
KR100724880B1 (ko) * 2005-03-25 2007-06-04 삼성전자주식회사 광소자 모듈 패키지 및 그 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661955B1 (ko) * 1998-10-27 2006-12-28 소니 가부시끼 가이샤 광 도파 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR960009245A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
US7303339B2 (en) Optical beam transformer module for light coupling between a fiber array and a photonic chip and the method of making the same
JP3028791B2 (ja) チップ部品の実装方法
US5559918A (en) Optical semiconductor module in which a hermetically sealed optical semiconductor device is connected to an electrical wiring layer
JP2664214B2 (ja) フアイバ・アレイの整合法
KR100442609B1 (ko) 플립칩 본딩구조 및 본딩방법
JP2813109B2 (ja) はんだ自動整合結合方法
JP2985830B2 (ja) 光モジュール及びその製造方法
JPH06120225A (ja) 光モジュールの製造方法
EP0718653B1 (en) Selfaligned optical element and optical wave-guide by means of solder bumps on rectangular pads
JP4429564B2 (ja) 光部品及び電気部品の実装構造及びその方法
KR0135037B1 (ko) 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법
US20020028046A1 (en) Self aligned optical component in line connection
JPH05114800A (ja) 電子部品の実装方法及び実装装置
JPH095586A (ja) 光学装置
US6459158B1 (en) Vertically-tolerant alignment using slanted wall pedestal
JP2000323649A (ja) ハイブリッド集積素子およびその製造方法
KR100211039B1 (ko) 광스위치-광섬유 광결합 장치
JP2000249876A (ja) 光モジュール，実装基板，及び光導波路素子
JP2534263B2 (ja) 光素子の実装方法
KR0150020B1 (ko) 광섬유의 정렬 및 고정장치
KR0150238B1 (ko) 광섬유의 수동정렬 및 고정방법
JP2000056189A (ja) 光モジュールの光結合構造
KR0142524B1 (ko) 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법
KR0169838B1 (ko) 자기정렬된 정렬마크를 지닌 광결합장치 및 그 제조방법
KR100216522B1 (ko) 광결합장치, 그의 제조방법 및 광소자와 광섬유의 광결합방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940808

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940808

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19941012

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980109

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001212

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20011228

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20031011