[go: up one dir, main page]

JPH1188114A - ローパスフィルタ - Google Patents

ローパスフィルタ

Info

Publication number
JPH1188114A
JPH1188114A JP9244134A JP24413497A JPH1188114A JP H1188114 A JPH1188114 A JP H1188114A JP 9244134 A JP9244134 A JP 9244134A JP 24413497 A JP24413497 A JP 24413497A JP H1188114 A JPH1188114 A JP H1188114A
Authority
JP
Japan
Prior art keywords
input terminal
resistor
input
signal
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9244134A
Other languages
English (en)
Other versions
JP3109461B2 (ja
Inventor
Yutaka Takahashi
豊 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09244134A priority Critical patent/JP3109461B2/ja
Priority to EP98117001A priority patent/EP0902535B1/en
Priority to DE69836362T priority patent/DE69836362T2/de
Priority to US09/150,298 priority patent/US6369645B1/en
Priority to CNB981176887A priority patent/CN1144365C/zh
Publication of JPH1188114A publication Critical patent/JPH1188114A/ja
Application granted granted Critical
Publication of JP3109461B2 publication Critical patent/JP3109461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 回路規模が大型化したり消費電力が増大した
りすることなく加算機能を有すること。 【解決手段】 抵抗Ｒ１と抵抗Ｒ２との接続点に抵抗Ｒ
４を接続し、抵抗Ｒ４を介して第２の入力端子から入力
された信号を、抵抗Ｒ１を介して第１の入力端子から入
力された信号に加算し、加算した信号の高周波成分を除
去して、出力端子から出力する。このように、ローパス
フィルタの入力側に抵抗及び入力端子を追加することに
よって加算機能を持たせることにより、回路規模を大型
化させたり消費電力を増大させたりすることなく加算機
能を持たせる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波成分を除去
するローパスフィルタに関し、特に、加算機能をさらに
有する加算機能付きローパスフィルタに関する。
【０００２】
【従来の技術】 従来より、双方向通信を実現する１つ
の手段としてエコーキャンセラーが用いられており、Ｉ
ＳＤＮにおいて、ＡＮＳＩ Ｔ１．６０１で標準化され
ている。
【０００３】一般的にエコーキャンセラー方式において
は、送信と受信が同時に行われるため、送信側では、自
分が送信した信号が回り込み、エコー信号として受信信
号に重畳される。ここで、ライン（伝送路）を介して伝
送されてきた受信信号は最大５０ｄＢ減衰するのに対
し、エコー信号はその大部分がライントランスで折り返
し、６ｄＢ程度しか減衰しない。そのため、エコー信号
は受信信号に対して４０ｄＢ以上（１００倍以上）大き
なレベルとなる場合がある。
【０００４】そのため、このエコー信号を受信回路で除
去する必要があり、図８に示すような回路構成がとられ
る。
【０００５】図８は、エコーキャンセラー方式のＩＳＤ
Ｎトランシーバの一構成例を示す回路ブロック図であ
る。
【０００６】図８に示すように、エコーパスの伝達特性
を模擬した集中定数回路であるＢＮＷ（Balance NetWo
rk）１９０を設け、擬似エコー信号を発生させ、加算器
１８０にて、回り込みによるエコー信号から擬似エコー
信号を差し引くことによりエコー信号を除去する。
【０００７】しかし、ＢＮＷ１９０は有限素子数の集中
定数回路であり、ラインは分布定数でその長さにより伝
達特性が変化するため、ＢＮＷ１９０と加算器１８０の
みではエコー信号を完全に除去することはできない。
【０００８】そこで、ＤＳＰ１２０において、残された
エコー信号を除去するが、そのためには、Ａ／Ｄ変換器
１６０を用いてアナログ信号をデジタル信号に変換する
必要があり、さらに、Ａ／Ｄ変換器１６０の前段には折
り返し雑音防止用のＬＰＦ（ローパスフィルタ）１７０
を設ける必要がある。
【０００９】図９は、従来の、加算器とローパスフィル
タを組み合わせた回路の一構成例を示す図である。
【００１０】本従来例は図９に示すように、加算器とロ
ーパスフィルタとが組み合わされて構成されており、加
算器は、正の入力端子が接地されたオペアンプ２０と、
回路全体の第１の入力端子とオペアンプ２０の負の入力
端子との間に接続された抵抗Ｒａと、回路全体の第２の
入力端子とオペアンプ２０の負の入力端子との間に接続
された抵抗Ｒｂと、オペアンプ２０の出力端子とオペア
ンプ２０の負の入力端子との間に接続された抵抗Ｒｃと
から構成されており、ローパスフィルタは、正の入力端
子が接地されたオペアンプ１０と、オペアンプ２０の出
力端子とオペアンプ１０の負の入力端子との間に直列に
接続された抵抗Ｒ１，Ｒ２と、抵抗Ｒ１と抵抗Ｒ２との
接続点とオペアンプ１０の出力端子との間に接続された
抵抗Ｒ３と、抵抗Ｒ１と抵抗Ｒ２との接続点と接地間に
接続されたコンデンサＣ１と、オペアンプ１０の負の入
力端子とオペアンプ１０の出力端子との間に接続された
コンデンサＣ２とから構成されている。
【００１１】上記のように構成された回路においては、
２つの入力端子に対して外部から信号Ｖ１，Ｖ２がそれ
ぞれ入力されると、加算器にて入力端子に入力された信
号Ｖ １，Ｖ２が加算され、ローパスフィルタにて高周波
成分が除去され、出力端子から出力信号Ｖｏｕｔとして
出力される。
【００１２】ここで、出力端子から出力される出力信号
Ｖｏｕｔは、以下に示す式で表される。
【００１３】Ｖｏｕｔ＝（Ｒ３／Ｒ１）（ＲｃＶ２／Ｒ
ｂ＋ＲｃＶ１／Ｒａ）／{（ｊω／ωｃ）２＋（ｊω／
ωｃ）／Ｑ＋１} ただし、 ωｃ＝１／（Ｃ１Ｃ２Ｒ２Ｒ３）１／２ １／Ｑ＝（１／Ｒ１＋１／Ｒ２＋１／Ｒ３）（Ｃ２Ｒ２
Ｒ３／Ｃ１）１／２ である。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の、加算器とローパスフィルタとが組み合
わされた回路においては、加算器とローパスフィルタの
それぞれにオペアンプが設けられているため、回路規模
が大型化してしまうとともに、消費電力が増大してしま
うという問題点がある。
【００１５】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、回路規模が
大型化したり消費電力が増大したりすることなく加算機
能を有することができるローパスフィルタを提供するこ
とを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、外部からの信号が入力される第１の入力端
子と、外部へ信号を出力するための出力端子とを有し、
前記第１の入力端子から入力された信号の高周波成分を
除去し、前記出力端子から出力するローパスフィルタに
おいて外部からの信号が入力される第２の入力端子と、
該第２の入力端子から入力された信号と前記第１の入力
端子から入力された信号とを加算する加算手段とを有
し、該加算手段にて加算された信号の高周波成分を除去
し、前記出力端子から出力することを特徴とする。
【００１７】また、前記第２の入力端子から入力された
信号は、１つの抵抗を介することにより前記第１の入力
端子から入力された信号に加算されることを特徴とす
る。
【００１８】また、該ローパスフィルタは、二次の二重
帰還型ローパスフィルタであることを特徴とする。
【００１９】また、該ローパスフィルタは、三次の二重
帰還型ローパスフィルタであることを特徴とする。
【００２０】また、外部からの信号が入力される第１の
入力端子と、正の入力端子が接地されたオペアンプと、
前記第１の入力端子と前記オペアンプの負の入力端子と
の間に直列に接続された第１及び第２の抵抗と、前記第
１の抵抗と前記第２の抵抗との接続点と、前記オペアン
プの出力端子との間に接続された第３の抵抗と、前記第
１の抵抗と前記第２の抵抗との接続点と、接地間に接続
された第１のコンデンサと、前記オペアンプの負の入力
端子と前記オペアンプの出力端子との間に接続された第
２のコンデンサとを有し、前記第１の入力端子から入力
された信号の高周波成分を除去して前記出力端子から出
力するローパスフィルタにおいて、外部からの信号が入
力される第２の入力端子と、前記第１の抵抗と前記第２
の抵抗との接続点と、前記第２の入力端子との間に接続
された第４の抵抗とを有し、前記第１の入力端子から入
力された信号と前記第２の入力端子から入力された信号
とを加算し、該加算された信号の高周波成分を除去して
前記出力端子から出力することを特徴とする。
【００２１】また、前記第２の入力端子及び前記第４の
抵抗はそれぞれ複数設けられていることを特徴とする。
【００２２】また、外部からの信号が入力される第１の
入力端子と、正の入力端子が接地されたオペアンプと、
前記第１の入力端子と前記オペアンプの負の入力端子と
の間に、前記第１の入力端子側から順に直列に接続され
た第５、第１及び第２の抵抗と、前記第１の抵抗と前記
第２の抵抗との接続点と、前記オペアンプの出力端子と
の間に接続された第３の抵抗と、前記第１の抵抗と前記
第２の抵抗との接続点と、接地間に接続された第１のコ
ンデンサと、前記オペアンプの負の入力端子と前記オペ
アンプの出力端子との間に接続された第２のコンデンサ
と、前記第１の抵抗と前記第５の抵抗との接続点と、接
地間に接続された第３のコンデンサとを有し、前記第１
の入力端子から入力された信号の高周波成分を除去して
前記出力端子から出力するローパスフィルタにおいて、
外部からの信号が入力される第２の入力端子と、前記第
１の抵抗と前記第２の抵抗との接続点と、前記第２の入
力端子との間に直列に接続された第４及び第６の抵抗
と、前記第４の抵抗と前記第６の抵抗との接続点と、接
地間に接続された第４のコンデンサとを有し、前記第１
の入力端子から入力された信号と前記第２の入力端子か
ら入力された信号とを加算し、該加算された信号の高周
波成分を除去して前記出力端子から出力することを特徴
とする。
【００２３】また、前記第２の入力端子、前記第４及び
第６の抵抗はそれぞれ複数設けられていることを特徴と
する。
【００２４】（作用）上記のように構成された本発明に
おいては、第１の抵抗と第２の抵抗との接続点に第４の
抵抗が接続されており、第４の抵抗を介して第２の入力
端子から信号が入力される。第４の抵抗を介して入力さ
れた信号は、第１の抵抗を介して第１の入力端子から入
力された信号に加算され、加算された信号の高周波成分
が除去され、出力端子から出力される。
【００２５】このように、ローパスフィルタの入力側に
抵抗及び入力端子を追加することによって加算機能を持
たせたので、加算機能を持たせた場合においても、回路
規模が大型化したり消費電力が増大したりすることはな
い。
【００２６】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
【００２７】（第１の実施の形態）図１は、本発明の加
算機能付きローパスフィルタの第１の実施の形態を示す
回路図であり、加算機能付きの二次の二重帰還型ローパ
スフィルタを示している。
【００２８】本形態は図１に示すように、正の入力端子
が接地されたオペアンプ１０と、回路全体の第１の入力
端子とオペアンプ１０の負の入力端子との間に直列に接
続された第１の抵抗Ｒ１及び第２の抵抗Ｒ２と、抵抗Ｒ
１と抵抗Ｒ２との接続点と回路全体の第２の入力端子と
の間に接続された第４の抵抗Ｒ４と、抵抗Ｒ１と抵抗Ｒ
２との接続点とオペアンプ１０の出力端子との間に接続
された第３の抵抗Ｒ３と、抵抗Ｒ１と抵抗Ｒ２との接続
点と接地間に接続された第１のコンデンサＣ１と、オペ
アンプ１０の負の入力端子とオペアンプ１０の出力端子
との間に接続された第２のコンデンサＣ２とから構成さ
れており、オペアンプ１０、抵抗Ｒ１，Ｒ２，Ｒ３、コ
ンデンサＣ１，Ｃ２とからなるバターワースフィルタに
抵抗Ｒ４が追加された構成となっている。
【００２９】上記のように構成された回路においては、
加算点（ａ点）からオペアンプ１０側を見た場合、その
インピーダンスが一定であり、２つの入力信号Ｖ１，Ｖ
２により発生する電流がａ点にて加算され、ａ点におけ
るインピーダンスにより与えられる伝達関数により電圧
変換され、出力される。
【００３０】２つの入力端子に対して外部から信号
Ｖ１，Ｖ２がそれぞれ入力されると、回路内にて、入力
された信号Ｖ１，Ｖ２の加算及び加算された信号の高周
波成分の除去が行われ、出力端子から出力信号Ｖｏｕｔ
として出力される。
【００３１】ここで、出力端子から出力される出力信号
Ｖｏｕｔは、以下に示す式で表される。
【００３２】Ｖｏｕｔ＝−（Ｒ３Ｖ２／Ｒ４＋Ｒ３Ｖ１
／Ｒ１）／{（ｊω／ω０）２＋（ｊω／ω０）／Ｑ＋
１} ただし、 ω０＝１／（Ｃ１Ｃ２Ｒ３Ｒ４）１／２ １／Ｑ＝（１／Ｒ１＋１／Ｒ２＋１／Ｒ３＋１／Ｒ４）
（Ｃ２Ｒ３Ｒ４／Ｃ１）１／２である。
【００３３】以下に、上述した回路の具体的な動作につ
いてシミュレーション結果を参照して説明する。
【００３４】図２は、図１に示した回路の各部における
波形を示すグラフであり、図３は、図１に示した回路の
周波数特性を示すグラフである。
【００３５】図２に示すように、回路全体の出力端子か
ら出力される出力信号Ｖｏｕｔは、回路全体の第１の入
力端子に入力される入力信号Ｖ１と回路全体の第２の入
力端子に入力される入力信号Ｖ２とが加算された信号と
なっており、本回路が加算機能を有していることを示し
ている。
【００３６】また、図３に示すように、本回路の周波数
特性においては、高周波数帯域において利得が低下する
とともに位相角度が小さくなっており、本回路が二次の
ローパスフィルタとして機能していることを示してい
る。
【００３７】なお、本形態においては、加算される信号
が入力される入力端子を第１及び第２の２つのみとした
が、３つ以上とすることも可能であり、それにより、加
算される信号の数を増加させることができる。
【００３８】（第２の実施の形態）図４は、本発明の加
算機能付きローパスフィルタの第２の実施の形態を示す
回路図であり、加算機能付きの三次の二重帰還型ローパ
スフィルタを示している。
【００３９】本形態は図４に示すように、図１に示した
ものに対して、回路全体の第１の入力端子と抵抗Ｒ１と
の間に第５の抵抗Ｒ５が、また、回路全体の第２の入力
端子と抵抗Ｒ４との間に第６の抵抗Ｒ６がそれぞれ設け
られ、さらに、抵抗Ｒ１と抵抗Ｒ５との接続点と接地間
に第３のコンデンサＣ３が、また、抵抗Ｒ４と抵抗Ｒ ６
との接続点と接地間に第４のコンデンサＣ４がそれぞれ
設けられており、その他の構成については同様である。
【００４０】上記のように構成された回路においては、
第１の実施の形態において示したものと同様に、２つの
入力端子に対して外部から信号Ｖ１，Ｖ２がそれぞれ入
力されると、回路内にて、入力された信号Ｖ１，Ｖ２の
加算及び加算された信号の高周波成分の除去が行われ、
出力端子から出力信号Ｖｏｕｔとして出力される。
【００４１】以下に、上述した回路の具体的な動作につ
いてシミュレーション結果を参照して説明する。
【００４２】図５は、図４に示した回路の各部における
波形を示すグラフであり、図６は、図４に示した回路の
周波数特性を示すグラフである。
【００４３】図５に示すように、回路全体の出力端子か
ら出力される出力信号Ｖｏｕｔは、回路全体の第１の入
力端子に入力される入力信号Ｖ１と回路全体の第２の入
力端子に入力される入力信号Ｖ２とが加算された信号と
なっており、本回路が加算機能を有していることを示し
ている。
【００４４】また、図６に示すように、本回路の周波数
特性においては、高周波数帯域において利得が低下する
とともに位相角度が小さくなっており、本回路が三次の
ローパスフィルタとして機能していることを示してい
る。
【００４５】なお、本発明は、上述した第１及び第２の
実施の形態以外にも、全差動型の回路にも適用すること
ができる。
【００４６】図７は、本発明の加算機能付きローパスフ
ィルタを全差動型の回路に適用した例を示す回路図であ
る。
【００４７】
【発明の効果】以上説明したように本発明においては、
ローパスフィルタの入力側に抵抗及び入力端子を追加す
ることによって加算機能を持たせたため、回路規模を大
型化させたり消費電力を増大させたりすることなく加算
機能を持たせることができる。
【図面の簡単な説明】
【図１】本発明のローパスフィルタの第１の実施の形態
を示す回路図である。
【図２】図１に示した回路の各部における波形を示すグ
ラフである。
【図３】図１に示した回路の周波数特性を示すグラフで
ある。
【図４】本発明のローパスフィルタの第２の実施の形態
を示す回路図である。
【図５】図４に示した回路の各部における波形を示すグ
ラフである。
【図６】図４に示した回路の周波数特性を示すグラフで
ある。
【図７】本発明の加算機能付きローパスフィルタを全差
動型の回路に適用した例を示す回路図である。
【図８】エコーキャンセラー方式のＩＳＤＮトランシー
バの一構成例を示す回路ブロック図である。
【図９】従来の、加算器とローパスフィルタを組み合わ
せた回路の一構成例を示す図である。
【符号の説明】
１０ オペアンプ Ｃ１〜Ｃ４ コンデンサ Ｒ１〜Ｒ６ 抵抗

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 外部からの信号が入力される第１の入力
    端子と、外部へ信号を出力するための出力端子とを有
    し、前記第１の入力端子から入力された信号の高周波成
    分を除去し、前記出力端子から出力するローパスフィル
    タにおいて外部からの信号が入力される第２の入力端子
    と、 該第２の入力端子から入力された信号と前記第１の入力
    端子から入力された信号とを加算する加算手段とを有
    し、 該加算手段にて加算された信号の高周波成分を除去し、
    前記出力端子から出力することを特徴とするローパスフ
    ィルタ。
  2. 【請求項２】 請求項１に記載のローパスフィルタにお
    いて、 前記第２の入力端子から入力された信号は、１つの抵抗
    を介することにより前記第１の入力端子から入力された
    信号に加算されることを特徴とするローパスフィルタ。
  3. 【請求項３】 請求項１に記載のローパスフィルタにお
    いて、 該ローパスフィルタは、二次の二重帰還型ローパスフィ
    ルタであることを特徴とするローパスフィルタ。
  4. 【請求項４】 請求項１に記載のローパスフィルタにお
    いて、 該ローパスフィルタは、三次の二重帰還型ローパスフィ
    ルタであることを特徴とするローパスフィルタ。
  5. 【請求項５】 外部からの信号が入力される第１の入力
    端子と、 正の入力端子が接地されたオペアンプと、 前記第１の入力端子と前記オペアンプの負の入力端子と
    の間に直列に接続された第１及び第２の抵抗と、 前記第１の抵抗と前記第２の抵抗との接続点と、前記オ
    ペアンプの出力端子との間に接続された第３の抵抗と、 前記第１の抵抗と前記第２の抵抗との接続点と、接地間
    に接続された第１のコンデンサと、 前記オペアンプの負の入力端子と前記オペアンプの出力
    端子との間に接続された第２のコンデンサとを有し、 前記第１の入力端子から入力された信号の高周波成分を
    除去して前記出力端子から出力するローパスフィルタに
    おいて、 外部からの信号が入力される第２の入力端子と、 前記第１の抵抗と前記第２の抵抗との接続点と、前記第
    ２の入力端子との間に接続された第４の抵抗とを有し、 前記第１の入力端子から入力された信号と前記第２の入
    力端子から入力された信号とを加算し、該加算された信
    号の高周波成分を除去して前記出力端子から出力するこ
    とを特徴とするローパスフィルタ。
  6. 【請求項６】 請求項５に記載のローパスフィルタにお
    いて、 前記第２の入力端子及び前記第４の抵抗はそれぞれ複数
    設けられていることを特徴とするローパスフィルタ。
  7. 【請求項７】 外部からの信号が入力される第１の入力
    端子と、 正の入力端子が接地されたオペアンプと、 前記第１の入力端子と前記オペアンプの負の入力端子と
    の間に、前記第１の入力端子側から順に直列に接続され
    た第５、第１及び第２の抵抗と、 前記第１の抵抗と前記第２の抵抗との接続点と、前記オ
    ペアンプの出力端子との間に接続された第３の抵抗と、 前記第１の抵抗と前記第２の抵抗との接続点と、接地間
    に接続された第１のコンデンサと、 前記オペアンプの負の入力端子と前記オペアンプの出力
    端子との間に接続された第２のコンデンサと、 前記第１の抵抗と前記第５の抵抗との接続点と、接地間
    に接続された第３のコンデンサとを有し、 前記第１の入力端子から入力された信号の高周波成分を
    除去して前記出力端子から出力するローパスフィルタに
    おいて、 外部からの信号が入力される第２の入力端子と、 前記第１の抵抗と前記第２の抵抗との接続点と、前記第
    ２の入力端子との間に直列に接続された第４及び第６の
    抵抗と、 前記第４の抵抗と前記第６の抵抗との接続点と、接地間
    に接続された第４のコンデンサとを有し、 前記第１の入力端子から入力された信号と前記第２の入
    力端子から入力された信号とを加算し、該加算された信
    号の高周波成分を除去して前記出力端子から出力するこ
    とを特徴とするローパスフィルタ。
  8. 【請求項８】 請求項７に記載のローパスフィルタにお
    いて、 前記第２の入力端子、前記第４及び第６の抵抗はそれぞ
    れ複数設けられていることを特徴とするローパスフィル
    タ。
JP09244134A 1997-09-09 1997-09-09 ローパスフィルタ Expired - Fee Related JP3109461B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP09244134A JP3109461B2 (ja) 1997-09-09 1997-09-09 ローパスフィルタ
EP98117001A EP0902535B1 (en) 1997-09-09 1998-09-08 Low-pass filter with a summing function
DE69836362T DE69836362T2 (de) 1997-09-09 1998-09-08 Tiefpassfilter mit Summierfunktion
US09/150,298 US6369645B1 (en) 1997-09-09 1998-09-09 Low-pass filter with a summing function
CNB981176887A CN1144365C (zh) 1997-09-09 1998-09-09 具有加法效应的低通滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09244134A JP3109461B2 (ja) 1997-09-09 1997-09-09 ローパスフィルタ

Publications (2)

Publication Number Publication Date
JPH1188114A true JPH1188114A (ja) 1999-03-30
JP3109461B2 JP3109461B2 (ja) 2000-11-13

Family

ID=17114275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09244134A Expired - Fee Related JP3109461B2 (ja) 1997-09-09 1997-09-09 ローパスフィルタ

Country Status (5)

Country Link
US (1) US6369645B1 (ja)
EP (1) EP0902535B1 (ja)
JP (1) JP3109461B2 (ja)
CN (1) CN1144365C (ja)
DE (1) DE69836362T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002150675A (ja) 2000-11-06 2002-05-24 Sony Corp 記録装置及び方法、再生装置及び方法、並びに記憶媒体
TW586264B (en) * 2003-04-14 2004-05-01 Realtek Semiconductor Corp Amplifying circuit
US20040251988A1 (en) * 2003-06-16 2004-12-16 Manish Sharma Adjustable phase change material resistor
TW595091B (en) * 2003-09-08 2004-06-21 Realtek Semiconductor Corp Low pass filter
US20050151576A1 (en) * 2003-09-23 2005-07-14 Chao-Cheng Lee Adjustable impedance circuit
TWI257767B (en) * 2005-03-03 2006-07-01 Realtek Semiconductor Corp Filtering device having multiple inputs and multiple feedback paths
US7268718B1 (en) * 2006-07-17 2007-09-11 Fortemedia, Inc. Capacitor-based digital-to-analog converter for low voltage applications
JP5355580B2 (ja) * 2008-09-30 2013-11-27 パナソニック株式会社 共振器およびオーバーサンプリングａ／ｄ変換器
US8120417B2 (en) * 2009-07-20 2012-02-21 Texas Instruments Incorporated Transfer-function control in an active filter
US8901995B2 (en) * 2010-11-10 2014-12-02 Texas Instruments Incorporated Active low pass filter
CN103248336B (zh) * 2012-02-09 2016-04-06 联发科技股份有限公司 滤波器
US10056915B2 (en) * 2015-07-16 2018-08-21 Semiconductor Components Industries, Llc Digital-to-analog converter
US10340891B1 (en) * 2017-12-19 2019-07-02 Quantenna Communications, Inc. Differential elliptic filter with a single op-amp

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784924A (en) * 1972-01-31 1974-01-08 Us Navy Multi-input loop filter with independent bandwidth and response characteristics
US3916322A (en) * 1974-03-13 1975-10-28 Austin W Nelson Tone synthesizer for electronic musical instruments
JPS63300613A (ja) 1987-05-29 1988-12-07 Nec Corp 能動フィルタ
JPH01321716A (ja) 1988-06-23 1989-12-27 Nec Corp 能動フイルタ
US5049831A (en) * 1990-03-29 1991-09-17 Motorola, Inc. Single-ended input to differential output amplifier with integral two-pole filter
JPH0746083A (ja) * 1993-07-27 1995-02-14 Toshiba Corp 音声合成兼帯域制限回路及び低音増強回路
US5418492A (en) * 1993-10-01 1995-05-23 Industrial Technology Research Institute Fully differential non-op-amp-based positive feedback BJT biquad filter
JPH08307204A (ja) 1995-04-28 1996-11-22 Meidensha Corp 複数入力フィルタ回路
JPH08307205A (ja) 1995-04-28 1996-11-22 Meidensha Corp 複数入力フィルタ回路
US5614864A (en) * 1995-09-29 1997-03-25 Rockwell Science Center, Inc. Single-ended to differential converter with relaxed common-mode input requirements
KR19980082276A (ko) 1997-05-02 1998-12-05 김영환 디지탈 비디오 디스크 플레이어(dvdp)의 이퀄라이저

Also Published As

Publication number Publication date
DE69836362D1 (de) 2006-12-21
US6369645B1 (en) 2002-04-09
CN1214572A (zh) 1999-04-21
JP3109461B2 (ja) 2000-11-13
EP0902535A3 (en) 2002-07-17
EP0902535B1 (en) 2006-11-08
EP0902535A2 (en) 1999-03-17
DE69836362T2 (de) 2007-09-06
CN1144365C (zh) 2004-03-31

Similar Documents

Publication Publication Date Title
JP3109461B2 (ja) ローパスフィルタ
GB1577467A (en) Microwave signal amplifiers
US6681012B1 (en) Directional receiver coupling arrangement with frequency selectivity and gain control for DSL
US4787080A (en) PCM coder and decoder circuit having digital balancing network
US7778210B2 (en) Bridge circuit to suppress echoes in communication devices
JP2962694B2 (ja) Ｄ／ａ変換器用出力回路
JPH0472904A (ja) ケーブル伝送信号の補正装置
US4633225A (en) Impedance line matching device using feedback
JPH0557767B2 (ja)
US2969509A (en) Minimum-phase wave transmission network with maximally flat delay
JPS5834813Y2 (ja) 多周波「ろ」波器
JPH0575384A (ja) Ｓａｔ移相回路
JPS6052107A (ja) 双方向アクテイブ・フイルタ回路
JP2575059Y2 (ja) アクティブフィルタ回路
JP2646669B2 (ja) 電子式ハイブリッド回路
JP3208301B2 (ja) 遅延回路
JPH03254517A (ja) 直流カットフィルタ
JPS58177027A (ja) デイジタルフイルタ
JPS6017943Y2 (ja) 振幅等化器
JPS6210043B2 (ja)
JPS627252A (ja) 雑音除去方式
JPH04207229A (ja) Ａ／ｄ変換装置
JPS6132611A (ja) アクテイブフイルタ
JPS62150905A (ja) Ｆｍ復調回路
JP2001007739A (ja) 通信装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees