JPH1174295A - 電子回路のパッケージ方法 - Google Patents
電子回路のパッケージ方法Info
- Publication number
- JPH1174295A JPH1174295A JP9247449A JP24744997A JPH1174295A JP H1174295 A JPH1174295 A JP H1174295A JP 9247449 A JP9247449 A JP 9247449A JP 24744997 A JP24744997 A JP 24744997A JP H1174295 A JPH1174295 A JP H1174295A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- resin
- collective
- upper plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 集合回路基板に複数の電子回路用の部品を実
装し、実装面に樹脂モールドして回路部品を封入、固化
し、ダイシングして電子回路を多数個取りするパッケー
ジ方法においては、樹脂の硬化に伴う集合回路基板の反
りを防ぐために基板上にモールド枠や樹脂のない部分を
設けたり、叉、回路部品が露出しないよう樹脂層を十分
厚くしたりする必要があって、製品の小型、薄型化を妨
げていた。 【解決手段】 回路部品（２）を実装した集合回路基板
（１）にモールド枠（３）を接着して樹脂（５）を充填
し、集合上板（１２）を重ねて接合して切断線（６）で
ダイシングする。樹脂を回路基板と上板で挟むので反り
を生ぜず、回路部品が上板で覆われるので樹脂厚さを部
品と同程度まで薄くできる。集合回路基板、モールド
枠、集合上板を箱状に接合して樹脂を注入する方法、集
合上板を回路部品に重ねて集合回路基板との周辺をテー
プで封止し樹脂を注入する方法もある。
装し、実装面に樹脂モールドして回路部品を封入、固化
し、ダイシングして電子回路を多数個取りするパッケー
ジ方法においては、樹脂の硬化に伴う集合回路基板の反
りを防ぐために基板上にモールド枠や樹脂のない部分を
設けたり、叉、回路部品が露出しないよう樹脂層を十分
厚くしたりする必要があって、製品の小型、薄型化を妨
げていた。 【解決手段】 回路部品（２）を実装した集合回路基板
（１）にモールド枠（３）を接着して樹脂（５）を充填
し、集合上板（１２）を重ねて接合して切断線（６）で
ダイシングする。樹脂を回路基板と上板で挟むので反り
を生ぜず、回路部品が上板で覆われるので樹脂厚さを部
品と同程度まで薄くできる。集合回路基板、モールド
枠、集合上板を箱状に接合して樹脂を注入する方法、集
合上板を回路部品に重ねて集合回路基板との周辺をテー
プで封止し樹脂を注入する方法もある。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板上にＩＣ
チップを始めとする小型の電子回路部品を実装し、樹脂
を注入して回路部品を樹脂中に埋設する電子回路モジュ
ールのパッケージ方法に関する。
チップを始めとする小型の電子回路部品を実装し、樹脂
を注入して回路部品を樹脂中に埋設する電子回路モジュ
ールのパッケージ方法に関する。
【０００２】
【従来の技術】回路基板に各種の回路部品を搭載して一
定の機能を持つモジュールを構成する電子回路は、多様
な種類のものが現れるとともに小型化が進み、電子機器
に表面実装するのに適したものが普及しつつある。この
ような小型回路のパッケージとして、図４に示すのは発
明者らが従来から製造しているもので、寸法の一例を上
げれば縦横１０ｍｍ以下、高さ５ｍｍ以下程度である。
図４（Ａ）のものはそのＢ−Ｂ断面を同図（Ｂ）に示す
が、回路基板１０１にＩＣチップ１０２やチップ抵抗、
チップ・コンデンサ等の回路部品１０３を実装し、回路
基板１０１周辺の一部または全部にモールド枠１０４を
接合し、その内側にエポキシ等の樹脂１０５を注入して
回路部品を埋設し、金属のシールド・ケース１０６を取
り付けたものである。シールド・ケース１０６に開けた
窓１０７は、回路中の光電素子のための光の通路であ
る。
定の機能を持つモジュールを構成する電子回路は、多様
な種類のものが現れるとともに小型化が進み、電子機器
に表面実装するのに適したものが普及しつつある。この
ような小型回路のパッケージとして、図４に示すのは発
明者らが従来から製造しているもので、寸法の一例を上
げれば縦横１０ｍｍ以下、高さ５ｍｍ以下程度である。
図４（Ａ）のものはそのＢ−Ｂ断面を同図（Ｂ）に示す
が、回路基板１０１にＩＣチップ１０２やチップ抵抗、
チップ・コンデンサ等の回路部品１０３を実装し、回路
基板１０１周辺の一部または全部にモールド枠１０４を
接合し、その内側にエポキシ等の樹脂１０５を注入して
回路部品を埋設し、金属のシールド・ケース１０６を取
り付けたものである。シールド・ケース１０６に開けた
窓１０７は、回路中の光電素子のための光の通路であ
る。
【０００３】図４（Ｃ）も上記と同系統のパッケージ
で、そのＤ−Ｄ断面を同図（Ｄ）に示すが、回路基板１
０１の両側に樹脂の乗ってない箇所１０８がある。この
パッケージにも金属のシールド・ケース１０６を取り付
けてある。
で、そのＤ−Ｄ断面を同図（Ｄ）に示すが、回路基板１
０１の両側に樹脂の乗ってない箇所１０８がある。この
パッケージにも金属のシールド・ケース１０６を取り付
けてある。
【０００４】上記のような電子回路の製造は、多数の電
子回路となる領域を縦横に格子状に配置した集合回路基
板を用いて、各領域に回路部品を実装し、樹脂を注入し
て硬化させた後これを切断して個々の電子回路に分割す
ることにより能率よく行われる。図５にそのようなパッ
ケージ方法の一例を示す。
子回路となる領域を縦横に格子状に配置した集合回路基
板を用いて、各領域に回路部品を実装し、樹脂を注入し
て硬化させた後これを切断して個々の電子回路に分割す
ることにより能率よく行われる。図５にそのようなパッ
ケージ方法の一例を示す。
【０００５】図５（Ａ）にて、集合回路基板１には多数
の電子回路となる領域が配置してあり、各領域にそれぞ
れ回路部品２をチップ・マウンタ等によって実装する。
次に同図（Ｂ）にて、集合回路基板１の回路部品搭載面
に樹脂成形品のモールド枠３をエポキシ系接着剤などで
接合する。モールド枠３には個々の回路領域に対応する
多くの窓４が開けてあり、各領域の回路部品２はそれぞ
れこの窓の中に収まる。次いで同図（Ｃ）のようにモー
ルド枠３の各窓４に樹脂５を充填する。そして樹脂５を
硬化させた後、図５（Ｄ）のように各回路領域の境界線
である切断線６に沿って全体を縦横に切断するダイシン
グを行う。切断した各部分が個々の電子回路７となり、
必要に応じてシールド・ケースをつけて完成する。これ
は図４（Ａ）、（Ｂ）の電子回路に相当するものであ
る。
の電子回路となる領域が配置してあり、各領域にそれぞ
れ回路部品２をチップ・マウンタ等によって実装する。
次に同図（Ｂ）にて、集合回路基板１の回路部品搭載面
に樹脂成形品のモールド枠３をエポキシ系接着剤などで
接合する。モールド枠３には個々の回路領域に対応する
多くの窓４が開けてあり、各領域の回路部品２はそれぞ
れこの窓の中に収まる。次いで同図（Ｃ）のようにモー
ルド枠３の各窓４に樹脂５を充填する。そして樹脂５を
硬化させた後、図５（Ｄ）のように各回路領域の境界線
である切断線６に沿って全体を縦横に切断するダイシン
グを行う。切断した各部分が個々の電子回路７となり、
必要に応じてシールド・ケースをつけて完成する。これ
は図４（Ａ）、（Ｂ）の電子回路に相当するものであ
る。
【０００６】図５のモールド枠３は窓４が格子状に設け
てあるが、窓４を各行または各列で一つにつないで短冊
形の窓にしたものを平行に配置してもよい。その場合、
図５（Ｄ）で切り離した電子回路７の平行な２辺にモー
ルド枠が残り、他の２辺はモールド枠がなく樹脂の切断
面となる。
てあるが、窓４を各行または各列で一つにつないで短冊
形の窓にしたものを平行に配置してもよい。その場合、
図５（Ｄ）で切り離した電子回路７の平行な２辺にモー
ルド枠が残り、他の２辺はモールド枠がなく樹脂の切断
面となる。
【０００７】図６に、集合回路基板に回路部品を実装し
樹脂をモールドした状態の断面図をいくつか示す。図６
（Ａ）は図５のパッケージ方法のものである。図６
（Ｂ）は、樹脂、レジスト材等で作ったモールド・リブ
８を集合回路基板１に接合しておくもので、これは同図
（Ａ）のモールド枠３よりも高さが低く、樹脂の根元の
部分で領域を定めている。このような背の低いモールド
・リブ８は樹脂が硬化した後に剥して除去することがあ
り、その場合、電子回路は図４（Ｃ）のように基板上に
樹脂のない部分１０８があるものとなる。図６（Ｃ）で
はモールド枠やリブを用いず、樹脂成形用の金型９によ
って樹脂をモールドする。回路部品の実装後、金型９を
回路基板１に当接させ、各回路領域に対応するキャビテ
ィ１０に樹脂５を注入して回路部品２を封入する。この
方法によるパッケージは完成品にモールド枠が残らず、
図４（Ｃ）、（Ｄ）に相当するものとなる。
樹脂をモールドした状態の断面図をいくつか示す。図６
（Ａ）は図５のパッケージ方法のものである。図６
（Ｂ）は、樹脂、レジスト材等で作ったモールド・リブ
８を集合回路基板１に接合しておくもので、これは同図
（Ａ）のモールド枠３よりも高さが低く、樹脂の根元の
部分で領域を定めている。このような背の低いモールド
・リブ８は樹脂が硬化した後に剥して除去することがあ
り、その場合、電子回路は図４（Ｃ）のように基板上に
樹脂のない部分１０８があるものとなる。図６（Ｃ）で
はモールド枠やリブを用いず、樹脂成形用の金型９によ
って樹脂をモールドする。回路部品の実装後、金型９を
回路基板１に当接させ、各回路領域に対応するキャビテ
ィ１０に樹脂５を注入して回路部品２を封入する。この
方法によるパッケージは完成品にモールド枠が残らず、
図４（Ｃ）、（Ｄ）に相当するものとなる。
【０００８】
【発明が解決しようとする課題】上述の電子回路のパッ
ケージ方法は次の点で改良の余地がある。すなわち、図
６の断面図に見るように、これらはいずれも集合回路基
板１の一方の面、すなわち部品の実装面だけに樹脂を乗
せた構造であり、硬化に伴う樹脂の収縮などによって集
合回路基板１に反りを生じる傾向がある。図６（Ａ）、
図６（Ｂ）のようにモールド枠３やモールド・リブ８を
集合回路基板１に接合したり、図６（Ｃ）のように金型
９に壁１１を設けて集合回路基板１に樹脂を充填しない
部分を残すのは、基板の反りを押さえるためであるが、
モールド枠や樹脂のない部分が集合回路基板上で一定の
面積を占めるから、製品の小型化や多数個取りによる取
り個数を制限する要因となる。しかし、みだりにモール
ド枠や樹脂のない部分を省くと基板の反りを招く。
ケージ方法は次の点で改良の余地がある。すなわち、図
６の断面図に見るように、これらはいずれも集合回路基
板１の一方の面、すなわち部品の実装面だけに樹脂を乗
せた構造であり、硬化に伴う樹脂の収縮などによって集
合回路基板１に反りを生じる傾向がある。図６（Ａ）、
図６（Ｂ）のようにモールド枠３やモールド・リブ８を
集合回路基板１に接合したり、図６（Ｃ）のように金型
９に壁１１を設けて集合回路基板１に樹脂を充填しない
部分を残すのは、基板の反りを押さえるためであるが、
モールド枠や樹脂のない部分が集合回路基板上で一定の
面積を占めるから、製品の小型化や多数個取りによる取
り個数を制限する要因となる。しかし、みだりにモール
ド枠や樹脂のない部分を省くと基板の反りを招く。
【０００９】また、樹脂の引けや高さのばらつきによっ
て回路部品が露出することを防ぎ、回路部品を樹脂中で
確実に保護するために、回路部品の高さに対し樹脂の厚
さに多少の余裕を設けねばならず、製品の薄型化が制限
される。本発明はこれらの問題を解決して、小型、薄型
化や多数個取りによる取り個数の増量に適する電子回路
のパッケージ方法を提供するものである。
て回路部品が露出することを防ぎ、回路部品を樹脂中で
確実に保護するために、回路部品の高さに対し樹脂の厚
さに多少の余裕を設けねばならず、製品の薄型化が制限
される。本発明はこれらの問題を解決して、小型、薄型
化や多数個取りによる取り個数の増量に適する電子回路
のパッケージ方法を提供するものである。
【００１０】
【課題を解決するための手段】本発明の電子回路のパッ
ケージ方法は、回路部品を実装した回路基板を上板で覆
い、回路基板と上板の間に封止用の樹脂を充填し硬化さ
せて全体を一体化するものである。すなわち、回路基板
と上板が回路部品を封入した樹脂層をサンドイッチ状に
挟持するから、これまでのように回路基板の片面側だけ
に樹脂があるものと違って、回路基板の反りが確実に防
がれる。
ケージ方法は、回路部品を実装した回路基板を上板で覆
い、回路基板と上板の間に封止用の樹脂を充填し硬化さ
せて全体を一体化するものである。すなわち、回路基板
と上板が回路部品を封入した樹脂層をサンドイッチ状に
挟持するから、これまでのように回路基板の片面側だけ
に樹脂があるものと違って、回路基板の反りが確実に防
がれる。
【００１１】具体的方法として、切り離して多数の回路
基板にするための集合回路基板の各回路領域に、それぞ
れ回路部品を実装し、集合回路基板の周囲に額縁状のモ
ールド枠を接着してモールド枠内に樹脂を注入し、集合
回路基板と同程度の大きさの集合上板を載せて樹脂を硬
化させ全体を接合する。そして各回路領域を区分する切
断線に沿ってダイシングすることにより電子回路のパッ
ケージを得るのである。
基板にするための集合回路基板の各回路領域に、それぞ
れ回路部品を実装し、集合回路基板の周囲に額縁状のモ
ールド枠を接着してモールド枠内に樹脂を注入し、集合
回路基板と同程度の大きさの集合上板を載せて樹脂を硬
化させ全体を接合する。そして各回路領域を区分する切
断線に沿ってダイシングすることにより電子回路のパッ
ケージを得るのである。
【００１２】別の方法として、集合回路基板に接着する
モールド枠として、３辺が閉じて１辺が開いているも
の、あるいは１辺の一部に途切れた箇所を設けたものを
集合回路基板に接着し、この上に集合上板を接着して箱
状にし、モールド枠の途切れた部分である注入口から樹
脂を注入して硬化させ、各回路領域を区分する切断線に
沿ってダイシングする。
モールド枠として、３辺が閉じて１辺が開いているも
の、あるいは１辺の一部に途切れた箇所を設けたものを
集合回路基板に接着し、この上に集合上板を接着して箱
状にし、モールド枠の途切れた部分である注入口から樹
脂を注入して硬化させ、各回路領域を区分する切断線に
沿ってダイシングする。
【００１３】さらに別の方法では、集合回路基板に実装
した回路部品に集合上板を当接させて乗せる。つまり回
路部品のうちもっとも背の高いものを集合回路基板と集
合上板の間隔を決めるスペーサに用いる。このように集
合回路基板と集合上板を重ねておいて、周囲を封止テー
プで封止する。ただし周囲を全部ふさがず、一部、樹脂
の注入口として開けておく。そして注入口から樹脂を注
入して硬化させ、各回路領域を区分する切断線に沿って
ダイシングする。
した回路部品に集合上板を当接させて乗せる。つまり回
路部品のうちもっとも背の高いものを集合回路基板と集
合上板の間隔を決めるスペーサに用いる。このように集
合回路基板と集合上板を重ねておいて、周囲を封止テー
プで封止する。ただし周囲を全部ふさがず、一部、樹脂
の注入口として開けておく。そして注入口から樹脂を注
入して硬化させ、各回路領域を区分する切断線に沿って
ダイシングする。
【００１４】上板には絶縁材を用いるなり、あるいは回
路部品の表面が十分に絶縁されていて短絡の恐れがない
ならば、金属板を用いるなりする。絶縁塗装した金属板
を用いたり、絶縁材の上板に金属層を重ねるなりしても
よく、このように金属板や金属層を設けることにより遮
蔽機能が得られ、従来のようなシールド・ケースを用い
なくとも信頼性が保たれる。
路部品の表面が十分に絶縁されていて短絡の恐れがない
ならば、金属板を用いるなりする。絶縁塗装した金属板
を用いたり、絶縁材の上板に金属層を重ねるなりしても
よく、このように金属板や金属層を設けることにより遮
蔽機能が得られ、従来のようなシールド・ケースを用い
なくとも信頼性が保たれる。
【００１５】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１は、本発明による電子回路のパ
ッケージ方法の第１の実施形態を示す。図１（Ａ）に
て、１は集合回路基板で個々の電子回路の基板となる領
域を多数含んでおり、チップ・マウンタによって各領域
にそれぞれ回路部品２を実装する。３は樹脂製のモール
ド枠で額縁状であり、これを接着剤で集合回路基板１に
接着する。次に同図（Ｂ）にて、モールド枠３の内側に
樹脂５を注入して回路部品を樹脂５中に封入する。次に
同図（Ｃ）にて、接着剤で集合上板１２をモールド枠３
上に接着し、樹脂５を硬化させて集合回路基板１、モー
ルド枠３および集合上板１２の全体を接合する。これを
同図（Ｄ）に示すように各回路領域の境界線である切断
線６に沿ってダイシングすれば、１枚の集合回路基板１
からパッケージされた電子回路７が多数個取りされる。
モールド枠３は厚さが回路部品の中で最も背の高いもの
と同じかそれよりやや厚い程度であればよい。
施形態を説明する。図１は、本発明による電子回路のパ
ッケージ方法の第１の実施形態を示す。図１（Ａ）に
て、１は集合回路基板で個々の電子回路の基板となる領
域を多数含んでおり、チップ・マウンタによって各領域
にそれぞれ回路部品２を実装する。３は樹脂製のモール
ド枠で額縁状であり、これを接着剤で集合回路基板１に
接着する。次に同図（Ｂ）にて、モールド枠３の内側に
樹脂５を注入して回路部品を樹脂５中に封入する。次に
同図（Ｃ）にて、接着剤で集合上板１２をモールド枠３
上に接着し、樹脂５を硬化させて集合回路基板１、モー
ルド枠３および集合上板１２の全体を接合する。これを
同図（Ｄ）に示すように各回路領域の境界線である切断
線６に沿ってダイシングすれば、１枚の集合回路基板１
からパッケージされた電子回路７が多数個取りされる。
モールド枠３は厚さが回路部品の中で最も背の高いもの
と同じかそれよりやや厚い程度であればよい。
【００１６】図２は本発明の第２の実施形態である。ま
ず、同図（Ａ）のように回路部品２を実装した集合回路
基板１、モールド枠３、それから集合上板１２を接着剤
で一体に接合する。この実施形態ではモールド枠３は４
辺が閉じたものでなく、１辺がなくて開口しているもの
を用いる。図２（Ｂ）の左側はこうして箱型に接合した
ものを立てた様子で、モールド枠３が上辺で開口してい
る箇所は樹脂の注入口１３となる。モールド枠３は一辺
を全部除くのでなく、同図の右側のもののように、上辺
の一部に途切れた箇所を設けて注入口１３にしてもよ
い。同図（Ｃ）のように注入口１３から樹脂５を注入し
て箱の内部を充填する。樹脂５を硬化させて切断線６に
沿ってダイシングすれば、多数の電子回路パッケージが
得られる。
ず、同図（Ａ）のように回路部品２を実装した集合回路
基板１、モールド枠３、それから集合上板１２を接着剤
で一体に接合する。この実施形態ではモールド枠３は４
辺が閉じたものでなく、１辺がなくて開口しているもの
を用いる。図２（Ｂ）の左側はこうして箱型に接合した
ものを立てた様子で、モールド枠３が上辺で開口してい
る箇所は樹脂の注入口１３となる。モールド枠３は一辺
を全部除くのでなく、同図の右側のもののように、上辺
の一部に途切れた箇所を設けて注入口１３にしてもよ
い。同図（Ｃ）のように注入口１３から樹脂５を注入し
て箱の内部を充填する。樹脂５を硬化させて切断線６に
沿ってダイシングすれば、多数の電子回路パッケージが
得られる。
【００１７】図３は本発明の第３の実施形態で、この方
法では先の二つの実施形態のようにモールド枠を用いる
ことをしない。同図（Ａ）にて、集合回路基板１に実装
した回路部品２の上に集合上板１２を重ねる。これを側
面から見た状態を同図（Ａ′）に示すが、集合上板１２
は下面が回路部品２のうち一番背の高いものに接して乗
っており、回路部品２を集合回路基板１と集合上板１２
の間隔を決めるスペーサに使っているのである。ワイヤ
・ボンディングしたＩＣチップはスペーサに適しない
が、通常、電子回路はこれよりも背の高い回路部品を含
んでいる。次にこのように重ねた集合回路基板１と集合
上板１２の周囲を、図３（Ｂ）に示すように注入口１３
を残して粘着性テープ等の封止テープ１４で封止する。
同図（Ｃ）のように注入口１３から樹脂５を注入して内
部を充填し、樹脂５を硬化させて封止テープ１４を剥
し、切断線６に沿ってダイシングする。
法では先の二つの実施形態のようにモールド枠を用いる
ことをしない。同図（Ａ）にて、集合回路基板１に実装
した回路部品２の上に集合上板１２を重ねる。これを側
面から見た状態を同図（Ａ′）に示すが、集合上板１２
は下面が回路部品２のうち一番背の高いものに接して乗
っており、回路部品２を集合回路基板１と集合上板１２
の間隔を決めるスペーサに使っているのである。ワイヤ
・ボンディングしたＩＣチップはスペーサに適しない
が、通常、電子回路はこれよりも背の高い回路部品を含
んでいる。次にこのように重ねた集合回路基板１と集合
上板１２の周囲を、図３（Ｂ）に示すように注入口１３
を残して粘着性テープ等の封止テープ１４で封止する。
同図（Ｃ）のように注入口１３から樹脂５を注入して内
部を充填し、樹脂５を硬化させて封止テープ１４を剥
し、切断線６に沿ってダイシングする。
【００１８】集合上板１２は、絶縁材であれば短絡を起
こしたりせずに下面を回路部品２に当接させることがで
きる。製品の薄型化のため、強度の許す範囲で極力薄手
の材料（例えば０．１ｍｍ前後）を用いる。モジュール
の機能によってはフォト・トランジスタ、フォト・ダイ
オード、ＬＥＤ等の受光、発光の光電素子を含むから、
その場合は集合上板１２は光を通すことが必要で、光の
強度に応じて透明または半透明の樹脂材料等を用いる。
しかし他方に遮光を要する回路部品があるなら、その箇
所は集合上板１２にマスク印刷などを施しておく。
こしたりせずに下面を回路部品２に当接させることがで
きる。製品の薄型化のため、強度の許す範囲で極力薄手
の材料（例えば０．１ｍｍ前後）を用いる。モジュール
の機能によってはフォト・トランジスタ、フォト・ダイ
オード、ＬＥＤ等の受光、発光の光電素子を含むから、
その場合は集合上板１２は光を通すことが必要で、光の
強度に応じて透明または半透明の樹脂材料等を用いる。
しかし他方に遮光を要する回路部品があるなら、その箇
所は集合上板１２にマスク印刷などを施しておく。
【００１９】回路部品２の表面が十分に絶縁性であれば
集合上板１２を金属板にでき、金属上板からはシールド
作用が得られる。シールド作用の安定のために金属の上
板を回路基板の接地パターンに接続するには、例えば接
地パターン上に接地用のばね片や導電エラストマ等を置
いて上板の下面に当接させるなどの構造を取ることがで
きる。金属上板は、シールド作用以外にも遮光性や放熱
性に優れるという利点がある。金属上板の下面を絶縁塗
装などして回路部品に当接させてもよい。金属上板を接
地するには、下面の絶縁被覆を一部省き、ここに前記の
接地用ばね片等が当接するようにする。
集合上板１２を金属板にでき、金属上板からはシールド
作用が得られる。シールド作用の安定のために金属の上
板を回路基板の接地パターンに接続するには、例えば接
地パターン上に接地用のばね片や導電エラストマ等を置
いて上板の下面に当接させるなどの構造を取ることがで
きる。金属上板は、シールド作用以外にも遮光性や放熱
性に優れるという利点がある。金属上板の下面を絶縁塗
装などして回路部品に当接させてもよい。金属上板を接
地するには、下面の絶縁被覆を一部省き、ここに前記の
接地用ばね片等が当接するようにする。
【００２０】以上、本発明の実施形態をいくつか示した
が、これらで見たようなモールド枠３や封止テープ１４
を使わず、治具や取り付け具を用いて本発明の方法を行
うこともできる。詳細は省くが、例えば図１の方法の場
合、集合回路基板１の周囲に樹脂注入のための壁を設け
るのにモールド枠３を接合するのでなく、周囲に壁のあ
る箱状の治具の中に集合回路基板１を置いて樹脂を注入
し、集合上板１２を乗せる方法でもよい。あるいは図２
や図３の方法の場合、上方が開いた「コ」の字型の治具
に集合回路基板１と集合上板１２を取り付けることによ
って周辺の３方をふさぎ、開口部から樹脂を注入、硬化
させてもよい。治具の幅を増せば１個の治具に集合回路
基板１と集合上板１２を何組も平行に取り付けられるか
ら、能率よく回路のパッケージを行える。このような方
法も本発明の範囲内である。
が、これらで見たようなモールド枠３や封止テープ１４
を使わず、治具や取り付け具を用いて本発明の方法を行
うこともできる。詳細は省くが、例えば図１の方法の場
合、集合回路基板１の周囲に樹脂注入のための壁を設け
るのにモールド枠３を接合するのでなく、周囲に壁のあ
る箱状の治具の中に集合回路基板１を置いて樹脂を注入
し、集合上板１２を乗せる方法でもよい。あるいは図２
や図３の方法の場合、上方が開いた「コ」の字型の治具
に集合回路基板１と集合上板１２を取り付けることによ
って周辺の３方をふさぎ、開口部から樹脂を注入、硬化
させてもよい。治具の幅を増せば１個の治具に集合回路
基板１と集合上板１２を何組も平行に取り付けられるか
ら、能率よく回路のパッケージを行える。このような方
法も本発明の範囲内である。
【００２１】
【発明の効果】本発明による電子回路のパッケージ方法
によれば、樹脂が回路基板と上板で挟まれているので、
電子回路を多数個取りする面積の大きな集合回路基板を
用いる製造方法において基板の反りを防ぐことができ、
加工精度や歩留まりが向上する。ダイシングして完成し
た電子回路は周囲が樹脂面であってモールド枠を含ま
ず、樹脂の乗ってない基板領域もないから製品の面積を
小さくでき、１枚の集合回路基板からの電子回路の取り
個数が増えて製造コストが下がる。電子回路が上板で保
護されているので、従来使えなかったような柔らかい樹
脂を使うことが可能になって生産性が上がり、また、電
子回路の用途や雰囲気に応じて最適の樹脂を選ぶことが
できて製品の信頼性が高まる。回路基板と上板の間隔は
モールド枠や回路部品をスペーサにして定まるから、製
品の高さのばらつきがなくなりパッケージの厚さを薄く
できる。更に、製品の上面がフラットな上板で構成され
ているためマウンターによるマウントを確実にすること
ができる。従って、電子機器への実装が容易になる。こ
のように本発明の電子回路のパッケージ方法は電子回路
の生産性の向上と小型化、薄型化を可能にし、ひいては
このような回路を用いた電子機器の低廉化、小型化に寄
与する。
によれば、樹脂が回路基板と上板で挟まれているので、
電子回路を多数個取りする面積の大きな集合回路基板を
用いる製造方法において基板の反りを防ぐことができ、
加工精度や歩留まりが向上する。ダイシングして完成し
た電子回路は周囲が樹脂面であってモールド枠を含ま
ず、樹脂の乗ってない基板領域もないから製品の面積を
小さくでき、１枚の集合回路基板からの電子回路の取り
個数が増えて製造コストが下がる。電子回路が上板で保
護されているので、従来使えなかったような柔らかい樹
脂を使うことが可能になって生産性が上がり、また、電
子回路の用途や雰囲気に応じて最適の樹脂を選ぶことが
できて製品の信頼性が高まる。回路基板と上板の間隔は
モールド枠や回路部品をスペーサにして定まるから、製
品の高さのばらつきがなくなりパッケージの厚さを薄く
できる。更に、製品の上面がフラットな上板で構成され
ているためマウンターによるマウントを確実にすること
ができる。従って、電子機器への実装が容易になる。こ
のように本発明の電子回路のパッケージ方法は電子回路
の生産性の向上と小型化、薄型化を可能にし、ひいては
このような回路を用いた電子機器の低廉化、小型化に寄
与する。
【図１】本発明の電子回路のパッケージ方法の一実施形
態の手順を示す斜視図である。
態の手順を示す斜視図である。
【図２】本発明の電子回路のパッケージ方法の別の実施
形態の手順を示す斜視図である。
形態の手順を示す斜視図である。
【図３】本発明の電子回路のパッケージ方法のさらに別
の実施形態の手順を示す斜視図である。
の実施形態の手順を示す斜視図である。
【図４】従来の電子回路のパッケージで、図（Ａ）、
（Ｃ）はそれぞれ外観図、図（Ｂ）、（Ｄ）はそれぞれ
図（Ａ）、（Ｃ）のＢ−Ｂ断面図、Ｄ−Ｄ断面図であ
る。
（Ｃ）はそれぞれ外観図、図（Ｂ）、（Ｄ）はそれぞれ
図（Ａ）、（Ｃ）のＢ−Ｂ断面図、Ｄ−Ｄ断面図であ
る。
【図５】従来の電子回路のパッケージ方法の手順を示す
斜視図である。
斜視図である。
【図６】従来の電子回路のパッケージ方法において、回
路部品を実装した集合回路基板に樹脂をモールドした状
態を示す断面図である。
路部品を実装した集合回路基板に樹脂をモールドした状
態を示す断面図である。
１ 集合回路基板 ２、１０３ 回路部品 ３、１０４ モールド枠 ５、１０５ 樹脂 ６ 切断線 ７ 電子回路 ８ モールド・リブ ９ 金型 １２ 集合上板 １３ 注入口 １４ 封止テープ １０１ 回路基板 １０２ ＩＣチップ １０６ シールド・ケース
Claims (5)
- 【請求項１】 集合回路基板に設けた複数の回路領域に
それぞれ回路部品を実装し、集合回路基板の周辺を壁で
囲んでその内側に樹脂を注入し、その上に集合上板を乗
せて樹脂を硬化させ集合回路基板と樹脂層と集合上板を
一体化した後、これを各回路領域別に切断することによ
り回路部品を樹脂に封入して回路基板と上板で挟持した
構造を得る電子回路のパッケージ方法。 - 【請求項２】 請求項１に記載の電子回路のパッケージ
方法において、集合回路基板の周辺を囲む壁は、集合回
路基板に額縁状のモールド枠を接着して設ける電子回路
のパッケージ方法。 - 【請求項３】 集合回路基板に設けた複数の回路領域に
それぞれ回路部品を実装し、回路部品に当接または僅か
の間隔をおいて集合上板を配置し、集合回路基板と集合
上板の周囲を樹脂の注入口を残して封止し、注入口から
樹脂を注入し硬化させて集合回路基板と樹脂層と集合上
板を一体化した後、これを各回路領域別に切断すること
により回路部品を樹脂中に封入して回路基板と上板で挟
持した構造を得る電子回路のパッケージ方法。 - 【請求項４】 請求項３に記載の電子回路のパッケージ
方法において、集合回路基板と集合上板の周囲の封止
は、両者の間に注入口を設けたモールド枠を挟んで接合
することによる電子回路のパッケージ方法。 - 【請求項５】 請求項３に記載の電子回路のパッケージ
方法において、集合回路基板と集合上板の周囲の封止
は、集合上板を回路部品に当接させて集合回路基板と集
合上板の間隔を定め、注入口を残してテープ材で周囲を
封止することによる電子回路のパッケージ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24744997A JP3859318B2 (ja) | 1997-08-29 | 1997-08-29 | 電子回路のパッケージ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24744997A JP3859318B2 (ja) | 1997-08-29 | 1997-08-29 | 電子回路のパッケージ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174295A true JPH1174295A (ja) | 1999-03-16 |
| JP3859318B2 JP3859318B2 (ja) | 2006-12-20 |
Family
ID=17163617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24744997A Expired - Lifetime JP3859318B2 (ja) | 1997-08-29 | 1997-08-29 | 電子回路のパッケージ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859318B2 (ja) |
Cited By (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1143508A2 (de) * | 2000-03-23 | 2001-10-10 | Infineon Technologies AG | Vorrichtung zum Verpacken von elektronischen Bauteilen |
| KR20030080642A (ko) * | 2002-04-10 | 2003-10-17 | 삼성전기주식회사 | 세라믹칩 패키지 제조방법 |
| EP1120823A3 (en) * | 2000-01-28 | 2004-01-02 | NEC Compound Semiconductor Devices, Ltd. | Semiconductor device substrate and method of manufacturing semiconductor device |
| JP2008519467A (ja) * | 2004-11-03 | 2008-06-05 | テッセラ，インコーポレイテッド | 積層パッケージングの改良 |
| JP2010010252A (ja) * | 2008-06-25 | 2010-01-14 | Kyoritsu Kagaku Sangyo Kk | 樹脂構造体および樹脂構造体の製造方法 |
| US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US8907466B2 (en) | 2010-07-19 | 2014-12-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US8957527B2 (en) | 2010-11-15 | 2015-02-17 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| JP2015076604A (ja) * | 2013-10-10 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9093435B2 (en) | 2011-05-03 | 2015-07-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US9218988B2 (en) | 2005-12-23 | 2015-12-22 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US9224717B2 (en) | 2011-05-03 | 2015-12-29 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9324681B2 (en) | 2010-12-13 | 2016-04-26 | Tessera, Inc. | Pin attachment |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9601454B2 (en) | 2013-02-01 | 2017-03-21 | Invensas Corporation | Method of forming a component having wire bonds and a stiffening layer |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9941182B2 (en) | 2013-06-21 | 2018-04-10 | Denso Corporation | Electronic device and method for manufacturing same |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US11757062B2 (en) | 2019-09-10 | 2023-09-12 | Nichia Corporation | Method for manufacturing light emitting device using reinforcement member |
-
1997
- 1997-08-29 JP JP24744997A patent/JP3859318B2/ja not_active Expired - Lifetime
Cited By (102)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1120823A3 (en) * | 2000-01-28 | 2004-01-02 | NEC Compound Semiconductor Devices, Ltd. | Semiconductor device substrate and method of manufacturing semiconductor device |
| EP1143508A3 (de) * | 2000-03-23 | 2004-06-23 | Infineon Technologies AG | Vorrichtung zum Verpacken von elektronischen Bauteilen |
| EP1143508A2 (de) * | 2000-03-23 | 2001-10-10 | Infineon Technologies AG | Vorrichtung zum Verpacken von elektronischen Bauteilen |
| KR20030080642A (ko) * | 2002-04-10 | 2003-10-17 | 삼성전기주식회사 | 세라믹칩 패키지 제조방법 |
| US8927337B2 (en) | 2004-11-03 | 2015-01-06 | Tessera, Inc. | Stacked packaging improvements |
| JP2008519467A (ja) * | 2004-11-03 | 2008-06-05 | テッセラ，インコーポレイテッド | 積層パッケージングの改良 |
| US9570416B2 (en) | 2004-11-03 | 2017-02-14 | Tessera, Inc. | Stacked packaging improvements |
| US9153562B2 (en) | 2004-11-03 | 2015-10-06 | Tessera, Inc. | Stacked packaging improvements |
| US9984901B2 (en) | 2005-12-23 | 2018-05-29 | Tessera, Inc. | Method for making a microelectronic assembly having conductive elements |
| US9218988B2 (en) | 2005-12-23 | 2015-12-22 | Tessera, Inc. | Microelectronic packages and methods therefor |
| JP2010010252A (ja) * | 2008-06-25 | 2010-01-14 | Kyoritsu Kagaku Sangyo Kk | 樹脂構造体および樹脂構造体の製造方法 |
| US8907466B2 (en) | 2010-07-19 | 2014-12-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9553076B2 (en) | 2010-07-19 | 2017-01-24 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US9123664B2 (en) | 2010-07-19 | 2015-09-01 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US9570382B2 (en) | 2010-07-19 | 2017-02-14 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US8957527B2 (en) | 2010-11-15 | 2015-02-17 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
| US9324681B2 (en) | 2010-12-13 | 2016-04-26 | Tessera, Inc. | Pin attachment |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9224717B2 (en) | 2011-05-03 | 2015-12-29 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9691731B2 (en) | 2011-05-03 | 2017-06-27 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US9093435B2 (en) | 2011-05-03 | 2015-07-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9761558B2 (en) | 2011-10-17 | 2017-09-12 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9041227B2 (en) | 2011-10-17 | 2015-05-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9252122B2 (en) | 2011-10-17 | 2016-02-02 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9105483B2 (en) | 2011-10-17 | 2015-08-11 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
| US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9917073B2 (en) | 2012-07-31 | 2018-03-13 | Invensas Corporation | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US9615456B2 (en) | 2012-12-20 | 2017-04-04 | Invensas Corporation | Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface |
| US9095074B2 (en) | 2012-12-20 | 2015-07-28 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9601454B2 (en) | 2013-02-01 | 2017-03-21 | Invensas Corporation | Method of forming a component having wire bonds and a stiffening layer |
| US9941182B2 (en) | 2013-06-21 | 2018-04-10 | Denso Corporation | Electronic device and method for manufacturing same |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9633979B2 (en) | 2013-07-15 | 2017-04-25 | Invensas Corporation | Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| JP2015076604A (ja) * | 2013-10-10 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9893033B2 (en) | 2013-11-12 | 2018-02-13 | Invensas Corporation | Off substrate kinking of bond wire |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| USRE49987E1 (en) | 2013-11-22 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
| US11990382B2 (en) | 2014-01-17 | 2024-05-21 | Adeia Semiconductor Technologies Llc | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9837330B2 (en) | 2014-01-17 | 2017-12-05 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9356006B2 (en) | 2014-03-31 | 2016-05-31 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US9812433B2 (en) | 2014-03-31 | 2017-11-07 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10032647B2 (en) | 2014-05-29 | 2018-07-24 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US10475726B2 (en) | 2014-05-29 | 2019-11-12 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9947641B2 (en) | 2014-05-30 | 2018-04-17 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
| US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
| US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US11757062B2 (en) | 2019-09-10 | 2023-09-12 | Nichia Corporation | Method for manufacturing light emitting device using reinforcement member |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3859318B2 (ja) | 2006-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1174295A (ja) | 電子回路のパッケージ方法 | |
| US5962810A (en) | Integrated circuit package employing a transparent encapsulant | |
| US5776796A (en) | Method of encapsulating a semiconductor package | |
| US5893726A (en) | Semiconductor package with pre-fabricated cover and method of fabrication | |
| US4661837A (en) | Resin-sealed radiation shield for a semiconductor device | |
| JP3507251B2 (ja) | 光センサｉｃパッケージおよびその組立方法 | |
| US6359335B1 (en) | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures | |
| US6376278B1 (en) | Methods for making a plurality of flip chip packages with a wafer scale resin sealing step | |
| US20050173811A1 (en) | Optically interactive device package array | |
| JP4234269B2 (ja) | 半導体装置及びその製造方法 | |
| KR100283348B1 (ko) | 반도체장치의 제조방법 | |
| JP2005354068A (ja) | 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法 | |
| JPH11289105A (ja) | フォトリフレクタとその製造方法 | |
| US9018753B2 (en) | Electronic modules | |
| JPH10135492A (ja) | スルーホール電極付き電子部品およびその製造方法 | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| US20060205119A1 (en) | Method for manufacturing a semiconductor package with a laminated chip cavity | |
| JP4925832B2 (ja) | 光センサを実装するための方法 | |
| JP3900613B2 (ja) | 表面実装型チップ部品及びその製造方法 | |
| KR20030027413A (ko) | 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| CN116246542A (zh) | 一种用于拼接的led显示模组及其制作方法 | |
| JP2006179718A (ja) | 青色光学素子パッケージ及び光学素子パッケージの製造方法 | |
| JP2001267470A (ja) | 半導体装置およびその製造方法 | |
| JP2867954B2 (ja) | チップ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |