[go: up one dir, main page]

KR20030080642A - 세라믹칩 패키지 제조방법 - Google Patents

세라믹칩 패키지 제조방법 Download PDF

Info

Publication number
KR20030080642A
KR20030080642A KR1020020019385A KR20020019385A KR20030080642A KR 20030080642 A KR20030080642 A KR 20030080642A KR 1020020019385 A KR1020020019385 A KR 1020020019385A KR 20020019385 A KR20020019385 A KR 20020019385A KR 20030080642 A KR20030080642 A KR 20030080642A
Authority
KR
South Korea
Prior art keywords
epoxy resin
resin layer
ceramic
chip package
dam
Prior art date
Application number
KR1020020019385A
Other languages
English (en)
Inventor
김준일
김철호
최익서
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020020019385A priority Critical patent/KR20030080642A/ko
Priority to US10/394,228 priority patent/US6818473B2/en
Priority to TW092107192A priority patent/TW200306651A/zh
Priority to JP2003091598A priority patent/JP2003309135A/ja
Priority to CNB03110262XA priority patent/CN1211845C/zh
Publication of KR20030080642A publication Critical patent/KR20030080642A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 다수의 칩이 칩 패키지로 실장된 세라믹기판상에 미세한 세라믹 입자들이 포함된 에폭시수지를 도포함으로써 상기 기판상의 칩을 보호하며 신뢰성 및 내구성을 우수하고 초소형화된 세라믹칩 패키지를 제작할 수 있는 세라믹칩 패키지 제조방법을 제공한다. 본 발명에 따르면 다수의 칩이 실장된 세라믹기판상에 에폭시수지를 도포하되, 일부영역을 제외하고 도포함으로써 기판의 변형을 최소화하며 또한 에폭시 댐(Dam)을 형성한 후 에폭시수지층을 형성함으로써 에폭시 사용량을 줄이고 온,습도에 대한 신뢰성이 우수한 세라믹칩 패키지를 제작할 수 있다.

Description

세라믹칩 패키지 제조방법{A Method for Fabricating Ceramic Chip Packages}
본 발명은 세라믹칩 패키지 제조방법에 관한 것으로서 보다 상세하게는, 다수의 칩이 실장된 세라믹 기판상에 미세한 세라믹 입자들이 포함된 에폭시수지를 도포함으로써 상기 기판상의 칩을 보호하며 우수한 신뢰성 및 내구성을 갖는 에폭시수지를 이용한 세라믹칩 패키지 제조방법에 관한 것이다.
일반적으로, 반도체 소자는 패키지를 형성하여 인쇄회로기판 상에 실장된다. 이러한 패키지는 반도체 소자의 단자를 인쇄회로기판의 신호패턴에 용이하게 연결시킬 수 있는 구조를 가지고 있으며, 외부의 영향으로부터 소자를 보호하여 신뢰성을 확보하는 역할을 수행한다. 이러한 반도체 소자의 패키지는 제품의 소형화 추세에 따라 점차 소형화되고 있다. 이와 같은 소형화에 대표적인 패키지 방식으로 칩 스케일 패키지(chip scale package)가 있다.
도 1은 종래의 칩 스케일 패키지의 구조를 나타내는 개략단면도이다. 도 1에 도시된 바와 같이, 종래의 칩 패키지구조는 세라믹 기판(1)상에는 복수개의 칩(2)이 실장된다. 이와 같이 상기 복수개의 칩(2)이 실장된 세라믹 기판(1)은 그 최상상면에 외부의 영향으로부터 상기 칩(2)을 보호하기 위해 금속성 덮개(3)를 씌운 하나의 패키지(4)로 완성된다. 이때, 상기 금속소재 덮개(3)는 신호패턴을 형성함에 있어 접지면(ground)의 역할을 보조해 주기도 한다.
도 1에 도시된 바와 같이, 종래의 세라믹칩 패키지(4)의 경우 상기 세라믹기판(1)과 접합된 상기 금속성 덮개(3)는 상기 기판(1)의 표면으로부터의 높이(t)가 일반적으로 800㎛ 정도로 매우 높다. 상기 높이(t)를 줄이면 상기 덮개(3)의 내부표면과 상기 칩(2)의 상부면과 절연문제가 발생하게 되고 이와 같은 절연문제를 해결하기 위해서는 절연물질을 상기 칩(2)의 상부면에 도포해야 하는 번거로움이 있었다. 실예로 다이오드의 경우는 기판(1)의 표면에서 그 높이가 약 550㎛ 정도이므로 절연문제를 피하기 위해서는 800㎛ 정도의 덮개(3)높이를 형성해야 한다.
그러나, 최근 전자소자 및 시스템이 경박단소화되고 있는 실정에서 상기한 종래의 세라믹칩 패키지의 금속성 덮개의 높이는 부품의 소형화에 악영향을 주어 부품의 전체 두께가 커지게 되는 문제점이 있었다. 또한, 상기한 종래의 금속재료 덮개의 높이를 줄이는데 한계가 있기 때문에 이로 인한 세라믹칩 패키지의 소형화에도 한계가 있었다. 게다가, 종래의 경우 세라믹 소재 부품 공정에서 각각의 기판에 대하여 덮개를 접합시켜야 했기 때문에 제조공정에서 제품의 생산성을 저하시키는 문제가 있었다. 상기한 문제외에도 종래의 금속재료 덮개를 씌우는 것은 수분과 열에 대한 제품의 신뢰성 및 내구성을 저하시키는 문제도 있었다.
따라서, 당 기술분야에서는, 이러한 제품 전체의 두께에 대한 제약사항을 해소하고 보다 소형화가 가능하면서도 제조공정이 용이한 새로운 칩 패키지구조가 요구되어 왔다.
따라서, 본 발명은 상기한 문제를 해결하기 위해 안출된 것으로서, 그 목적은 세라믹 기판상에 실장된 다수의 칩을 보호하기 위해 미세한 세라믹 입자들이 포함된 에폭시수지를 도포함으로써 신뢰성과 내구성이 우수한 세라믹칩 패키지 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 전체 두께를 줄이고 생산공정이 단순화된 세라믹칩 패키지 제조방법을 제공하는데 있다.
도 1은 종래의 세라믹칩 패키지의 단면도이다.
도 2는 본 발명의 일실시형태에 따른 세라믹칩 패키지 제조과정을 보이는 사시도 및 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 세라믹칩 패키지 제조과정을 나타내는 사시도 및 단면도이다.
도 4는 본 발명의 또 다른 실시형태에 따른 세라믹 댐(Dam)을 이용한 세라믹 칩 패키지 제조과정을 나타내는 사시도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 세라믹기판 22a 내지 22e : 칩 패키지
23a 내지 23d : 칩 24,24a : 에폭시수지층
25 : 에폭시 미도포 영역 26 : 바(Bar) 형태의 댐(Dam)
27 : 관통된 영역
상기 목적을 달성하기 위한 본 발명은, 상면에 복수개의 패키지 단위로 복수개의 칩이 각각 실장된 세라믹기판을 마련하는 제1 단계; 상기 복수개의 칩을 포함하도록 상기 세라믹기판 상에 에폭시수지층을 형성하되, 상기 세라믹기판상에 상기 칩이 실장되지 않은 영역 중 일부영역을 제외한 나머지 영역에 형성하는 제2 단계; 상기 에폭시수지층을 경화하는 제3 단계; 및 상기 세라믹기판을 상기 패키지 단위로 다이싱하는 제4 단계를 포함한다.
여기서, 상기 에폭시수지층은 SiO2를 포함하고 실질적으로 동일한 두께로 형성되며 평탄한 상면을 형성한다. 또한, 상기 에폭시수지층은 상기 세라믹기판 상에 상기 복수개의 칩 높이와 실질적으로 동일한 두께로 제1 에폭시수지층이 1차로 형성되고 이어, 상기 복수개의 칩 및 상기 제1 에폭시수지층을 포함하도록 제2 에폭시수지층이 형성되도록 하는 것이 바람직하다. 이는 상기 제1 에폭시수지층을 댐(Dam)용으로 형성하는 것으로 상기 제1 에폭시수지층은 상기 제2 에폭시수지층보다 점도가 10배 정도 큰 에폭시수지를 이용하여 형성한다. 또한, 상기 세라믹기판상에 상기 칩이 실장되지 않은 상기 일부영역은 상기 세라믹기판의 중앙에 위치하도록 한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 상면에 복수개의 패키지 단위로 복수개의 칩이 각각 실장된 세라믹기판을 마련하는 제1 단계; 상기 세라믹기판상에 실장된 상기 복수개의 패키지 단위에 대응되는 영역이 관통된 댐(Dam)을 상기 세라믹기판에 접촉시키되, 상기 댐의 관통된 영역이 상기 해당 패키지 단위의 영역을 포함하도록 접촉시키는 제2 단계; 적어도 상기 복수개의 칩을 포함하도록 상기 댐의 관통된 영역에 에폭시수지층을 형성하는 제3 단계; 상기 에폭시수지층을 경화하는 제4 단계; 및 상기 세라믹기판을 상기 칩 패키지 단위로 다이싱하는 제5 단계를 포함한다.
상기 제5 단계는 상기 댐이 포함된 상기 패키지 단위로 상기 세라믹기판을 다이싱하거나 또는 상기 댐이 제외된 상기 패키지 단위로 상기 세라믹기판을 다이싱한다. 또한, 바람직하게는 상기 세라믹기판과 상기 댐은 상기 에폭시수지층에 의해 접합된다. 상기 댐의 두께를 조정하여 상기 칩 패키지의 두께를 조정한다.
또한, 상기 댐은 복수개의 펀칭된 세라믹 시트가 적층되어 형성되고 상기 관통된 영역의 내부 측면에 요철이 형성된다. 특히, 상기 댐은 세라믹, 유기물 성형체(플라스틱류), 또는 금속성분(알루미늄 계열, 스테인레스 스틸류 등)으로 이루어진다.
이하, 본 발명의 바람직한 실시형태를 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2(a), 도 2(b) 및 도 2(c)는 본 발명의 일실시형태에 따른 세라믹칩 패키지를 제조하는 과정을 나타내는 사시도 및 단면도이다.
도 2(a)를 참조하면, 바(Bar)형태의 세라믹기판(21)이 마련되고 상기 세라믹기판(21)상에 다수개의 칩(23a,23b,23c,23d)이 실장된다. 도면에는 4개의 칩이 도시되어 있으나 이는 일실시예에 따른 것으로 본 발명은 이에 한정되지 않는다. 상기 다수개의 칩(23a,23b,23c,23d)은 하나의 칩 패키지(22a)를 구성한다. 도면에는 4개의 칩 패키지(22a,22b,22c,22d)가 도시되어 있으나 이 역시 일실시예에 불과하며 본 발명은 이에 한정되지 않는다. 따라서, 도 2(a)에 도시된 바와 같이, 다수개의 칩 패키지(22) 단위로 다수개의 칩(23)이 실장된 바(Bar)형태의 세라믹기판(21)을 마련한다. 이어, 적어도 상기 다수의 칩(23)을 포함하도록 상기 세라믹기판(21)상에 에폭시수지층(24)을 형성한다. 상기 에폭시수지층(24)은 바람직하게는 미세한 SiO2를 포함한다. SiO2는 열팽창 계수가 낮기 때문에 에폭시수지를 기판상에 도포하였을 때 상기 기판의 변형을 최소화시킬 수 있다. 또한, 상기 미세한 SiO2입자는 상기 칩(23)과 칩(23)사이는 물론, 상기 칩(23)과 상기 세라믹기판(21)상의 공간을 충진시킨다. 상기 에폭시수지층(24)을 형성하는 경우 실질적으로 전체가 동일한 두께를 이루도록 하며 전체적으로 상면이 실질적으로 평탄하도록 형성한다. 이 때,상기 에폭시수지층(24)의 두께는 200~350㎛가 바람직하다.
계속하여 도면에는 미도시되었으나 상기 에폭시수지층(24)을 경화시킨 후 상기 칩 패키지(22) 단위로 상기 세라믹기판(21)을 다이싱하여 세라믹칩 패키지를 완성한다. 상기 에폭시수지층(24)의 경화는 바람직하게는 다수개의 열원을 가진 히터를 상기 기판(21)의 상하에 설치하여 상기 히터로부터 발생되는 열을 이용하여 경화시킨다.
여기서, 상기 에폭시수지층(24)을 형성하는 과정에 따라 본 발명은 두 가지 실시형태로 구분할 수 있다. 상기 두 가지 실시형태가 도 2(b) 및 도 2(c)에 각각 도시되어 있다. 도 2(b) 및 도 2(c)는 본 발명의 실시형태에 따른 도 2(a)의 단면도를 제조과정에 따라 도시한 것이다.
도 2(b)는 상기에서 설명한 바와 같이 바(Bar)형태의 세라믹기판(21)상에 실장된 칩 패키지(22c,22d) 단위를 포함하도록 에폭시수지층(24)을 한번에 형성하는 과정을 도시한 것이다. 이와 같이 상기 기판(21)상에 에폭시수지를 도포하여 형성된 상기 에폭시수지층(24)을 경화시킨 후 상기 칩 패키지(22c,22d) 단위로 다이싱하여 세라믹칩 패키지를 생성한다. 도 2(b)와 같이 상기 에폭시수지층(24)을 상기 세라믹기판(21)의 전체에 걸쳐 형성하게 되면 많은 에폭시수지가 요구된다.
도 2(c)는 바(Bar)형태의 세라믹기판(21)상에 실장된 칩 패키지(22c,22d) 단위를 포함하도록 에폭시수지층을 형성하되, 두번에 걸쳐 형성하는 과정을 도시한 것이다. 도 2(c)를 참조하면, 상술한 바와 같이, 바(Bar)형태의 세라믹기판(21)상에 실장된 칩 패키지(22c,22d)가 형성되어 있다. 이어, 상기 칩 패키지(22c,22d)의높이와 실질적으로 동일한 크기의 두께를 가지도록 에폭시수지를 도포하여 제1 에폭시수지층인 댐(Dam;24a)을 형성한다. 이어, 상기 댐용 에폭시수지층(24a)을 열로 가열하여 경화시킨 후 상기 복수개의 칩 패키지(22c,22d) 및 상기 제1 에폭시수지층(24a)을 포함하도록 상기 댐용 에폭시수지층(24a)보다 점도가 낮은 에폭시수지를 도포하여 제2 에폭시수지층(24)을 형성한다. 이때, 바람직하게는 상기 제1 에폭시수지층(24a)을 형성하는 에폭시수지는 상기 제2 에폭시수지층(24)을 형성하는 에폭시수지보다 점도가 10정도 높다. 여기서, 상기 기판(21)에 접합되는 댐(dam)용 제1 에폭시수지층(24a)은 그 두께를 조정하여 세라믹칩 패키지의 전체 두께를 조정할 수 있다. 계속하여 상기 제2 에폭시수지층(24)을 열로 경화시킨 후 상기 칩 패키지(22c,22d) 단위로 상기 세라믹기판(21)을 다이싱한다.
상기와 같은 제조방법에서 상기 완성된 세라믹기판(21)은 에폭시수지의 양과 경화온도에 따라 그 형태의 변형이 민감하기 때문에 상기 형성된 에폭시수지층(24)이 경화된 후 상기 세라믹소재의 기판(21)의 변형이 발생하게 된다. 따라서, 이러한 기판(21)의 변형을 최소화하기 위한 본 발명의 또 따른 실시형태가 도 3(a) 내지 도 3(d)에 도시되어 있다.
도 3(a) 내지 도 3(c)는 본 발명의 또 다른 실시형태에 따른 세라믹칩 패키지 제조과정을 보이는 사시도 및 단면도이다. 이하의 도면에서는 동일한 구성에는 동일한 도면부호가 기재된다. 먼저, 도 3(a)를 참조하여 이를 보다 상세하게 설명한다.
도 3(a)을 참조하면, 도 2(a)에서 설명한 다수개의 칩(23a,23b,23c,23d)이 다수개의 칩 패키지(22a,22b,22c,22d)단위로 실장된 바(Bar)형태의 세라믹기판(21)이 마련된다. 여기서, 상술한 바와 같이, 상기 다수개의 칩(23a,23b,23c,23d) 및 다수개의 칩 패키지(22a,22b,22c,22d)는 본 발명은 이에 한정되지 않는다. 이어, 에폭시수지층(24)을 상기 칩(23a,23b,23c,23d)을 포함하도록 상기 세라믹기판(21)상에 형성하되, 상기 세라믹기판(21)상에서 상기 칩(23a,23b,23c,23d)이 실장되지 않은 영역 중 일부분(25)을 제외한 나머지 부분에 에폭시수지를 도포함으로써 상기 에폭시수지층(24)을 형성한다. 즉, 에폭시수지층(24)이 형성되지 않은 일부분(25)을 뺀 나머지 부분에 상기 에폭시수지층(24)을 형성하는 것이다. 이와 같이 상기 일부분(25)에 상기 에폭시수지층을 형성하지 않는 이유는 도 2(a)와 같이 상기 기판(21) 전체를 패키지화하여 에폭시수지층(24)을 형성할 때, 도포된 에폭시수지가 경화된 후 상기 기판(21) 전체가 휘는 것을 최소화할 수 있기 때문이다. 즉, 상기 일부분(25)과 같은 공간을 형성함으로써 기판(21)전체를 에폭시수지층으로 형성할 때 발생되는 상기 기판(21)전체의 변형을 최소화할 수 있다. 상기 에폭시수지층이 형성되지 않은 일부분(25)은 바람직하게는 기판(21)의 중앙에 위치되도록 한다. 이는 상기 기판(21)이 전체적인 변형을 발생시키는 힘의 균형을 골고루 받게하기 위한 것이다. 그러나, 상기 일부분(25)의 위치는 이에 한정되지 않으며 그 개수 또한 도면에 한정되지 않는다.
여기서, 도 2에서 설명한 바와 마찬가지로, 상기 에폭시수지층(24)을 형성하는 과정에 따라 본 발명은 다시 두 가지 실시형태로 구분할 수 있다. 상기 두 가지실시형태가 도 3(b) 및 도 3(c)에 각각 도시되어 있다. 도 3(b) 및 도 3(c)는 본 발명의 또 다른 실시형태에 따른 도 3(a)의 단면도를 제조과정에 따라 도시한 것이다. 동일한 구성에는 동일한 도면부호를 기재한다.
도 3(b)는 상기에서 설명한 바와 같이 바(Bar)형태의 세라믹기판(21)상에 실장된 칩 패키지(22c,22d) 단위를 포함하도록 에폭시수지층(24)을 한번에 형성하되, 상술한 바와 같이 중앙에는 상기 에폭시수지층(24)을 형성하지 않는 부분(25)을 제외하고 형성하는 과정을 도시한 것이다. 이와 같이 상기 기판(21)상에 에폭시수지를 도포하여 형성된 상기 에폭시수지층(24)을 히터 등을 사용하여 열로 경화시킨 후 상기 칩 패키지(22c,22d) 단위로 다이싱하여 세라믹칩 패키지를 생성한다.
도 3(c)는 바(Bar)형태의 세라믹기판(21)상에 실장된 칩 패키지(22c,22d) 단위를 포함하도록 에폭시수지층을 형성하되, 두번에 걸쳐 형성하는 과정을 도시한 것이다. 도 3(c)를 참조하면, 상술한 바와 같이, 바(Bar)형태의 세라믹기판(21)상에 칩 패키지(22c,22d)의 높이와 실질적으로 동일한 크기의 두께를 가지도록 에폭시수지를 도포하여 제1 에폭시수지층인 에폭시댐(Dam;24a)을 형성하되, 중앙부분(25)에는 상기 제1 에폭시수지층이 형성되지 않도록 한다. 상기 도포되는 에폭시수지는 바람직하게는 SiO2를 포함한다. 이는 상술한 바와 같이 SiO2는 열팽창계수가 낮아 도포된 후 기판의 변형을 최소화하기 위한 것이며, 칩과 칩사이는 물론 칩과 기판사이의 공간을 충진시킬 수 있기 때문이다. 이어, 상기 댐용 제1 에폭시수지층(24a)을 열로 가열하여 경화시킨 후 상기 복수개의 칩 패키지(22c,22d) 및상기 제1 에폭시수지층(24a)을 포함하도록 상기 댐용 에폭시수지층(24a)보다 점도가 낮은 에폭지수지를 도포하여 제2 에폭시수지층(24)을 형성하되, 역시 중앙부분(25)에는 상기 제2 에폭시수지층(24)이 형성되지 않도록 한다. 여기서, 상기 기판(21)에 접합되는 댐(dam)용 제1 에폭시수지층(24a)은 그 두께를 조정하여 세라믹칩 패키지의 전체 두께를 조정할 수 있다. 계속하여 상기 제2 에폭시수지층(24)을 열로 경화시킨 후 상기 칩 패키지(22c,22d) 단위로 상기 세라믹기판(21)을 다이싱한다.
그러나, 상기와 같이 에폭시를 이용하여 댐(dam)을 형성하는 경우 상기 댐용 에폭시가 그 두께를 정밀하게 조절하기 매우 어렵고 상기 세라믹 기판(21)이 에폭시의 양과 경화온도에 따라 그 형태가 민감하므로 세라믹 기판에 사용되는 에폭시의 양을 최대한 줄이는 것이 바람직하다. 이와 같은 공정을 도 4에 도시한다.
도 4는 본 발명의 또 다른 실시형태에 따른 세라믹칩 패키지의 제조과정을 나타내는 사시도로서, 세라믹 댐(dam)을 이용하여 세라믹칩 패키지를 제조하는 과정을 나타낸다. 도 2 내지 도 3은 에폭시수지를 이용하여 댐(dam)을 형성한 반면, 도 4의 경우는 바(Bar)형태의 세라믹을 이요하여 댐을 형성한 것이다. 도 4를 참조하여 이를 상세하게 설명한다.
도 4(a)를 참조하면, 도 2(a)에서 도시한 바와 같은 복수의 칩이 복수개의 칩 패키지(22a 내지 22d) 단위로 실장된 바(Bar) 형태의 세라믹기판(21)이 마련되고 상기 세라믹기판(21)상에 실장된 상기 복수개의 칩 패키지(22a 내지 22e) 단위에 대응되는 영역(27)이 펀칭(punching)되어 관통된 바 형태의 댐(26)을 접합시키는 과정이 도시된다. 도면에는 25개의 칩 패키지에 대한 예를 보이는 것으로서 이는 본 발명을 한정하는 것이 아니다. 도 4(a)를 참조하면, 상기 Bar 형태의 댐(26)은 상기 기판(21)에 실장된 다수개의 칩 패키지(일예로서, 도면에서는 25개)와 그 위치가 동일한 영역을 펀칭한 구조(27)를 갖는데, 이는 상기 댐(26)을 상기 기판(21)에 접합시키면 상기 기판(21)상에 실장된 복수개의 칩 패키지 영역이 상기 펀칭한 영역(27)과 일치하도록 마련된다. 여기서, 상기 기판(21)과 상기 댐(26)은 바람직하게는 상기한 에폭시수지로 접합시킨다. 이는 에폭시수지를 기판(21)상에 도포한 후 상기 댐(26)을 접촉시킨 후 상기 에폭시수지를 열로 경화시키면 둘은 접합된다. 상기 에폭시수지는 미세한 SiO2를 포함하여 상기 기판(21)과 상기 댐(26)사이의 공간을 충진시킴은 물론 상기 댐(26)과 상기 칩 패키지(22a 내지 22d)사이의 공간등 여러 곳의 공간들을 충진시킨다. 상기 댐(26)은 당 기술분야에서 다양한 방법으로 제작될 수 있다. 상기 세라믹댐(26)은 복수개의 펀칭된 세라믹 시트를 적층시켜 접합한 세라믹 댐으로도 제작될 수 있다. 이때, 상기 세라믹 시트는 특정한 접착물질을 사용하여 접합시킬 수도 있으며 바람직하게는 상기 에폭시수지를 이용하여 경화시켜 접합시킨다. 또한, 상기 댐은 세라믹, 유기물 성형체(예를 들어, 플라스틱류), 또는 금속재료(예를 들어, 알루미늄계열, 스테인레스 스틸류 등)로 이루어진다.
계속하여 상기 바(Bar)형태의 기판(21)과 상기 동일 형태의 댐(26)을 상기에폭시수지로 접합시킨 후 도 4(b)에 도시된 바와 같이 상기 댐(26)의 관통한 영역(27)을 관통하여 빠져나온 칩 패키지를 포함하도록 에폭시수지층(25)을 형성한다. 이어, 칩 패키지 단위로 상기 세라믹기판(21)을 다이싱한다. 이때, 댐을 남기고 다이싱한 것을 도 4(d)에 도시하고 댐을 없애고 다이싱한 것을 도 4(e)에 도시한다. 상기 도 4(d) 및 도 4(e)과 같이 그 쓰임에 따라 기판(21)을 다이싱할 수 있다.
상기 댐(26)의 두께를 조정하여 부품 전체의 두께를 조정할 수 있다. 상기 댐(26)은 상기 칩의 높이를 고려하여 적절한 두께를 유지하도록 한다. 또한, 상기와 같이 댐(26)을 형성함으로써 에폭시수지층의 두께를 적절히 조절하 수 있고 도 2 및 도 3과 같은 구조보다 적은 양의 에폭시가 요구되며 에폭시수지층의 열반응에 따른 기판(21)의 변형을 최소화할 수 있다.
여기서 주의해야 할 점은 상기 댐(26)의 펀칭된 영역(27)의 내부측면에 요철이 형성된다는 것이다. 도 4(c)에는 상기 댐(26)의 펀칭된 영역(27)의 평면도를 도시한다. 도 4(c)를 참조하면, 펀칭된 영역(27)의 내부에 두 측면에 요철이 형성되어 있으나 이는 일예를 도시한 것으로 모든 측면에 요철을 형성하는 것도 가능하다. 이와 같이 상기 댐(26)의 펀칭된 영역(27)에 요철을 형성하는 것은 상기 에폭시수지층(25)이 형성되어 경화된 후 상기 에폭시수지층(25)에 발생하는 장력을 완화시켜 주기 위한 것이다. 이로써, 세라믹칩 패키지의 변형을 최소화하게 된다.
또한, 바(Bar)형태의 기판을 복수개로 마련하여 에폭시수지를 도포함으로써 공정시간이 간편해지고 짧아진다.
이와 같이, 본 발명의 특징은, 복수개의 패키지 단위로 기판상에 실장된 복수개의 칩 또는 부품에 대하여 패키지 형태로 소형화된 구조를 갖는 칩 패키지를 제공할 수 있다는데 있으며, 본 발명이 응용되는 분야별로 다양한 형태로 개조 및 변형될 수 있다. 즉, 본 명세서에서는 하나의 기판에 실장된 복수개의 칩을 예로써 설명하였으나, 상기와 같은 기판을 복수개로 세트로 마련하여 각 기판별로 칩 패키지를 제조할 수 있다는 것은 본 발명이 속하는 기술분야의 당업자라면 용이하게 적용할 수 있을 것이다.
따라서, 본 발명의 권리범위는 첨부된 청구범위에 의해 결정되어야만 할 것이다.
상술한 바와 같이 본 발명에 따른 세라믹칩 패키지 제조방법에 의하면, 세라믹기판상에 에폭시수지층을 형성함으로써 세라믹칩 모듈의 전체 두께를 감소시킬 수 있어 초소형화된 세라믹칩 패키지를 제작할 수 있다.
또한, 세라믹기판상에 일부영역을 제외하고 에폭시수지층을 형성함으로써 세라믹기판의 변형을 최소화하며, 에폭시수지층의 형성으로 부품 모듈의 온도 및 습도에 대한 신뢰성 및 내구성이 뛰어난 세라믹칩 패키지를 제작할 수 있다.
나아가, 세라믹기판을 복수개로 마련하여 에폭시수지층을 형성함으로써 생산공정시간이 단축되어 생산성이 향상되고 금속재료를 사용하지 않음으로서 생산 원가가 절감된다.

Claims (21)

  1. 상면에 복수개의 패키지 단위로 복수개의 칩이 각각 실장된 세라믹기판을 마련하는 제1 단계;
    상기 복수개의 칩을 포함하도록 상기 세라믹기판 상에 에폭시수지층을 형성하되, 상기 세라믹기판상에 상기 칩이 실장되지 않은 영역 중 일부영역을 제외한 나머지 영역에 형성하는 제2 단계;
    상기 에폭시수지층을 경화하는 제3 단계; 및
    상기 세라믹기판을 상기 패키지 단위로 다이싱하는 제4 단계를 포함하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  2. 제 1항에 있어서, 상기 에폭시수지층은,
    SiO2를 포함하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  3. 제 1항에 있어서, 상기 에폭시수지층은,
    실질적으로 동일한 두께로 형성되며 평탄한 상면을 형성하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  4. 제 1항에 있어서, 상기 제2 단계는,
    상기 세라믹기판 상에 상기 복수개의 칩 높이와 실질적으로 동일한 두께로 제1 에폭시수지층을 형성하는 단계; 및
    상기 복수개의 칩 및 상기 제1 에폭시수지층을 포함하도록 제2 에폭시수지층을 형성하는 단계를 포함하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  5. 제 4항에 있어서, 상기 제2 에폭시수지층은,
    상기 제1 에폭시수지층보다 점도가 낮은 에폭시수지를 이용하여 형성하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  6. 제 4항에 있어서, 상기 제1 에폭시수지층은,
    댐(Dam)용 에폭시수지층인 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  7. 제 1항에 있어서, 상기 에폭시수지층은,
    두께가 200~350㎛인 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  8. 제 1항에 있어서,
    상기 에폭시수지층이 형성되지 않은 상기 일부영역은 상기 세라믹기판의 중앙에 위치한 영역인 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  9. 상면에 복수개의 패키지 단위로 복수개의 칩이 각각 실장된 세라믹기판을 마련하는 제1 단계;
    상기 세라믹기판상에 실장된 상기 복수개의 패키지 단위에 대응되는 영역이 관통된 댐(Dam)을 상기 세라믹기판에 접촉시키되, 상기 댐의 관통된 영역이 상기 해당 패키지 단위의 영역을 포함하도록 접촉시키는 제2 단계;
    적어도 상기 복수개의 칩을 포함하도록 상기 댐의 관통된 영역에 에폭시수지층을 형성하는 제3 단계;
    상기 에폭시수지층을 경화하는 제4 단계; 및
    상기 세라믹기판을 상기 칩 패키지 단위로 다이싱하는 제5 단계를 포함하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  10. 제 9항에 있어서, 상기 에폭시수지층은,
    SiO2를 포함하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  11. 제 9항에 있어서, 상기 에폭시수지층은,
    실질적으로 동일한 두께로 형성되며 평탄한 상면을 형성하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  12. 제 9항에 있어서, 상기 제5 단계는,
    상기 댐이 포함된 상기 패키지 단위로 상기 세라믹기판을 다이싱하는 것을특징으로 하는 세라믹칩 패키지 제조방법.
  13. 제 9항에 있어서, 상기 제5 단계는,
    상기 댐이 제외된 상기 패키지 단위로 상기 세라믹기판을 다이싱하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  14. 제 9항에 있어서,
    상기 세라믹기판과 상기 댐은 상기 에폭시수지층에 의해 접합되는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  15. 제 9항에 있어서,
    상기 댐의 두께를 조정하여 상기 칩 패키지의 두께를 조정하는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  16. 제 9항에 있어서, 상기 댐은,
    상기 관통된 영역의 내부 측면에 요철이 형성된 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  17. 제 9항에 있어서, 상기 댐은,
    복수개의 펀칭된 세라믹 시트가 적층되어 접합된 것임을 특징으로 하는 세라믹칩 패키지 제조방법.
  18. 제 17항에 있어서,
    상기 세라믹 시트는 상기 에폭시수지를 이용하여 접합되는 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  19. 제 9항 내지 제 19항 중 어느 한 한에 있어서, 상기 댐은,
    세라믹으로 이루어진 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  20. 제 9항 내지 제 19항 중 어느 한 한에 있어서, 상기 댐은,
    유기물 성형체로 이루어진 것을 특징으로 하는 세라믹칩 패키지 제조방법.
  21. 제 9항 내지 제 19항 중 어느 한 한에 있어서, 상기 댐은,
    금속성분으로 이루어진 것을 특징으로 하는 세라믹칩 패키지 제조방법.
KR1020020019385A 2002-04-10 2002-04-10 세라믹칩 패키지 제조방법 KR20030080642A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020019385A KR20030080642A (ko) 2002-04-10 2002-04-10 세라믹칩 패키지 제조방법
US10/394,228 US6818473B2 (en) 2002-04-10 2003-03-24 Method for fabricating ceramic chip packages
TW092107192A TW200306651A (en) 2002-04-10 2003-03-28 Method for fabricating ceramic chip packages
JP2003091598A JP2003309135A (ja) 2002-04-10 2003-03-28 セラミックチップパッケージの製造方法
CNB03110262XA CN1211845C (zh) 2002-04-10 2003-04-08 制造陶瓷芯片封装的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020019385A KR20030080642A (ko) 2002-04-10 2002-04-10 세라믹칩 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20030080642A true KR20030080642A (ko) 2003-10-17

Family

ID=28786910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020019385A KR20030080642A (ko) 2002-04-10 2002-04-10 세라믹칩 패키지 제조방법

Country Status (5)

Country Link
US (1) US6818473B2 (ko)
JP (1) JP2003309135A (ko)
KR (1) KR20030080642A (ko)
CN (1) CN1211845C (ko)
TW (1) TW200306651A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046998A (ko) * 2018-10-26 2020-05-07 주식회사 아모텍 다이오드 복합소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903456B2 (en) * 2003-10-08 2005-06-07 Tong Hsing Electric Industries, Ltd. Package carrier having multiple individual ceramic substrates
JP2007207921A (ja) * 2006-01-31 2007-08-16 Stanley Electric Co Ltd 表面実装型光半導体デバイスの製造方法
JP5352220B2 (ja) * 2008-12-17 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US8980696B2 (en) * 2011-11-09 2015-03-17 Freescale Semiconductor, Inc. Method of packaging semiconductor die
TWI735525B (zh) * 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
CN109148680B (zh) * 2018-09-26 2024-05-21 深圳市麦捷微电子科技股份有限公司 环氧树脂封装陶瓷基板翘曲度辅修工艺方法及辅修夹具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174295A (ja) * 1997-08-29 1999-03-16 Citizen Electron Co Ltd 電子回路のパッケージ方法
JP2000091363A (ja) * 1998-09-16 2000-03-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001127209A (ja) * 1999-10-28 2001-05-11 Miyota Kk Ｉｃチップのパッケージ構造及びパッケージ方法
JP2002016093A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JP3314304B2 (ja) * 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174295A (ja) * 1997-08-29 1999-03-16 Citizen Electron Co Ltd 電子回路のパッケージ方法
JP2000091363A (ja) * 1998-09-16 2000-03-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001127209A (ja) * 1999-10-28 2001-05-11 Miyota Kk Ｉｃチップのパッケージ構造及びパッケージ方法
JP2002016093A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046998A (ko) * 2018-10-26 2020-05-07 주식회사 아모텍 다이오드 복합소자

Also Published As

Publication number Publication date
US6818473B2 (en) 2004-11-16
TW200306651A (en) 2003-11-16
CN1450614A (zh) 2003-10-22
JP2003309135A (ja) 2003-10-31
CN1211845C (zh) 2005-07-20
US20030194835A1 (en) 2003-10-16

Similar Documents

Publication Publication Date Title
US6701614B2 (en) Method for making a build-up package of a semiconductor
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US4974057A (en) Semiconductor device package with circuit board and resin
KR100393102B1 (ko) 스택형 반도체패키지
US6870269B2 (en) Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US20030227095A1 (en) Semiconductor device and manufacturing method thereof
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US20020109216A1 (en) Integrated electronic device and integration method
EP1018165A1 (en) Integrated circuit package employing a transparent encapsulant and a method of making the package
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
KR20200073950A (ko) 반도체 패키지 구조 및 그 제조 방법
KR100444228B1 (ko) 칩 패키지 및 그 제조방법
KR20030080642A (ko) 세라믹칩 패키지 제조방법
JP2002093992A (ja) 半導体装置及びその製造方法
US5923957A (en) Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive
US20110316151A1 (en) Semiconductor package and method for manufacturing semiconductor package
EP2866258A2 (en) Semiconductor device and manufacturing method thereof
US7417308B2 (en) Stack type package module and method for manufacturing the same
JP4007818B2 (ja) 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
US20070210434A1 (en) Structure of stacked integrated circuits and method for manufacturing the same
KR100546285B1 (ko) 칩 스케일 패키지 및 그 제조방법
JPH0543294B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020410

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040225

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20040727

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040225

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I