JP2006179718A - 青色光学素子パッケージ及び光学素子パッケージの製造方法 - Google Patents
青色光学素子パッケージ及び光学素子パッケージの製造方法 Download PDFInfo
- Publication number
- JP2006179718A JP2006179718A JP2004371989A JP2004371989A JP2006179718A JP 2006179718 A JP2006179718 A JP 2006179718A JP 2004371989 A JP2004371989 A JP 2004371989A JP 2004371989 A JP2004371989 A JP 2004371989A JP 2006179718 A JP2006179718 A JP 2006179718A
- Authority
- JP
- Japan
- Prior art keywords
- light
- resin layer
- optical element
- optical
- blue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 229920005989 resin Polymers 0.000 claims abstract description 240
- 239000011347 resin Substances 0.000 claims abstract description 240
- 238000000465 moulding Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 16
- 230000003287 optical effect Effects 0.000 claims description 236
- 239000010410 layer Substances 0.000 claims description 210
- 238000000034 method Methods 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 51
- 238000007789 sealing Methods 0.000 claims description 25
- 239000002346 layers by function Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 13
- 238000001723 curing Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- 241001025261 Neoraja caerulea Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Led Device Packages (AREA)
Abstract
【課題】 小型で高精度かつコスト低減を図った青色光学素子パッケージを得る。
【解決手段】 硬化状態でも柔軟性を保持する特性の青色光透過性樹脂材により青色光透過性樹脂層4を形成し、入出力面4aを除いて全体を遮光性樹脂層5により封止する。青色光透過性樹脂層4の入出力面4aを成形金型24の内面に突き当てた状態で遮光樹脂材をキャビティ25内に充填して光遮光性樹脂層5を形成する。
【選択図】 図9
【解決手段】 硬化状態でも柔軟性を保持する特性の青色光透過性樹脂材により青色光透過性樹脂層4を形成し、入出力面4aを除いて全体を遮光性樹脂層5により封止する。青色光透過性樹脂層4の入出力面4aを成形金型24の内面に突き当てた状態で遮光樹脂材をキャビティ25内に充填して光遮光性樹脂層5を形成する。
【選択図】 図9
Description
本発明は、青色光学素子パッケージ、すなわち青色光信号を受光して電気信号に変換する青色受光素子パッケージ或いは電気信号を青色光信号に変換して出射する青色発光素子パッケージ及び、光学素子パッケージ、すなわち光信号を受光して電気信号に変換する受光素子パッケージ或いは電気信号を光信号に変換して出射する発光素子パッケージの製造方法に関する。
各種の電子機器等においては、光学信号と電気信号とを変換する光学素子パッケージが搭載されている。従来の光学素子パッケージ100は、図12に示すように、光学素子チップ101をチップ基板(配線基板)102の主面102a上に搭載して構成され、このチップ基板102を介して実装ボード上にフリップチップ実装法等によって実装される。光学素子チップ101は、半導体基板103の主面103a上に、薄膜技術によって光信号を電気信号に変換したり電気信号を光信号に変換して出射する機能を有する所定の層構造を有する素子機能層104や、この素子機能層104と図示しない適宜の回路パターンを介して接続された入出力電極105とが形成されて構成される。
光学素子パッケージ100は、光学素子チップ101がチップ基板102に対して、その主面102a上に半導体基板103を接合した状態でワイヤボンデイング工程により入出力電極105とチップ基板102に形成した接続用ランド106とをワイヤ107で接続して搭載される。光学素子パッケージ100は、素子機能層104の表面が光信号を受光する光学入力部或いは光信号を出射する光学出力部となる機能面104aを構成することから、この機能面104aを例えばガラス板108等によって被覆して保護する。光学素子パッケージ100は、外周部への露光を抑制して光効率を高めるとともにガラス板108を保持する遮光樹脂層109が、光学素子チップ101を囲むようにしてチップ基板102の主面102a上に設けられる。
従来の光学素子パッケージ100においては、遮光樹脂層109が、チップ基板102の主面102a上において接続用ランド106の外周部に位置して形成されることから、光学素子チップ101の外形に対して大きな外形となり小型化の実現が困難であった。また、従来の光学素子パッケージ100においては、ガラス板108を有するとともに微小なガラス板108を遮光樹脂層109の開口縁に接合する工程が必要となることでコスト低減の実現が困難であった。
例えば、特許文献1には、絶縁基板にセンサ層とセンサ電極端子とを形成したセンサを支持材上に固着し、センサ電極端子と支持材上の電極とをワイヤボンディングした後にエポキシ樹脂を滴下してワイヤを固定したセンサが開示されている。センサは、センサ層の表面を絶縁層で被覆した後にホトエッチングによって必要箇所を残し、さらにトランスファーモールド工程によって絶縁層を開口させて樹脂封止する。
電子機器等においては、小型軽量化や多機能化或いは高機能化が図られるとともに低コストが求められており、実装ボード上に実装する光学素子パッケージもその実現が求められている。上述した特許文献1の技術は、モールド樹脂層がワイヤ及びその接合箇所を保持することから小型化に有効である。しかしながら、かかる先願技術においては、センサの微小化に伴って、センサ層上への絶縁層の形成工程或いはセンサ層の必要箇所のみを開口させるモールド樹脂層の形成工程がより高精度化を要求され、面倒でかつ歩留りも悪くなってコスト低減が図られないといった問題がある。
ところで、光学素子パッケージにおいては、ガラス板に代えて光学入力部や光学出力部上に特定波長の光を透過させる光透過型樹脂を直接滴下した後に硬化させる、いわゆるポッティング技術によって光透過型樹脂層を形成し、半導体パッケージ等と同様に全体を遮光樹脂で封装したものも提供されている。一般的な赤色・赤外光系光学素子パッケージにおいては、例えば日東電工製の赤色・赤外光透過用樹脂NT−8000シリーズが用いられている。かかる光学素子パッケージは、赤色・赤外光に対する光損失も小さいことで良好な特性を有し、簡易な工程により量産化されて比較的低コストで提供されている。
しかしながら、かかる光学素子パッケージにおいては、当該光透過型樹脂の光学素子チップへの密着特性がさほど良くないことから、剥離やコンタミネーション等が生じて歩留りが低いといった問題があった。また、かかる光学素子パッケージにおいては、当該光透過型樹脂の耐熱性が低いことから、実装ボードへの実装工程等に際してより低温条件での半田付けが必要であった。
一方、光学素子パッケージにおいては、波長が400n程度の青色発光ダイオードの実用化に伴い、例えばブルー−レイ・ディスク(Blu-rayDisc)用の光学系に採用されて小型化、高性能化を実現している。かかる青色系光学素子パッケージにおいてにおいても、上述した赤色・赤外光系光学素子パッケージと同様に青色光学素子チップ上にポッティング技術によって光透過型樹脂層を形成することが好ましい。しかしながら、現状において提供されている青色光透過型樹脂は、硬化状態であっても柔軟性が保持される特性を有しており、パッケージ樹脂として用いることは適当で無いために実用化が図られていない。なお、青色光透過型樹脂としては、例えば東レ・ダウコーニング・シリコーン製の青色光透過型樹脂EG6301が提供されている。
したがって、本発明は、小型で高精度かつ低廉な青色光学素子パッケージを提供することを目的とする。また、本発明は、コスト低減と生産性の向上を図った小型で高精度の光学素子パッケージの製造方法を提供することを目的とする。
上述した目的を達成する本発明にかかる青色光学素子パッケージは、青色光学素子チップと青色光透過性樹脂層と遮光性樹脂層とから構成される。光学素子パッケージは、青色光学素子チップが、半導体基板の主面上に、光学入力部又は光学出力部と入出力電極とを有し光学入力部で受光した青色光を電気信号に変換し又は光学出力部から電気信号に基づく青色光を出射させる所定の素子機能層を形成して構成される。光学素子パッケージは、青色光透過性樹脂層が、硬化状態でも柔軟性が保持される青色光透過性樹脂によって、光学入力部又は光学出力部を被覆して青色光学素子チップの素子機能層上に形成される。光学素子パッケージは、遮光性樹脂層が、青色光透過性樹脂層を外方に臨ませるとともに入出力電極と接続されたワイヤを保持して光学素子チップを封装する。光学素子パッケージは、光遮光性樹脂層が、青色光透過性樹脂層を内面に押圧させて光学素子チップがキャビティ内に装填される成形金型のキャビティ内に射出される光遮光性樹脂によって成形される。
以上のように構成された青色光学素子パッケージにおいては、硬化状態でも柔軟性が保持される特性からパッケージ用樹脂としては好適ではない青色光透過性樹脂を用いるが、その特性を巧に利用して光学入力部又は光学出力部に対して簡易な工程により高精度の青色光透過性樹脂層を形成する。青色光学素子パッケージにおいては、光学入力部又は光学出力部を青色光透過性樹脂層によって被覆することから、青色光の透過率の向上が図られるとともに、ゴミや埃等の付着が防止される。青色光学素子パッケージにおいては、青色光透過性樹脂層を除く全体を光学素子チップよりもやや大きな外形の遮光樹脂層によって封止して光学素子チップやワイヤを機械的かつ電気的に保護することで、信頼性が向上されるとともに光学素子チップとほぼ同等の小型化が図られる。青色光学素子パッケージにおいては、青色光透過性樹脂層が光学入力部又は光学出力部に対して密着性を保持されることで、後工程において低温プロセスを条件付けすることが無く実装ボード等への実装を可能とする。
また、上述した目的を達成する本発明にかかる光学素子パッケージの製造方法は、光学素子チップ形成工程と、光透過性樹脂層形成工程と、遮光性樹脂層成形工程とを有し、光透過性樹脂層を外方に臨ませるとともに入出力電極と接続されたワイヤを保持する遮光性樹脂層によって光学素子チップを封止した光学素子パッケージを製造する。光学素子パッケージの製造方法は、光学素子チップ形成工程において、半導体基板の主面上に、光信号を受光する光学入力部又は光信号を出射する光学出力部と入出力電極とを上面に形成し、光学入力部で受光した光信号を電気信号に変換し又は電気信号に基づく光信号を光学出力部から出射させる所定の素子機能層を形成してなる光学素子チップを形成する。光学素子パッケージの製造方法は、光透過性樹脂層形成工程において、光学素子チップの素子機能層上に形成した樹脂層に対して光学入力部又は光学出力部を開口させるパターニング処理を施すとともに開口部に液状の光透過性樹脂を充填して硬化させることにより、光学入力部又は光学出力部を被覆する光透過性樹脂層を形成する。光学素子パッケージの製造方法は、遮光性樹脂層成形工程において、光学素子チップを封装する遮光性樹脂層を成形する成形金型が用いられ、この成形金型のキャビティ内に光透過性樹脂層を内面に押圧させて光学素子チップを装填した状態で遮光性樹脂をキャビティ内に射出して遮光性樹脂層を成形する。
上述した工程を有する本発明にかかる光学素子パッケージの製造方法においては、光透過性樹脂層をキャビティ内面に押圧した状態で遮光性樹脂層を形成する簡易な工程によって、光学入力部又は光学出力部に対する密着性が保持されて後工程において低温プロセスを条件付けすることが無い高精度の光透過性樹脂層を有する光学素子パッケージを効率よく製造する。光学素子パッケージの製造方法においては、光透過性樹脂層を除く全体を光学素子チップよりもやや大きな外形の遮光性樹脂層によって封止して光学素子チップやワイヤを機械的かつ電気的に保護することで、信頼性が向上されるとともに光学素子チップとほぼ同等の外形を有する小型化が図られた光学素子パッケージを効率よく製造する。
本発明にかかる青色光学素子パッケージによれば、パッケージ樹脂材として好適では無い青色光透過性樹脂を用いて光学入力部又は光学出力部に対して密着性を保持されて被覆する高精度の青色光透過性樹脂層を形成するとともに、この青色光透過性樹脂層を除いて全体を光学素子チップよりもやや大きな外形で封止する遮光樹脂層とを有することから、優れた青色光の透過特性を有するとともに信頼性の向上が図られ、光学素子チップとほぼ同等の外形を有する小型化と、生産性の向上によるコスト低減とが図られる。
また、本発明にかかる光学素子パッケージの製造方法によれば、光透過性樹脂層をキャビティ内面に押圧した状態で遮光性樹脂層を形成することで、光学入力部又は光学出力部に対する密着性が保持されて信頼性の向上を図った高精度の光透過性樹脂層を有する光学素子パッケージを効率よく製造することが可能となる。光学素子パッケージの製造方法においては、光透過性樹脂層を除く全体を光学素子チップよりもやや大きな外形の遮光性樹脂層によって封止して光学素子チップやワイヤを機械的かつ電気的に保護することで、信頼性が向上されるとともに光学素子チップとほぼ同等の外形を有する小型化を図った光学素子パッケージを効率よく製造することが可能となる。
以下、本発明の実施の形態として示す光学素子パッケージ1及びその製造方法について図面を参照して詳細に説明する。光学素子パッケージ1は、例えばBlu−ray・discレコーダの光学ヘッドに搭載されて青色発光ダイオードから出射されてBlu−ray・discの記録面で反射された戻り光を受光する青色受光素子パッケージである。なお、光学素子パッケージ1は、光信号導波路に設けられて光ファイバー等を伝送される光信号を受信する光学素子パッケージや、光信号を出射する発光素子パッケージであってもよい。
光学素子パッケージ1は、図1に示すように、従来一般に提供されている青色光学素子チップ(以下、チップと略称する。)2と、このチップ2を搭載したチップ基板3と、青色光透過樹脂層(以下、光透過樹脂層と略称する。)4と、遮光樹脂層5等とから構成される。チップ2は、適宜の光信号伝送路を伝送される青色光信号を受光して電気信号に変換して、チップ基板3側へと出力する機能を有している。チップ2は、詳細を省略するが半導体基板6の主面6a上に半導体技術によって上述した光信号−電気信号変換機能を奏する多層構成の素子機能層7が形成されるとともに、この素子機能層7の外周領域に位置して図示しない配線パターンを介して多数個の外部入出力電極8が形成されている。
光学素子パッケージ1は、チップ基板3が、有機配線基板やセラミック配線基板等により上述したチップ2の半導体基板6よりも大きな外形に形成される。チップ基板3には、第1主面3aにチップ2を搭載し、このチップ2の搭載領域を囲んで図示しない適宜の配線パターンが形成されるとともに多数個の接続用ランド9が形成されている。チップ基板3には、第2主面3b側に図示しない適宜の配線パターンが形成されるとともに多数個の実装用電極10が形成されている。チップ基板3は、第1主面3a側の配線パターン或いは接続用ランド9と第2主面3b側の配線パターン或いは実装用電極10が図示しないビアによって適宜層間接続されている。なお、チップ基板3は、多層配線基板であってもよいことは勿論である。
光学素子パッケージ1は、チップ基板3に対してチップ2が、第1主面3aの接続用ランド9に囲まれた領域内に位置して、半導体基板6の第2主面6bを接合面としてダイボンドされ、加熱硬化処理を施して接合される。チップ基板3には、接合したチップ2とにワイヤボンディング工程が施されて、接続用ランド9に対して相対する外部入出力電極8をワイヤ11によって接続することによって、チップ2を第1主面3a上に実装する。チップ基板3は、光学素子パッケージ1を図示しない実装ボード等に実装する場合に、第2主面3b側の実装用電極10によってフリップチップ実装される。
光学素子パッケージ1は、光透過層4が、青色光の透過特性を有するとともに硬化状態であっても柔軟性が保持される特性を有する上述した東レ・ダウコーニング・シリコーン製の青色光透過型樹脂EG6301が用いられ、詳細を後述する光透過層形成工程によって半導体基板6の主面6a上に所定の厚みを有して形成される。光透過層4は、機能素子層7を被覆するとともに上述した各外部入出力電極8を外方に露出させるように半導体基板6の主面6a上にパターニングされて形成される。なお、光透過層4については、青色光の透過特性を有する適宜のシリコン系透明樹脂或いはエポキシ系透明樹脂が用いられるが、これらはいずれも上述した特性を有している。
光学素子パッケージ1は、遮光樹脂層5が、一般的な半導体パッケージの封止樹脂として用いられる光を遮光するとともに素子を封止するために用いられる黒色エポキシ樹脂等によって後述するインジェクションモールド工程によって成形される。遮光樹脂層5は、図1に示すようにチップ基板3の主面3a上に、光透過層4の受光面4aを外方に臨ませてその外周部に一体化されるようにして成形される。遮光樹脂層5は、素子機能層7に対して周囲からの乱光の受光を防止させるとともに各外部入出力電極8と相対する接続用ランド9とを接続するワイヤ11を固定して保持することによって、チップ2をチップ基板3上に封止する。
以上のように構成された光学素子パッケージ1においては、Blu−ray・discの記録面で反射された青色光からなる戻り光を光透過層4の受光面4aから受光してチップ2の素子機能層7に導光する。光学素子パッケージ1においては、チップ2が、素子機能層7において受光した戻り光に対して所定の光−電気変換処理を施して電気信号を生成する。光学素子パッケージ1においては、電気信号が光透過層4から外部入出力電極8とワイヤ11とを介してチップ基板3の接続用電極9へと伝送されて、ビアを経由して実装用電極10から実装基板側へと伝送する。
光学素子パッケージ1においては、素子機能層7を従来パッケージ用樹脂として用いられていない青色光透過型樹脂で成形した光透過樹脂層4によって被覆することから、小型化が図られるとともに材料費や製造工程の簡易化と生産性の向上とによるコスト低減が図られる。光学素子パッケージ1においては、素子機能層7を光透過樹脂層4によって被覆した状態で遮光樹脂層5によってチップ2を封止することで、信頼性の向上と青色光の受光特性の向上が図られるようになる。
光学素子パッケージ1においては、受光面4aを構成する光透過樹脂層4を除く全体を遮光樹脂層5によって封止することで、素子機能層7や内部回路部等に対する塵埃や湿気等の侵入を確実に防止して信頼性の向上が図られる。光学素子パッケージ1においては、遮光樹脂層5がチップ基板3の反りを規制するとともにワイヤ11を保持することにより信頼性の向上が図られる。光学素子パッケージ1においては、遮光樹脂層5によって光透過樹脂層4における乱光の影響を抑制して受光効率の向上が図られるようになる。
なお、本発明は、上述した実施の形態として示した青色受光素子パッケージに限定されないことは勿論であり、例えばを示したが、光透過樹脂層4を例えば日東電工製の赤色・赤外光透過用樹脂NT−8000シリーズで成形した赤色受光素子パッケージにも適用される。かかる赤色受光素子パッケージにおいても、光透過樹脂層4と素子機能層7との密着性の向上が図られることから、信頼性の向上や実装基板等への実装工程等における低温プロセス化を可能とする。
上述した光学素子パッケージ1の製造工程は、大判のウエーハ15上で多数子のチップ2を一括して制作するチップ形成工程と、各チップ2に対してそれぞれに光透過樹脂層4を形成する光透過樹脂層形成工程と、各チップ2を個々に切り分けるウエーハ切断工程とを有する。光学素子パッケージ1の製造工程は、各チップ2を大判の配線基板材16上にダイボンドするチップ実装工程と、ワイヤボンディング工程と、チップ封止工程と、光学素子パッケージ1を1個ずつに切り分ける切り分け工程を有する。チップ形成工程は、ウエーハ15の主面15a上に、所定の間隔を以って薄膜技術により光信号−電気信号変換機能を奏する多層構成の素子機能層7を形成するとともに各素子機能層7に対応してそれぞれ外部入出力電極8を形成する。
光透過樹脂層形成工程は、図2に示すように素子機能層7を形成したウエーハ15の主面15a上に感光性樹脂層17を形成する感光性樹脂層形成工程を有する。感光性樹脂層17は、各チップ2に形成する光透過樹脂層4に対応して開口部18を形成するために形成する樹脂層であり、やや厚みを有して形成される。感光性樹脂層17は、層厚をコントロールすることを考慮して例えばシート状樹脂膜を接合して形成するが、樹脂層を形成する際に一般的に適用されるスピンコート法等により形成するようにしてもよい。
光透過樹脂層形成工程は、図3に示すように感光性樹脂層17上に、各素子機能層7に対向する部位にそれぞれ開口部19を設けたマスク20を重ね合わせるマスキング工程を有する。マスク20は、各素子機能層7に対して開口部19の対向部位のみを露光可能とさせるように他の部位を遮光する。
光透過樹脂層形成工程は、感光性樹脂層17に対してフォトリソグラフ処理を施して開口部18をパターニングする工程を有する。フォトリソグラフ処理は、周知のようにマスク20の開口部19に対向する感光性樹脂層17を露光させた後に現像処理を施すことによって露光部位の感光性樹脂を除去し、図4に示すように各素子機能層7を外方に露出させる開口部18を形成する。
光透過樹脂層形成工程は、図5に示すように各開口部18に例えばディスペンサ等によって上述した液状の東レ・ダウコーニング・シリコーン製の青色光透過型樹脂EG6301等の青色光透過型樹脂液21を充填する青色光透過型樹脂液充填工程を有する。青色光透過型樹脂液充填工程においては、感光性樹脂層17の層厚がさほど精密ではなく各開口部18の深さに多少のバラツキがある場合でも、青色光透過型樹脂液21の充填量を制御することによって所定の厚みの光透過樹脂層4を形成することが可能である。なお、青色光透過型樹脂液充填工程においては、精密な層形成工程により感光性樹脂層17を形成した場合に、例えば印刷法等によって各開口部18内に青色光透過型樹脂液21を充填することも可能である。
光透過樹脂層形成工程においては、加熱処理を施すことにより感光性樹脂層17の各開口部18内において青色光透過型樹脂21を硬化させて光透過樹脂層4を形成する。光透過樹脂層4は、青色光透過型樹脂の特性から、硬化状態においても固く硬化することなく柔軟性が保持されている。光透過樹脂層形成工程においては、エッチング除理を施してウエーハ15の主面15a上から感光性樹脂層17を除去することによって、図6に示すように各素子機能層7を光透過樹脂層4によって封止するとともに各外部入出力電極8を露出させる多数個のチップ2をウエーハ15の主面15a上に形成する。なお、光透過樹脂層形成工程においては、精密な素子機能層7を光透過樹脂層4によって封止した状態でエッチング処理が施こされることから、エッチング液による素子機能層7への影響が防止される。
ウエーハ切断工程は、詳細を省略するダイサ22により隣り合う各外部入出力電極8間においてウエーハ15を半導体基板6の大きさに切断して、図7に示すように各チップ2を1個ずつに切り分ける。各チップ2は、上述したように素子機能層7が光透過樹脂層4によって封止されることで、ウエーハ15を切断する際に供給される冷却水の影響やチップ基板3への実装工程におけるハンドリング性の向上が図られる。各チップ2は、同図に示すように半導体基板6の主面6a上において素子機能層7が光透過樹脂層4によって封止されるとともに、この光透過樹脂層4の周辺部に多数個の外部入出力電極8が形成されてなる。
以上の工程を経て製作された各チップ2は、チップ実装工程により大判の配線基板16にそれぞれダイボンドされる。配線基板16には、詳細を省略するが各チップ2の接合領域を囲んでそれぞれ多数個の接続用ランド9が形成されるとともに、これら接続用ランド9が内層に形成したビアを介して底面側にそれぞれ多数個の実装用電極10が形成されている。チップ実装工程は、半導体基板6の第2主面6aに例えば熱硬化型の接着剤を塗布して配線基板16の実装領域上にダイボンドし、接着剤を加熱して硬化させることにより各チップ2を固定する。
ワイヤダイボンド工程は、各チップ2と配線基板16との電気的接続を行う。ワイヤダイボンド工程は、半導体基板6の主面6aに形成されたの外部入出力電極8と相対する接続用ランド9とをそれぞれワイヤ11で接続することにより、図8に示したパッケージ中間体23を製作する。
チップ封止工程は、パッケージ中間体23を成形金型24のキャビティ25内に装填して、各チップ2を封止する遮光樹脂層5をインジェクションモールドする。成形金型24は、詳細を省略するが例えば固定金型24Aのキャビティ25内にパッケージ中間体23を位置決めした状態で可動金型24Bの型締め動作が行われる。成形金型24は、キャビティ25がその高さをパッケージ中間体23の厚みと等しく製作されており、型締め状態において図9に示すように可動金型24Bの内面24bに光透過樹脂層4の受光面4bが押し当てられるようにする。
チップ封止工程においては、成形金型24のキャビティ25内にノズル25aから例えば黒色エポキシ樹脂等の遮光樹脂材の射出動作が行われ、所定の硬化時間を経て固定金型24Aに対する可動金型24Bの型開き動作が行われる。チップ封止工程においては、配線基板16の主面上に、各チップ2の透過樹脂層4をその受光面4bのみを外方に臨ませて外周部を封止する遮光樹脂層5を成形する。遮光樹脂層5は、外部入出力電極8と相対する接続用ランド9とをそれぞれ接続したワイヤ11を封止して硬化することで、接続部位での剥離等の発生を防止する。
チップ封止工程においては、青色光透過型樹脂材の特性を巧に利用して簡易な成形金型によって精度の高い遮光樹脂層5を成形する。チップ封止工程においては、上述したように硬化状態でも柔軟性が保持される青色光透過型樹脂材によって成形された光透過樹脂層4が可動金型24Bの内面24bに受光面4bを押し当てて弾性変形した状態で、キャビティ25内に射出した遮光樹脂材により遮光樹脂層5を成形される。したがって、チップ封止工程においては、各チップ2が、光透過樹脂層4の受光面4bに遮光樹脂材のバリ発生を確実に防止されて遮光樹脂層5が成形される。チップ封止工程においては、各光透過樹脂層4を高精度に形成したり配線基板16に対して高さ位置を厳しく管理してダイボンドする必要も無く工程の簡易化と生産性の向上が図られるようにする。
切り分け工程は、成形金型24から取り出したパッケージ中間体23に対して、図10に示すように詳細を省略するダイサ22によって隣り合う各チップ2間において配線基板16をそれぞれチップ基板3の大きさに切断して1個ずつに切り分けることにより、光学素子パッケージ1を製造する。
なお、上述した光学素子パッケージ1の製造工程は、青色光透過型樹脂を用いた青色受光素子パッケージの製造工程について説明したが、赤色・赤外光系光学素子パッケージの製造工程にも適用されることは勿論である。光学素子パッケージ1の製造工程は、光透過樹脂層4の受光面4bを成形金型24の内面24bに押し当てた状態で遮光樹脂層5を成形することで、半導体基板6に対する光透過樹脂層4の密着性を向上させるとともに受光面4bに遮光樹脂材のバリ発生が防止された光学素子パッケージ1を製造する。
光学素子パッケージ1の製造工程においては、簡易な工程と簡易な成形金型24を用いて遮光樹脂層5と一体化された光透過樹脂層4を有する光学素子パッケージ1を製造することから、部材費や製造コストを低減して廉価な光学素子パッケージ1を得る。光学素子パッケージ1の製造工程においては、ウエーハ15上において素子機能層7を封止する光透過樹脂層4を形成することから、後工程における取り扱いを簡便化して生産性の向上が図られるようになる。
上述した実施の形態においては、チップ2をチップ基板3の第1主面3a上に設けた光学素子パッケージ1について説明したが、チップ基板3に代えて例えば多数個の端子片を有する金属フレームとチップ2とを一体化した光学素子パッケージにも適用可能である。図11に示した光学素子パッケージ30は、いわゆるガルウイング型光学素子パッケージであり、上述した工程を経て製作されたチップ2と、リードフレーム31と、封止樹脂層32とから構成される。
光学素子パッケージ30は、リードフレーム31が、詳細を省略するがそれぞれチップ2をダイボンドするダイボンド部33を有するとともに、これらダイボンド部33をそれぞれ囲みかつそれぞれの先端部を図示しない連結部により一体化された多数個の端子片34とを有している。光学素子パッケージ30は、チップ2がダイボンド部33上に配置されて外部入出力電極8と相対する端子片34との間をワイヤ11によって接続して組み付ける。光学素子パッケージ30は、チップ2を組み付けたリードフレーム31を図示しない成形金型のキャビティ内に装着して、封止樹脂層32が成形される。光学素子パッケージ30は、所定の硬化時間を経て成形金型から取り出した後に、リードフレーム31に対して封止樹脂層32から突出された各端子片34をそれぞれ分離する連結部の切断工程を施して製造される。
光学素子パッケージ30においても、各チップ2がウエーハ15上において素子機能層7を封止する光透過樹脂層4が形成されており、それぞれの光透過樹脂層4の受光面4aをキャビティの内面に押し当てるようにしてリードフレーム31が成形金型に装填されて封止樹脂層32の成形が行われる。したがって、光学素子パッケージ30は、図に示すように光透過樹脂層4の受光面4aのみを外方に臨ませて全体が封止樹脂層32によって封止される。なお、光学素子パッケージ30は、封止樹脂層32が上述した遮光樹脂層5と同様に遮光樹脂材によって成形される。
以上のように構成された光学素子パッケージ30においても、素子機能層7を従来パッケージ用樹脂として用いられていない青色光透過型樹脂で成形した光透過樹脂層4によって被覆することから、小型化が図られるとともに材料費や製造工程の簡易化と生産性の向上とによるコスト低減が図られる。光学素子パッケージ30においても、素子機能層7を光透過樹脂層4によって被覆した状態で封止樹脂層32によってチップ2を封止することで、信頼性の向上と青色光の受光特性の向上が図られるようになる。
光学素子パッケージ30においては、受光面4aを構成する光透過樹脂層4と各端子片34を除く全体を遮光樹脂層5によって封止することで、素子機能層7や内部回路部等に対する塵埃や湿気等の侵入を確実に防止して信頼性の向上が図られる。光学素子パッケージ30においては、封止樹脂層32がワイヤ11を保持することにより信頼性の向上が図られる。光学素子パッケージ30においては、封止樹脂層32によって光透過樹脂層4における乱光の影響を抑制して受光効率の向上が図られるようになる。光学素子パッケージ30においても、青色受光素子パッケージに限定されないことは勿論であり、赤色受光素子パッケージにも適用される。
1 光学素子パッケージ、2 チップ(青色光学素子チップ)、3 チップ基板(配線基板)、4 光透過樹脂層、5 遮光樹脂層、6 半導体基板(ウエーハ)、7 素子機能層、8 外部入出力電極、9 接続用ランド、10 実装用電極、11 ワイヤ、15 ウエーハ、16 配線基板、17 感光性樹脂層、18 開口部、19 開口部、20 マスク、21 青色光透過型樹脂液、22 ダイサ、23 パッケージ中間体、24 成形金型、25 キャビティ、30 光学素子パッケージ、31 リードフレーム、32 封止樹脂層、33 ダイボンド部、34 端子片
Claims (8)
- 半導体基板の主面上に、光学入力部又は光学出力部と入出力電極とを有し上記光学入力部で受光した青色光信号を電気信号に変換し又は上記光学出力部から電気信号に基づく青色光信号を出射させる所定の素子機能層を形成してなる青色光学素子チップと、
硬化状態でも柔軟性が保持される液状の青色光透過性樹脂を硬化させることにより成形され、上記光学入力部又は光学出力部を被覆して上記青色光学素子チップの上記素子機能層上に形成された青色光透過性樹脂層と、
上記青色光透過性樹脂層を外方に臨ませるとともに上記入出力電極と接続されたワイヤを保持して上記青色光学素子チップを封装する遮光性樹脂層とから構成され、
上記光遮光性樹脂層が、上記青色光透過性樹脂層を内面に押圧させて上記青色光学素子チップがキャビティ内に装填される成形金型の上記キャビティ内に射出される光遮光性樹脂によって成形されることを特徴とする青色光学素子パッケージ。 - 上記青色光学素子チップが、上記半導体基板を配線基板の主面上に接合されるとともに上記入出力電極を上記配線基板に形成した接続用ランドとワイヤボンディングされた状態で、上記配線基板の主面上に上記成形金型によって成形される上記遮光性樹脂層によって封止されることを特徴とする請求項1に記載の青色光学素子パッケージ。
- 上記青色光学素子チップが、上記入出力電極をリードフレームに形成した各端子片とワイヤボンディングされた状態で、全体が上記成形金型の上記キャビティ内に装填されて上記遮光性樹脂層が成形されることによって封止されることを特徴とする請求項1に記載の青色光学素子パッケージ。
- 半導体基板の主面上に、光学入力部又は光学出力部と入出力電極とを有し上記光学入力部で受光した光信号を電気信号に変換し又は上記光学出力部から電気信号に基づく光信号を出射させる所定の素子機能層を形成してなる光学素子チップを形成する光学素子チップ形成工程と、
上記光学素子チップの上記素子機能層上に形成した樹脂層に対して上記光学入力部又は光学出力部を開口させるパターニング処理を施すとともに上記開口部に液状の光透過性樹脂を充填して硬化させることにより、上記光学入力部又は光学出力部を被覆する光透過性樹脂層を形成する光透過性樹脂層形成工程と、
上記光学素子チップを封装する遮光性樹脂層を成形する成形金型が用いられ、この成形金型のキャビティ内に上記光透過性樹脂層を内面に押圧させて上記光学素子チップを装填した後に遮光性樹脂をキャビティ内に射出して遮光性樹脂層を成形する遮光性樹脂層成形工程とを有し、
上記光透過性樹脂層を外方に臨ませるとともに上記入出力電極と接続されたワイヤを保持する上記遮光性樹脂層によって上記光学素子チップを封止した光学素子パッケージを製造することを特徴とする光学素子パッケージの製造方法。 - 上記光学素子チップ形成工程と上記光透過性樹脂層形成工程とが、ウェーハの主面上で多数個の上記光学素子チップを一括して形成するとともに、各光学素子チップに対してそれぞれ上記光透過性樹脂層を形成する工程であり、
上記光透過性樹脂層形成工程の後工程として、上記ウェーハを切断して上記光学素子チップを1個ずつに切り分けるウェーハ切断工程と、切り分けた上記各光学素子チップを配線基板の主面上にそれぞれ実装してこの配線基板に形成した接続用ランドと上記入出力電極とを接続するワイヤボンディング工程とを施した後に、
上記配線基板上において多数個の上記光学素子チップを一括して遮光性樹脂層により封止する遮光性樹脂層成形工程と、
上記配線基板と上記遮光性樹脂層とを切断して光学素子パッケージを1個ずつずつに切り分ける配線基板切断工程とを経て
上記光透過性樹脂層を外方に臨ませるとともに上記入出力電極と上記接続用ランドとを接続したワイヤを保持する上記遮光性樹脂層によって上記光学素子チップを封止した光学素子パッケージを製造することを特徴とする請求項4に記載の光学素子パッケージの製造方法。 - 上記光学素子チップが上記光学入力部で受光した青色光信号を上記素子機能層において電気信号に変換する機能又は上記素子機能層において電気信号に基づく青色光信号を生成して上記光学出力部から出射させる機能を有する青色光学素子チップであり、
上記光透過性樹脂層が硬化状態でも柔軟性が保持される青色光透過性樹脂によって成形され、
上記遮光性樹脂層成形工程において、上記各光学素子チップが上記成形金型のキャビティ内に、それぞれに形成した上記光透過性樹脂層を内面に押圧させて装填した状態で遮光性樹脂をキャビティ内に射出して上記遮光性樹脂層を成形することを特徴とする請求項4に記載の光学素子パッケージの製造方法。 - 上記光透過性樹脂層形成工程が、
上記半導体基板の主面上に、上記素子機能層を被覆して感光性樹脂層を全面に亘って形成する感光性樹脂層形成工程と、
上記感光性樹脂層に対してフォトリソグラフ法により上記光学入力部又は光学出力部の対向部位に開口部を形成するパターニング工程と、
上記各開口部に対して液状の光透過性樹脂を充填する光透過性樹脂充填工程と、
上記各光透過性樹脂を硬化させる光透過性樹脂硬化工程と、
上記半導体基板の主面上から上記感光性樹脂層絶縁層を除去する感光性樹脂層除去工程とを有することを特徴とする請求項4に記載の光学素子パッケージの製造方法。 - 上記光透過性樹脂層形成工程の後工程として、
上記ウェーハを切断して上記光学素子チップを1個ずつに切り分けるウェーハ切断工程と、切り分けた上記各光学素子チップをそれぞれの上記入出力電極をリードフレームの端子片に接続するワイヤボンディング工程とを施した後に、
上記リードフレームを上記成形金型のキャビティ内に装填して多数個の上記光学素子チップを一括して光遮光性樹脂層により封止する光遮光性樹脂層成形工程と、
上記光遮光性樹脂層と上記リードフレームのリード部とを切断して光学素子パッケージを1個ずつずつに切り分ける切断工程とを経て
上記光透過性樹脂層を外方に臨ませるとともに、上記入出力電極と上記端子片とを接続したワイヤを保持しかつ上記端子片を突出させる上記光遮光性樹脂層によって上記光学素子チップを封止した光学素子パッケージを製造することを特徴とする請求項4に記載の光学素子パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371989A JP2006179718A (ja) | 2004-12-22 | 2004-12-22 | 青色光学素子パッケージ及び光学素子パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371989A JP2006179718A (ja) | 2004-12-22 | 2004-12-22 | 青色光学素子パッケージ及び光学素子パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006179718A true JP2006179718A (ja) | 2006-07-06 |
Family
ID=36733524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004371989A Pending JP2006179718A (ja) | 2004-12-22 | 2004-12-22 | 青色光学素子パッケージ及び光学素子パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006179718A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047665A (ja) * | 2006-08-14 | 2008-02-28 | Fujifilm Corp | 固体撮像装置の製造方法、及び固体撮像装置 |
JP2008130768A (ja) * | 2006-11-20 | 2008-06-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
WO2010143389A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | 半導体装置 |
JP2011035360A (ja) * | 2009-07-29 | 2011-02-17 | Kingpak Technology Inc | 撮像素子パッケージの製造方法および構造 |
US8102039B2 (en) | 2006-08-11 | 2012-01-24 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2012033935A (ja) * | 2010-07-28 | 2012-02-16 | Semileds Optoelectronics Co Ltd | 電極フレームを有する垂直型発光ダイオード(vled)ダイ、及び、その製造方法 |
US8766408B2 (en) | 2006-03-07 | 2014-07-01 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
KR20150100671A (ko) * | 2012-12-21 | 2015-09-02 | 오스람 옵토 세미컨덕터스 게엠베하 | 광전자 반도체 소자의 제조 방법 및 광전자 반도체 소자 |
JP2017020983A (ja) * | 2015-07-15 | 2017-01-26 | 日亜化学工業株式会社 | 発光装置の外観検査方法 |
US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730154A (ja) * | 1993-07-07 | 1995-01-31 | Omron Corp | 光半導体素子及び光半導体チップ組込品 |
JP2000216413A (ja) * | 1999-01-26 | 2000-08-04 | Apic Yamada Corp | Bga型透明プラスチック半導体パッケ―ジ |
JP2001009863A (ja) * | 1999-06-30 | 2001-01-16 | Rhythm Watch Co Ltd | Ic及びcobの2色樹脂封止方法 |
JP2004319530A (ja) * | 2003-02-28 | 2004-11-11 | Sanyo Electric Co Ltd | 光半導体装置およびその製造方法 |
-
2004
- 2004-12-22 JP JP2004371989A patent/JP2006179718A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730154A (ja) * | 1993-07-07 | 1995-01-31 | Omron Corp | 光半導体素子及び光半導体チップ組込品 |
JP2000216413A (ja) * | 1999-01-26 | 2000-08-04 | Apic Yamada Corp | Bga型透明プラスチック半導体パッケ―ジ |
JP2001009863A (ja) * | 1999-06-30 | 2001-01-16 | Rhythm Watch Co Ltd | Ic及びcobの2色樹脂封止方法 |
JP2004319530A (ja) * | 2003-02-28 | 2004-11-11 | Sanyo Electric Co Ltd | 光半導体装置およびその製造方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8766408B2 (en) | 2006-03-07 | 2014-07-01 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
US8102039B2 (en) | 2006-08-11 | 2012-01-24 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2008047665A (ja) * | 2006-08-14 | 2008-02-28 | Fujifilm Corp | 固体撮像装置の製造方法、及び固体撮像装置 |
JP2008130768A (ja) * | 2006-11-20 | 2008-06-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
WO2010143389A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | 半導体装置 |
JP2011035360A (ja) * | 2009-07-29 | 2011-02-17 | Kingpak Technology Inc | 撮像素子パッケージの製造方法および構造 |
JP2012033935A (ja) * | 2010-07-28 | 2012-02-16 | Semileds Optoelectronics Co Ltd | 電極フレームを有する垂直型発光ダイオード(vled)ダイ、及び、その製造方法 |
CN104885237A (zh) * | 2012-12-21 | 2015-09-02 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体构件的方法和光电子半导体构件 |
KR20150100671A (ko) * | 2012-12-21 | 2015-09-02 | 오스람 옵토 세미컨덕터스 게엠베하 | 광전자 반도체 소자의 제조 방법 및 광전자 반도체 소자 |
JP2016504770A (ja) * | 2012-12-21 | 2016-02-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品 |
US9490397B2 (en) | 2012-12-21 | 2016-11-08 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor device, and optoelectronic semiconductor device |
KR102074027B1 (ko) | 2012-12-21 | 2020-02-05 | 오스람 옵토 세미컨덕터스 게엠베하 | 광전자 반도체 소자의 제조 방법 및 광전자 반도체 소자 |
JP2017020983A (ja) * | 2015-07-15 | 2017-01-26 | 日亜化学工業株式会社 | 発光装置の外観検査方法 |
US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11796163B2 (en) | 2020-05-12 | 2023-10-24 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US12066173B2 (en) | 2020-05-12 | 2024-08-20 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
US12293965B2 (en) | 2020-08-03 | 2025-05-06 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5622873A (en) | Process for manufacturing a resin molded image pick-up semiconductor chip having a window | |
KR100604190B1 (ko) | 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법 | |
US7541658B2 (en) | Optically interactive device package array | |
US7169645B2 (en) | Methods of fabrication of package assemblies for optically interactive electronic devices | |
US7026548B2 (en) | Moisture-resistant electronic device package and methods of assembly | |
KR101574579B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP4234269B2 (ja) | 半導体装置及びその製造方法 | |
JPH1174295A (ja) | 電子回路のパッケージ方法 | |
CN101159279A (zh) | 半导体摄像元件及其制法、半导体摄像元件模块及装置 | |
US20010004128A1 (en) | Semiconductor package and manufacturing method thereof | |
JP2002329850A (ja) | チップサイズパッケージおよびその製造方法 | |
JP2000174350A (ja) | 光半導体モジュール | |
US8003426B2 (en) | Method for manufacturing package structure of optical device | |
JP2006179718A (ja) | 青色光学素子パッケージ及び光学素子パッケージの製造方法 | |
US20100142169A1 (en) | Electronic device and process for manufacturing electronic device | |
US6989296B2 (en) | Fabrication method of semiconductor package with photosensitive chip | |
JP2001345391A (ja) | 電子部品及びその製造方法 | |
US20060121184A1 (en) | Photocurable-resin application method and bonding method | |
JPH07297324A (ja) | 半導体装置およびその製造方法 | |
JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
CN100585880C (zh) | 功能元件安装模块及其制造方法 | |
CN100483747C (zh) | 光学组件的封装构造及其制造方法 | |
JP3140970U (ja) | 光感知モジュールのパッケージング | |
JP2007035779A (ja) | リードレス中空パッケージ及びその製造方法 | |
KR101103336B1 (ko) | 광소자 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |