[go: up one dir, main page]

JP2015076604A - 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 - Google Patents

半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2015076604A
JP2015076604A JP2014151578A JP2014151578A JP2015076604A JP 2015076604 A JP2015076604 A JP 2015076604A JP 2014151578 A JP2014151578 A JP 2014151578A JP 2014151578 A JP2014151578 A JP 2014151578A JP 2015076604 A JP2015076604 A JP 2015076604A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
frame
frame reinforcing
reinforcing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2014151578A
Other languages
English (en)
Inventor
フン キム,サン
Sang Hoon Kim
フン キム,サン
ジン キム,ヘ
He-Jin Kim
ジン キム,ヘ
ウ キャン,チル
Chil Woo Kwon
ウ キャン,チル
ヒュン チョ,ショック
Shok-Hyun Cho
ヒュン チョ,ショック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015076604A publication Critical patent/JP2015076604A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】基板の反り変形に対する高剛性、高耐久性および高耐熱性を有する半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法を提供する。【解決手段】本発明の半導体パッケージ用フレーム補強材200は、板状の長方形枠体状に基板に付着される本体部201と、本体部201の内部に形成され、前記基板内におけるユニット(Unit)基板が露出するように形成された長方形孔状の多数の補強部202と、多数の補強部202の間における枠体203と、を含み、枠体203の幅が、ソーイング工程の際に切削される幅より狭く形成されるものである。【選択図】図1

Description

本発明は、半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法に関する。
近年、スマートフォンのようなモバイル機器が急速に小型軽量化および高性能化するにつれて薄板化および高集積化が行われている。
これに伴い、基板の厚さが減少して基板の非対称性による反り不良がひどくなっており、電子素子の実装における困難および接合不良の原因となっている。
基板の反りは、基板の常温状態と、電子素子とはんだ(solder)が接合する高温リフロー(Reflow)の際の状態から影響を受けるが、この際、温度によって基板に反り変形が生じて基板の形態が変わるため、作製工程における困難がある。
携帯電話用半導体パッケージ基板は、通常、ストリップ(Strip)単位の基板に電子素子を実装するが、ストリップは、数十個程度の個別製品ユニット(Unit)基板からなる。基板の電子素子は、ワイヤボンディング(Wire bonding)またはフリップチップ(Flip chip)形態に実装され、アンダーフィル(Underfill)とモールディング(Molding)工程などを経た後、ソーイング(sawing)工程を経て完成される。
半導体パッケージにおけるフレキシブルまたは薄い基板の反り変形を防止するために、製造工程中に補強材が必要となる(例えば、特許文献1参照)。
米国特許出願公開第2007/0257345号明細書
本発明の一側面によると、基板の反り変形に対する高剛性、高耐久性および高耐熱性を有する半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法を提供することを目的とする。
また、半導体パッケージモジュールの整合を改善できる半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法を提供することを目的とする。
また、ソーイング工程によりフレーム補強材がすべて除去されて、半導体パッケージに別の部材が残存せず、工程の簡素化を図り、効率性を有する半導体パッケージの製造方法を提供することを目的とする。
本発明の一実施例による半導体パッケージ用フレーム補強材は、板状の長方形枠体状に基板に付着される本体部と、前記本体部の内部に形成され、前記基板内におけるユニット(Unit)基板が露出するように形成された長方形孔状の多数の補強部と、前記多数の補強部の間における枠体と、を含み、前記枠体の幅が、ソーイング工程の際に切削される幅より狭く形成される。
ここで、前記本体部が、前記基板の大きさに対応する大きさを有することができる。
また、前記フレーム補強材が、前記基板のダミー部に接合されることができる。
また、前記基板の片面または両面に接合されることができる。
また、前記フレーム補強材は、前記基板の認識マークが露出するように形成された開口部をさらに含むことができる。
また、前記開口部は、前記基板に形成された認識マークより大きく形成されることができる。
また、前記フレーム補強材は、前記基板より高い剛性を有する材料であることができる。
本発明の一実施例による半導体パッケージ用フレーム補強材を用いた半導体パッケージの製造方法は、多数の回路パターンが形成され、ユニット(Unit)基板を含む基板を準備する段階と、前記ユニット基板が露出するように前記基板に付着されるフレーム補強材を準備する段階と、前記基板に前記フレーム補強材を接合する段階と、前記基板にソーイング工程を施して前記フレーム補強材を除去する段階と、を含む。
ここで、前記ユニット基板は、基板シートと、電子素子と、を含むことができる。
また、前記フレーム補強材は、板状の長方形枠体状に基板に付着される本体部と、前記本体部の内部に形成され、前記基板内におけるユニット(Unit)基板が露出するように形成された長方形孔状の多数の補強部と、前記多数の補強部の間における枠体と、を含み、前記枠体の幅が、ソーイング工程の際に切削される幅より狭く形成されることができる。
また、前記本体部が、前記基板の大きさに対応する大きさを有することができる。
また、前記接合する段階において、前記フレーム補強材が、前記基板のダミー部に接合されることができる。
また、前記接合する段階において、前記フレーム補強材が前記基板の片面または両面に接合されることができる。
また、前記フレーム補強材は、前記基板の認識マークが露出するように形成された開口部をさらに含むことができる。
また、前記開口部は、前記基板に形成された認識マークより大きく形成されることができる。
また、前記フレーム補強材は、前記基板より高い剛性を有する材料であることができる。
また、前記接合する段階において、前記フレーム補強材を一つ以上積層して接合することができる。
また、前記接合する段階の後に、前記ユニット基板に電子素子を実装する段階をさらに含むことができる。
また、前記接合する段階の後に、前記基板上にモールディング部を形成する段階をさらに含むことができる。
また、前記除去する段階において、前記基板のダミー部および前記フレーム補強材が除去され、前記ユニット基板を含む一つの半導体パッケージが完成されることができる。
本発明の一実施例による半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法は、フレキシブルまたは薄い基板を支持する高剛性、高耐熱性および耐久性に優れたフレーム補強材を基板に接合することで、高温の製造過程における反り不良を改善する効果を奏する。
また、開口部を有するフレーム補強材が基板の下面に取り付けられて基板の認識マークを露出することで、基板を付着する際に干渉を最小化し、整合に優れた効果を奏する。
また、フレーム補強材は、一層以上の接合が可能で、半導体パッケージモジュールの高さおよび基板の高さに対応して高さを調節し、基板と類似の物性を有して、反り変形不良を最小化する効果を奏する。
また、ソーイング工程によりフレーム補強材がすべて除去されて、半導体パッケージに別の部材が残存せず、工程の簡素化を図り、工程時間を短縮する効果を奏する。
本発明の一実施例による半導体パッケージ用フレーム補強材を概略的に示す平面図である。 本発明の一実施例による半導体パッケージ用フレーム補強材と基板との接合を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ用フレーム補強材と基板との接合を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ用フレーム補強材と基板を概略的に示す平面図である。 本発明の一実施例による半導体パッケージ用フレーム補強材と基板との接合を概略的に示す平面図である。 図5のA部分を拡大した斜視図である。 本発明の他の実施例による半導体パッケージ用フレーム補強材と基板との接合を概略的に示す平面図である。 図7のB部分を拡大した平面斜視図である。 図7のB部分を拡大した断面斜視図である。 本発明の一実施例による半導体パッケージ用フレーム補強材を用いた半導体パッケージの製造工程を順に示すための平面図である。 本発明の一実施例による半導体パッケージ用フレーム補強材を用いた半導体パッケージの製造工程を順に示すための平面図である。 本発明の一実施例による半導体パッケージ用フレーム補強材を用いた半導体パッケージの製造工程を順に示すための平面図である。 本発明の一実施例による半導体パッケージ用フレーム補強材を用いた半導体パッケージの製造工程を順に示すための平面図である。
本発明の目的、特定の長所および新規の特徴は、添付図面に係る以下の詳細な説明および好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「片面」、「他面」、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
(半導体パッケージ用フレーム補強材)
[一実施例]
図1は、本発明の一実施例による半導体パッケージ用フレーム補強材200を概略的に示す平面図である。
図1を参照すると、本発明の一実施例による半導体パッケージ用フレーム補強材200は、板状の長方形枠体状に基板100に付着させる本体部と、本体部の内部に形成され、基板100内におけるユニット(Unit)基板101が露出するように形成された長方形孔状の多数の補強部202と、多数の補強部202の間における枠体203と、を含み、枠体203の幅が、ソーイング工程の際に切削される幅より狭く形成される(図4及び図5参照)。
ここで、フレーム補強材200の本体部は、フレーム補強材200が付着される基板100の大きさに対応する大きさを有する。
また、フレーム補強材200は、基板100のダミー部に付着される。
ダミー部は、基板100の外側とユニット基板101との間の幅であり、この部分は、ソーイング工程によりフレーム補強材200とともに除去される部分である。
ダミー部とフレーム補強材200がともに除去されることで、実装方法における変動を最小化し、半導体パッケージ内に別の部材が残存せず、製品性能が向上し、工程が簡素化する。
ここで、フレーム補強材200は、基板100の上面に接合され、基板100内におけるユニット基板101が露出する。
この際、ユニット基板101は、基板シートと、電子素子と、を含む。
電子素子は、ソルダリング、アンダーフィル、ワイヤボンディング、フリップチップボンディングによってユニット基板101に接合させることができる。
フレーム補強材200の材料は、基板100より高い剛性を有する。材料は、例えば、金属、ポリマー複合材、薄型金属層接合材などが挙げられる。しかし、前記材料は限定されず、剛性に優れ、熱特性に優れた材料、つまり反り防止に優れた材料を使用する。
この際、図2および図3を参照すると、基板100に熱膨張係数が異なるフレーム補強材200を一つまたはそれ以上積層して単層より熱特性効果を高めた実施例を確認することができる。
基板が反る方向に応じて異なる適用を行っており、かかる構造により反り変形防止の効果を高めることができる。
ここで、図3を参照すると、二つのフレーム補強材200が接合された場合、上部に位置するフレーム補強材200が下部に位置するものより低い熱膨張係数を有し、基板100と類似の物性により基板100と対称をなす構成を形成することができる。
かかる構造により熱安定性を高めることができる。
基板100とフレーム補強材200を接合する際に、主に接合材300が使用され、前記接合材300は、基板とフレーム補強材200との間に介在されて接合を行う機能を果たす。
図4から図6を参照すると、本発明の一実施例による半導体パッケージ用フレーム補強材200および基板100との接合を概略的に示す平面図を確認することができる。
図4は、フレーム補強材200が基板100に接合される前の図である。
フレーム補強材200と基板100が、対応する大きさを有して接合され、基板100のダミー部とフレーム補強材200が一致する。
図5は、フレーム補強材200が基板100に接合されたことを示す図であって、基板100のダミー部はフレーム補強材200に覆われて、ユニット基板101のみが露出する。
ここで、図6は、図5のA部分の拡大図であって、フレーム補強材200の枠体203においてソーイング工程によって除去される部分が概略的に示されている。
[他の実施例]
図7を参照すると、本発明の他の実施例による半導体パッケージ用フレーム補強材200は、板状の長方形枠体状に基板100に付着される本体部201と、本体部201の内部に形成され、基板100内におけるユニット基板101が露出するように形成された長方形孔状の多数の補強部202と、多数の補強部202の間における枠体203と、を含み、枠体203の幅が、ソーイング工程の際に切削される幅より狭く形成される。
ここで、フレーム補強材200の本体部201は、フレーム補強材200が付着される基板100の大きさに対応する大きさを有する。
また、フレーム補強材200は、基板100のダミー部に付着される。
ダミー部は、基板100の外側とユニット基板101との間の幅であり、この部分は、ソーイング工程によりフレーム補強材200とともに除去される部分である。
ダミー部とフレーム補強材200がともに除去されることで、実装方法における変動を最小化し、半導体パッケージ内に別の部材が残存せず、製品性能が向上し、工程が簡素化する。
ここで、フレーム補強材200は、基板100の下面に接合され、基板100内におけるユニット基板101の下面および認識マーク102が露出する。
フレーム補強材200の開口部204は、基板100の上面および/または下面の接合に関係なく、選択的に必要に応じて形成してもよい。
図7から図9を参照すると、フレーム補強材200が基板100の下面に接合されたときに認識マーク102が露出した図7のB部分を拡大した斜視図を確認することができる。
フレーム補強材200は、認識マーク102が露出するように多数の開口部204を含む。
図8は、B部分を拡大した平面図であり、図9は、B部分を拡大した断面図であり、本図面のようにフレーム補強材200の開口部204は、基板100の認識マーク102より大きく形成される。
ここで、基板100に形成された認識マーク102は、ソーイング工程、整合、基板100に関する情報の認識に有利な機能を果たす。
また、フレーム補強材200の開口部204は、下面だけでなく、上面に付着されるフレーム補強材200に形成してもよい。
フレーム補強材200の材料は、基板100より高い剛性を有する。
材料は、例えば、金属、ポリマー複合材、薄型金属層接合材などが挙げられる。しかし、前記材料は限定されず、剛性に優れ、熱特性に優れた材料、つまり反り防止に優れた材料を使用する。
(半導体パッケージ用フレーム補強材を用いた半導体パッケージの製造方法)
図10から図13を参照すると、本発明の一実施例による半導体パッケージ用フレーム補強材200を用いた半導体パッケージの製造工程を順に示す平面図を確認することができる。
図10を参照すると、まず、多数の回路パターンが形成され、ユニット(Unit)基板101を含む基板100を準備する。
この際、ユニット基板101は、基板シートと、電子素子と、を含む。
電子素子は、ソルダリング、アンダーフィル、ワイヤボンディング、フリップチップボンディングによってユニット基板101に接合させることができる。
図11を参照すると、前記ユニット基板101が露出するように前記基板100に付着させるフレーム補強材200を準備する。
ここで、フレーム補強材200は、板状の長方形枠体状に基板100に付着させる本体部201と、前記本体部201の内部に形成され、基板100内におけるユニット(Unit)基板101が露出するように形成された長方形孔状の多数の補強部202と、前記多数の補強部202の間における枠体203と、を含み、前記枠体203の幅が、ソーイング工程の際に切削される幅より狭く形成される。
ここで、フレーム補強材200の本体部201は、フレーム補強材200を付着させる基板100の大きさに対応する大きさを有する。
また、フレーム補強材200は、基板100のダミー部に付着される。
基板100のダミー部は、基板100の外側とユニット基板101との間の幅であり、この部分は、ソーイング工程によりフレーム補強材200とともに除去される部分である。
ダミー部とフレーム補強材200がともに除去されることで、実装方法における変動を最小化し、半導体パッケージ内に別の部材が残存せず、製品性能が向上し、工程が簡素化する。
基板100とフレーム補強材200を接合する際に、主に接合材300が使用され、前記接合材300は、基板とフレーム補強材200との間に介在されて接合を行う機能を果たす。
ここで、フレーム補強材200は、基板100の上面に接合される場合、基板100内におけるユニット基板101が露出し、高温の製造工程の際に基板100の反りを防止する機能を果たす。
この際、ユニット基板101は、基板シートと、電子素子と、を含む。
電子素子は、ソルダリング、アンダーフィル、ワイヤボンディング、フリップチップボンディングによってユニット基板101に接合させることができる。
ここで、フレーム補強材200は、基板100の下面に接合される場合、多数の開口部204を形成する。
基板100内におけるユニット基板101の下面および認識マーク102が露出する。
この際、基板100の下面の認識マーク102は、ソーイング工程、整合、基板100に関する情報の認識に有利な機能を果たす。
フレーム補強材200の開口部204を基板100の認識マーク102より大きく形成する。
この際、フレーム補強材200の開口部204は、基板100の上面および/または下面の接合に関係なく、選択的に必要に応じて形成してもよい。
フレーム補強材200の材料は、基板100より高い剛性を有する。材料は、例えば、金属、ポリマー複合材、薄型金属層接合材などが挙げられる。しかし、前記材料は限定されず、剛性に優れ、熱特性に優れた材料、つまり反り変形防止に優れた材料を使用する。
図12を参照すると、ユニット基板101が露出するようにフレーム補強材200を基板100に接合する。
この際、フレーム補強材200は、基板100の上面または下面に付着させることができる。
上面に付着される場合、図12のように、ユニット基板101の上面が露出し、それ以外の基板100上面部であるダミー部がフレーム補強材200に覆われた平面図を確認することができる。
ここで、フレーム補強材200を接合した後、ユニット基板101に電子素子を実装する段階、および基板100の上面全体にモールディング部を形成する段階(図示せず)をさらに含む。
モールディングにより熱遮断が行われることで、放熱効果を向上させることができる。
この際、モールディング部材としては、シリコーンゲル(silicone gel)またはエポキシモールディングコンパウンド(Epoxy Molded Compound;EMC)などが使用されてもよく、特にこれに限定されるものではない。
図13を参照すると、ソーイング工程によりユニット基板101のシンギュレーション(singulation)を行う。
この際、フレーム補強材200の全体が基板100のダミー部とともに除去されて、ユニット基板101のみが残存する。
フレーム補強材200の枠体203がソーイングブレードより狭く形成されて、ソーイング工程の際にユニット基板101内に別の部材が残存せず、製品性能が向上し、工程が簡素化する。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法に適用可能である。
100 基板
101 ユニット基板
102 認識マーク
200 フレーム補強材(半導体パッケージ用フレーム補強材)
201 本体部
202 補強部
203 枠体
204 開口部
300 接合材

Claims (20)

  1. 板状の長方形枠体状に基板に付着される本体部と、
    前記本体部の内部に形成され、前記基板内におけるユニット(Unit)基板が露出するように形成された長方形孔状の多数の補強部と、
    前記多数の補強部の間における枠体と、を含み、
    前記枠体の幅が、ソーイング工程の際に切削される幅より狭く形成される、半導体パッケージ用フレーム補強材。
  2. 前記本体部が、前記基板の大きさに対応する大きさを有する、請求項1に記載の半導体パッケージ用フレーム補強材。
  3. 前記基板のダミー部に接合される、請求項1に記載の半導体パッケージ用フレーム補強材。
  4. 前記基板の片面または両面に接合される、請求項1に記載の半導体パッケージ用フレーム補強材。
  5. 前記基板の認識マークが露出するように形成された開口部をさらに含む、請求項1に記載の半導体パッケージ用フレーム補強材。
  6. 前記開口部は、前記基板に形成された認識マークより大きく形成される、請求項5に記載の半導体パッケージ用フレーム補強材。
  7. 前記基板より高い剛性を有する材料である、請求項1に記載の半導体パッケージ用フレーム補強材。
  8. 多数の回路パターンが形成され、ユニット(Unit)基板を含む基板を準備する段階と、
    前記ユニット基板が露出するように前記基板に付着されるフレーム補強材を準備する段階と、
    前記基板に前記フレーム補強材を接合する段階と、
    前記基板にソーイング工程を施して前記フレーム補強材を除去する段階と、を含む、半導体パッケージの製造方法。
  9. 前記ユニット基板は、基板シートと、電子素子と、を含む、請求項8に記載の半導体パッケージの製造方法。
  10. 前記フレーム補強材は、板状の長方形枠体状に基板に付着される本体部と、前記本体部の内部に形成され、前記基板内におけるユニット(Unit)基板が露出するように形成された長方形孔状の多数の補強部と、前記多数の補強部の間における枠体と、を含み、前記枠体の幅が、ソーイング工程の際に切削される幅より狭く形成される、請求項8に記載の半導体パッケージの製造方法。
  11. 前記本体部が、前記基板の大きさに対応する大きさを有する、請求項10に記載の半導体パッケージの製造方法。
  12. 前記接合する段階において、前記フレーム補強材が、前記基板のダミー部に接合される、請求項8に記載の半導体パッケージの製造方法。
  13. 前記接合する段階において、前記フレーム補強材が、前記基板の片面または両面に接合される、請求項8に記載の半導体パッケージの製造方法。
  14. 前記フレーム補強材は、前記基板の認識マークが露出するように形成された開口部をさらに含む、請求項8に記載の半導体パッケージの製造方法。
  15. 前記開口部は、前記基板に形成された認識マークより大きく形成される、請求項14に記載の半導体パッケージの製造方法。
  16. 前記フレーム補強材は、前記基板より高い剛性を有する材料である、請求項8に記載の半導体パッケージの製造方法。
  17. 前記接合する段階において、前記フレーム補強材を一つ以上積層して接合する、請求項8に記載の半導体パッケージの製造方法。
  18. 前記接合する段階の後に、前記ユニット基板に電子素子を実装する段階をさらに含む、請求項8に記載の半導体パッケージの製造方法。
  19. 前記接合する段階の後に、前記基板上にモールディング部を形成する段階をさらに含む、請求項8に記載の半導体パッケージの製造方法。
  20. 前記除去する段階において、前記基板のダミー部および前記フレーム補強材が除去され、前記ユニット基板を含む一つの半導体パッケージが完成される、請求項8に記載の半導体パッケージの製造方法。
JP2014151578A 2013-10-10 2014-07-25 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 Ceased JP2015076604A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0120772 2013-10-10
KR20130120772A KR20150042043A (ko) 2013-10-10 2013-10-10 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
JP2015076604A true JP2015076604A (ja) 2015-04-20

Family

ID=53001200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014151578A Ceased JP2015076604A (ja) 2013-10-10 2014-07-25 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法

Country Status (2)

Country Link
JP (1) JP2015076604A (ja)
KR (1) KR20150042043A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208756A1 (ja) * 2016-06-01 2017-12-07 ソニー株式会社 金属フレーム、疑似ウエハ、半導体装置、電子機器、及び、半導体装置の製造方法
CN109686679A (zh) * 2017-10-18 2019-04-26 三星电子株式会社 制造半导体封装的方法
JP2019160862A (ja) * 2018-03-08 2019-09-19 日亜化学工業株式会社 発光装置の製造方法
US11757062B2 (en) 2019-09-10 2023-09-12 Nichia Corporation Method for manufacturing light emitting device using reinforcement member

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359873B1 (ko) * 2015-06-16 2022-02-08 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
KR102525490B1 (ko) 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174295A (ja) * 1997-08-29 1999-03-16 Citizen Electron Co Ltd 電子回路のパッケージ方法
JPH11354664A (ja) * 1998-06-03 1999-12-24 Sony Chem Corp 半導体装置
US20070257345A1 (en) * 2006-05-02 2007-11-08 Powertech Technology Inc. Package structure to reduce warpage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174295A (ja) * 1997-08-29 1999-03-16 Citizen Electron Co Ltd 電子回路のパッケージ方法
JPH11354664A (ja) * 1998-06-03 1999-12-24 Sony Chem Corp 半導体装置
US20070257345A1 (en) * 2006-05-02 2007-11-08 Powertech Technology Inc. Package structure to reduce warpage

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208756A1 (ja) * 2016-06-01 2017-12-07 ソニー株式会社 金属フレーム、疑似ウエハ、半導体装置、電子機器、及び、半導体装置の製造方法
US11069654B2 (en) 2016-06-01 2021-07-20 Sony Corporation Metal frame, dummy wafer, semiconductor device, electronic device, and method of manufacturing semiconductor device
CN109686679A (zh) * 2017-10-18 2019-04-26 三星电子株式会社 制造半导体封装的方法
JP2019074529A (ja) * 2017-10-18 2019-05-16 三星電子株式会社Samsung Electronics Co.,Ltd. 半導体装置の製造方法
JP7217127B2 (ja) 2017-10-18 2023-02-02 三星電子株式会社 半導体装置の製造方法
CN109686679B (zh) * 2017-10-18 2023-11-14 三星电子株式会社 制造半导体封装的方法
JP2019160862A (ja) * 2018-03-08 2019-09-19 日亜化学工業株式会社 発光装置の製造方法
US11227981B2 (en) 2018-03-08 2022-01-18 Nichia Corporation Method for manufacturing light emitting device
US11757062B2 (en) 2019-09-10 2023-09-12 Nichia Corporation Method for manufacturing light emitting device using reinforcement member

Also Published As

Publication number Publication date
KR20150042043A (ko) 2015-04-20

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
JP5387685B2 (ja) 半導体装置の製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
US20120153509A1 (en) Semiconductor package and manufacturing method therefor
CN101542703B (zh) 制造半导体的方法
JP5980566B2 (ja) 半導体装置及びその製造方法
US20100326714A1 (en) Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board
JP2009117450A (ja) モジュールおよびその製造方法
US20150123287A1 (en) Semiconductor package and fabrication method thereof and substrate and packaging structure
JP6417142B2 (ja) 半導体装置及びその製造方法
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
KR20150135412A (ko) 반도체 장치
JP4191204B2 (ja) 半導体装置およびその製造方法
JP2013106031A (ja) 半導体パッケージ及びその製造方法
JP2013016771A (ja) 良品基板アレイモジュール及びその製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2006210566A (ja) 半導体装置
JP2006228932A (ja) 半導体パッケージ
JP3303825B2 (ja) 半導体装置の製造方法
KR20170059833A (ko) 스트립기판 및 그 제조 방법
JP5587464B2 (ja) 半導体装置の製造方法
JP5233973B2 (ja) モールドパッケージの製造方法
EP1897424B1 (en) Warpage preventing substrates and method of making same
JP2014107564A (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
KR100771359B1 (ko) 코어 스티프너를 구비한 기판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20160927