JP2015076604A - 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 - Google Patents
半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2015076604A JP2015076604A JP2014151578A JP2014151578A JP2015076604A JP 2015076604 A JP2015076604 A JP 2015076604A JP 2014151578 A JP2014151578 A JP 2014151578A JP 2014151578 A JP2014151578 A JP 2014151578A JP 2015076604 A JP2015076604 A JP 2015076604A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor package
- frame
- frame reinforcing
- reinforcing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000000463 material Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 230000002787 reinforcement Effects 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 170
- 239000012779 reinforcing material Substances 0.000 claims description 61
- 230000003014 reinforcing effect Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 29
- 238000000465 moulding Methods 0.000 claims description 7
- 230000037237 body shape Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
Description
[一実施例]
図1は、本発明の一実施例による半導体パッケージ用フレーム補強材200を概略的に示す平面図である。
図7を参照すると、本発明の他の実施例による半導体パッケージ用フレーム補強材200は、板状の長方形枠体状に基板100に付着される本体部201と、本体部201の内部に形成され、基板100内におけるユニット基板101が露出するように形成された長方形孔状の多数の補強部202と、多数の補強部202の間における枠体203と、を含み、枠体203の幅が、ソーイング工程の際に切削される幅より狭く形成される。
図10から図13を参照すると、本発明の一実施例による半導体パッケージ用フレーム補強材200を用いた半導体パッケージの製造工程を順に示す平面図を確認することができる。
101 ユニット基板
102 認識マーク
200 フレーム補強材(半導体パッケージ用フレーム補強材)
201 本体部
202 補強部
203 枠体
204 開口部
300 接合材
Claims (20)
- 板状の長方形枠体状に基板に付着される本体部と、
前記本体部の内部に形成され、前記基板内におけるユニット(Unit)基板が露出するように形成された長方形孔状の多数の補強部と、
前記多数の補強部の間における枠体と、を含み、
前記枠体の幅が、ソーイング工程の際に切削される幅より狭く形成される、半導体パッケージ用フレーム補強材。 - 前記本体部が、前記基板の大きさに対応する大きさを有する、請求項1に記載の半導体パッケージ用フレーム補強材。
- 前記基板のダミー部に接合される、請求項1に記載の半導体パッケージ用フレーム補強材。
- 前記基板の片面または両面に接合される、請求項1に記載の半導体パッケージ用フレーム補強材。
- 前記基板の認識マークが露出するように形成された開口部をさらに含む、請求項1に記載の半導体パッケージ用フレーム補強材。
- 前記開口部は、前記基板に形成された認識マークより大きく形成される、請求項5に記載の半導体パッケージ用フレーム補強材。
- 前記基板より高い剛性を有する材料である、請求項1に記載の半導体パッケージ用フレーム補強材。
- 多数の回路パターンが形成され、ユニット(Unit)基板を含む基板を準備する段階と、
前記ユニット基板が露出するように前記基板に付着されるフレーム補強材を準備する段階と、
前記基板に前記フレーム補強材を接合する段階と、
前記基板にソーイング工程を施して前記フレーム補強材を除去する段階と、を含む、半導体パッケージの製造方法。 - 前記ユニット基板は、基板シートと、電子素子と、を含む、請求項8に記載の半導体パッケージの製造方法。
- 前記フレーム補強材は、板状の長方形枠体状に基板に付着される本体部と、前記本体部の内部に形成され、前記基板内におけるユニット(Unit)基板が露出するように形成された長方形孔状の多数の補強部と、前記多数の補強部の間における枠体と、を含み、前記枠体の幅が、ソーイング工程の際に切削される幅より狭く形成される、請求項8に記載の半導体パッケージの製造方法。
- 前記本体部が、前記基板の大きさに対応する大きさを有する、請求項10に記載の半導体パッケージの製造方法。
- 前記接合する段階において、前記フレーム補強材が、前記基板のダミー部に接合される、請求項8に記載の半導体パッケージの製造方法。
- 前記接合する段階において、前記フレーム補強材が、前記基板の片面または両面に接合される、請求項8に記載の半導体パッケージの製造方法。
- 前記フレーム補強材は、前記基板の認識マークが露出するように形成された開口部をさらに含む、請求項8に記載の半導体パッケージの製造方法。
- 前記開口部は、前記基板に形成された認識マークより大きく形成される、請求項14に記載の半導体パッケージの製造方法。
- 前記フレーム補強材は、前記基板より高い剛性を有する材料である、請求項8に記載の半導体パッケージの製造方法。
- 前記接合する段階において、前記フレーム補強材を一つ以上積層して接合する、請求項8に記載の半導体パッケージの製造方法。
- 前記接合する段階の後に、前記ユニット基板に電子素子を実装する段階をさらに含む、請求項8に記載の半導体パッケージの製造方法。
- 前記接合する段階の後に、前記基板上にモールディング部を形成する段階をさらに含む、請求項8に記載の半導体パッケージの製造方法。
- 前記除去する段階において、前記基板のダミー部および前記フレーム補強材が除去され、前記ユニット基板を含む一つの半導体パッケージが完成される、請求項8に記載の半導体パッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0120772 | 2013-10-10 | ||
KR20130120772A KR20150042043A (ko) | 2013-10-10 | 2013-10-10 | 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015076604A true JP2015076604A (ja) | 2015-04-20 |
Family
ID=53001200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014151578A Ceased JP2015076604A (ja) | 2013-10-10 | 2014-07-25 | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015076604A (ja) |
KR (1) | KR20150042043A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017208756A1 (ja) * | 2016-06-01 | 2017-12-07 | ソニー株式会社 | 金属フレーム、疑似ウエハ、半導体装置、電子機器、及び、半導体装置の製造方法 |
CN109686679A (zh) * | 2017-10-18 | 2019-04-26 | 三星电子株式会社 | 制造半导体封装的方法 |
JP2019160862A (ja) * | 2018-03-08 | 2019-09-19 | 日亜化学工業株式会社 | 発光装置の製造方法 |
US11757062B2 (en) | 2019-09-10 | 2023-09-12 | Nichia Corporation | Method for manufacturing light emitting device using reinforcement member |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102359873B1 (ko) * | 2015-06-16 | 2022-02-08 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
KR102525490B1 (ko) | 2017-10-24 | 2023-04-24 | 삼성전자주식회사 | 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174295A (ja) * | 1997-08-29 | 1999-03-16 | Citizen Electron Co Ltd | 電子回路のパッケージ方法 |
JPH11354664A (ja) * | 1998-06-03 | 1999-12-24 | Sony Chem Corp | 半導体装置 |
US20070257345A1 (en) * | 2006-05-02 | 2007-11-08 | Powertech Technology Inc. | Package structure to reduce warpage |
-
2013
- 2013-10-10 KR KR20130120772A patent/KR20150042043A/ko not_active Ceased
-
2014
- 2014-07-25 JP JP2014151578A patent/JP2015076604A/ja not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174295A (ja) * | 1997-08-29 | 1999-03-16 | Citizen Electron Co Ltd | 電子回路のパッケージ方法 |
JPH11354664A (ja) * | 1998-06-03 | 1999-12-24 | Sony Chem Corp | 半導体装置 |
US20070257345A1 (en) * | 2006-05-02 | 2007-11-08 | Powertech Technology Inc. | Package structure to reduce warpage |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017208756A1 (ja) * | 2016-06-01 | 2017-12-07 | ソニー株式会社 | 金属フレーム、疑似ウエハ、半導体装置、電子機器、及び、半導体装置の製造方法 |
US11069654B2 (en) | 2016-06-01 | 2021-07-20 | Sony Corporation | Metal frame, dummy wafer, semiconductor device, electronic device, and method of manufacturing semiconductor device |
CN109686679A (zh) * | 2017-10-18 | 2019-04-26 | 三星电子株式会社 | 制造半导体封装的方法 |
JP2019074529A (ja) * | 2017-10-18 | 2019-05-16 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置の製造方法 |
JP7217127B2 (ja) | 2017-10-18 | 2023-02-02 | 三星電子株式会社 | 半導体装置の製造方法 |
CN109686679B (zh) * | 2017-10-18 | 2023-11-14 | 三星电子株式会社 | 制造半导体封装的方法 |
JP2019160862A (ja) * | 2018-03-08 | 2019-09-19 | 日亜化学工業株式会社 | 発光装置の製造方法 |
US11227981B2 (en) | 2018-03-08 | 2022-01-18 | Nichia Corporation | Method for manufacturing light emitting device |
US11757062B2 (en) | 2019-09-10 | 2023-09-12 | Nichia Corporation | Method for manufacturing light emitting device using reinforcement member |
Also Published As
Publication number | Publication date |
---|---|
KR20150042043A (ko) | 2015-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5161732B2 (ja) | 半導体装置の製造方法 | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
JP2015076604A (ja) | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 | |
US20120153509A1 (en) | Semiconductor package and manufacturing method therefor | |
CN101542703B (zh) | 制造半导体的方法 | |
JP5980566B2 (ja) | 半導体装置及びその製造方法 | |
US20100326714A1 (en) | Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board | |
JP2009117450A (ja) | モジュールおよびその製造方法 | |
US20150123287A1 (en) | Semiconductor package and fabrication method thereof and substrate and packaging structure | |
JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
KR20130022821A (ko) | 스택 패키지 및 그의 제조 방법 | |
KR20150135412A (ko) | 반도체 장치 | |
JP4191204B2 (ja) | 半導体装置およびその製造方法 | |
JP2013106031A (ja) | 半導体パッケージ及びその製造方法 | |
JP2013016771A (ja) | 良品基板アレイモジュール及びその製造方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
JP2006210566A (ja) | 半導体装置 | |
JP2006228932A (ja) | 半導体パッケージ | |
JP3303825B2 (ja) | 半導体装置の製造方法 | |
KR20170059833A (ko) | 스트립기판 및 그 제조 방법 | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JP5233973B2 (ja) | モールドパッケージの製造方法 | |
EP1897424B1 (en) | Warpage preventing substrates and method of making same | |
JP2014107564A (ja) | 電子部品パッケージ及び電子部品パッケージの製造方法 | |
KR100771359B1 (ko) | 코어 스티프너를 구비한 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160927 |