[go: up one dir, main page]

JPH1172534A - テスト端子付き半導体装置およびｉｃソケット - Google Patents

テスト端子付き半導体装置およびｉｃソケット

Info

Publication number
JPH1172534A
JPH1172534A JP9232338A JP23233897A JPH1172534A JP H1172534 A JPH1172534 A JP H1172534A JP 9232338 A JP9232338 A JP 9232338A JP 23233897 A JP23233897 A JP 23233897A JP H1172534 A JPH1172534 A JP H1172534A
Authority
JP
Japan
Prior art keywords
external electrode
contact
test terminal
contact pin
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9232338A
Other languages
English (en)
Inventor
Tatsu Azuma
辰 東
Akihiro Kuroda
昭宏 黒田
Hiroaki Tosa
博昭 土佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9232338A priority Critical patent/JPH1172534A/ja
Priority to KR1019980000298A priority patent/KR19990023042A/ko
Priority to US09/030,268 priority patent/US5932891A/en
Publication of JPH1172534A publication Critical patent/JPH1172534A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装前の半導体装置のテストにおいて突起状
外部電極の変形を抑制しつつコンタクトピンと外部電極
との良好な電気的接続を得る。 【解決手段】 ＢＧＡ型半導体装置１の主表面には複数
の半田ボール１０が配列される。この半田ボール１０に
隣接して主表面上にテスト端子１１が設けられる。この
テスト端子１１にＩＣソケットのコンタクトピンが当接
される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、主表面に配列さ
れた複数の半田ボール，半田バンプ等の突起状外部電極
とテスト端子とを有する半導体装置の構造および半導体
装置のテストに使用するＩＣソケットの構造に関するも
のである。
【０００２】
【従来の技術】従来から、主表面に配列された複数の突
起状外部電極を有するＢＧＡ（Ball Grid Array ），Ｃ
ＳＰ（Chip Scale Package），ＫＧＤ（Known Good Di
e）等の半導体装置は知られている。これらの半導体装
置の中のＢＧＡ型半導体装置の一例が図１１に示されて
いる。図１１を参照して、ＢＧＡ型半導体装置１は、モ
ールド樹脂２と、ＬＳＩチップ３と、ワイヤ４と、接着
剤５と、配線層６と、基板７と、内部導体９と、半田ボ
ール１０とを備える。
【０００３】ＬＳＩチップ３は基板７の裏面側に搭載さ
れ、モールド樹脂２によって覆われている。ＬＳＩチッ
プ３は、ワイヤ４を介して配線層６と接続されている。
基板７にはスルーホール８が設けられ、このスルーホー
ル８内に内部導体９が形成される。この内部導体９上に
半田ボール１０が形成される。
【０００４】図１２には、図１１に示されるＢＧＡ型半
導体装置の平面図が示されている。この図１２における
ＸＩ−ＸＩ線に沿う断面が図１１に示されている。図１
２に示されるように、半田ボール１０は基板７の主表面
においてマトリックス状に配置されている。本願明細書
では、半田ボール１０等の突起電極が配列される表面を
半導体装置の主表面と称する。
【０００５】上記のような構造を有するＢＧＡ型半導体
装置１のテストを行なうには、図１３に示されるような
ＩＣソケットが使用可能である。このＩＣソケットは、
ＩＣソケット本体１２と、位置合わせプレート１４と、
ばね１５と、コンタクトピン１３とを備える。位置合わ
せプレート１４は半田ボール１０とコンタクトピン１３
とを受入れる貫通孔を有し、ばね１５によって支持され
ている。コンタクトピン１３は、貫通孔を通して半田ボ
ール１０の底面に当接される。このようにＩＣソケット
のコンタクトピン１３を半田ボール１０に直接接触させ
てテストを実施していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ようにコンタクトピン１３を半田ボール１０の底面と直
接接触させることにより、半田ボール１０が変形する場
合があった。それにより、実装後に隣り合う半田ボール
１０同士がショートする等の問題が生じていた。
【０００７】また、半田ボール１０の表面は、図１３等
に示されるように主に曲面により構成され、かつ凹凸を
有する場合が多い。このような半田ボール１０にコンタ
クトピン１３を直接接触させると、コンタクトピン１３
が半田ボール１０の表面における凸部のみとしか接触さ
れない場合がある。この場合には、コンタクトピン１３
と半田ボール１０との接触面積が小さくなり、テスト時
に適正な電気的特性が得られないという問題も生じる。
【０００８】さらに、半田ボール１０とコンタクトピン
１３とを直接接触させた場合には、コンタクトピン１３
の先端に半田屑が付着することもあり得る。この場合
に、コンタクトピン１３の先端に付着した半田屑が酸化
することにより、コンタクトピン１３と半田ボール１０
との接触不良が生じる。また、コンタクトピン１３に付
着した半田屑が他の半田ボール１０に転写され、実装後
に半田ボール１０同士がショートすることも懸念され
る。
【０００９】この発明は、上記のような課題を解決する
ためになされたものである。この発明の目的は、実装前
のテストの際の半田ボール等の外部電極の変形を効果的
に抑制しつつコンタクトピンと外部電極との良好な電気
的接続が得られる半導体装置およびＩＣソケットを提供
することにある。
【００１０】
【課題を解決するための手段】この発明に係るテスト端
子付き半導体装置は、主表面に配列された複数の突起状
外部電極を有し、その外部電極と接続される内部導体を
備える。テスト端子は、上記の主表面上に外部電極と隣
接して設けられる。そして、外部電極を介して内部導体
とテスト端子とが接続される。
【００１１】上記のように、外部電極と隣接してテスト
端子を設けることにより、このテスト端子にＩＣソケッ
トのコンタクトピンを当接させて実装前の半導体装置の
テストを行なうことが可能となる。それにより、コンタ
クトピンと半田ボール等の外部電極との直接接触を回避
でき、外部電極の変形を阻止することが可能となる。ま
た、テスト端子の材質を半田以外のものとすることによ
りコンタクトピンへの半田屑の転写をも阻止でき、コン
タクトピンと外部電極との電気的接続不良の発生をも抑
制することができる。さらに、たとえばテスト端子の表
面を平坦な面とする等の工夫を施すことにより、コンタ
クトピンとテスト端子との接触面積を十分に確保するこ
とが可能となる。また、内部導体が外部電極を介してテ
スト端子と接続されているので、外部電極が脱落してい
る場合には確実に不良判定を行なえる。
【００１２】なお、上記のテスト端子は、内部導体と間
隔をあけて配置されることが好ましく、外部電極は、内
部導体上とテスト端子の側面上とに延在することが好ま
しい。
【００１３】上記のようにテスト端子と内部導体とを間
隔をあけて配置し、内部導体上とテスト端子の側面上と
に延在するように外部導体を形成することにより、外部
電極によって内部導体とテスト端子とを接続することが
可能となる。
【００１４】また、上記のテスト端子は、隣り合う３つ
以上の外部電極に取囲まれる領域の中央部に配置される
ことが好ましい。
【００１５】上記のような位置にテスト端子を配置する
ことにより、周囲の外部電極とテスト端子との間の距離
を最大に保つことが可能となる。それにより、テスト端
子と周囲の外部電極との間のショートを効果的に抑制す
ることが可能となる。また、ＩＣソケットのコンタクト
ピンをテスト端子に当接させる際にコンタクトピンと周
囲の外部電極との接触をも効果的に抑制することが可能
となる。
【００１６】また、上記のテスト端子は、外部電極を取
囲むように形成されてもよい。それにより、テスト端子
にＩＣソケットのコンタクトピンを当接させる際に、外
部電極の外周側面とコンタクトピンとを当接させること
も可能となる。このとき、コンタクトピンと外部電極の
底面とが接触しないように配慮する。それにより、外部
電極の変形を抑制できる。上記のようにテスト端子のみ
ならず外部電極の外周側面ともコンタクトピンを当接さ
せることができるので、コンタクトピンの接触面積が増
大し、電気的に良好なコンタクトが得られる。なお、本
願明細書において「外部電極の底面」とは、主表面から
離れた側に位置する外部電極の表面のことを称するもの
と定義する。
【００１７】この発明に係るＩＣソケットは、１つの局
面では、主表面に配列された複数の突起状外部電極を有
するテスト端子付き半導体装置のテスト用のものであ
る。そして、ＩＣソケットは、コンタクトピンと、位置
合わせ機構とを備える。コンタクトピンは、テスト端子
に当接されテストを行なうものである。位置合わせ機構
は、外部電極の外周側面を用いてコンタクトピンとテス
ト端子との位置合わせを行なうものである。
【００１８】この発明に係るＩＣソケットが上記のよう
な位置合わせ機構を有することにより、外部電極の外周
側面を用いてコンタクトピンとテスト端子とを位置合わ
せすることが可能となる。それにより、外部電極の底面
（たとえば図１における半田ボール１０の下端面）を傷
つけることなくコンタクトピンとテスト端子との位置合
わせを行なえる。また、外部電極の外周側面を用いて上
記の位置合わせを行なうので、該位置合わせの際の外部
電極の変形をも問題とならない程度の範囲内に抑えるこ
とが可能となる。上記のようにしてコンタクトピンとテ
スト端子とを位置合わせした後、コンタクトピンをテス
ト端子に当接することにより実装前のテストを行なう。
【００１９】なお、上記の位置合わせ機構は、ＩＣソケ
ット本体に取付けられる位置合わせ部材を含むものであ
ってもよい。このとき、位置合わせ部材は、外部電極を
受入れる凹部と、該凹部と間隔をあけて設けられコンタ
クトピンを受入れる貫通孔とを有することが好ましい。
そして、上記の凹部内に外部電極を受入れた状態で貫通
孔内にコンタクトピンを挿入することにより、コンタク
トピンと外部電極との接触を回避しながらコンタクトピ
ンをテスト端子に当接させる。
【００２０】上記のような位置合わせ部材を有すること
により、位置合わせ部材に設けられた凹部内に外部電極
を受入れた状態で貫通孔を通してコンタクトピンをテス
ト端子と当接させることが可能となる。それにより、外
部電極の外周側面を用いたコンタクトピンとテスト端子
との位置合わせが行なえる。このとき、凹部と貫通孔と
が間隔をあけて設けられているので、その間に存在する
位置合わせ部材の一部によってコンタクトピンが外部電
極と接触することを回避することが可能となる。それに
より、コンタクトピンをテスト端子と当接させる際にコ
ンタクトピンによる外部電極の変形や外部電極の表面が
傷つくのを回避することが可能となる。また、上記の貫
通孔がコンタクトピンをテスト端子に当接させる際のガ
イドとして機能し得るので、コンタクトピンの先端にお
ける所望の面を確実にテスト端子に当接させることが可
能となる。
【００２１】また、上記の位置合わせ機構は、コンタク
トピンの先端に設けられ外部電極を受入れる凹部を含む
ものであってもよい。この場合、該凹部内に外部電極を
受入れた状態でコンタクトピンの先端がテスト端子に当
接される。
【００２２】上記のように、コンタクトピンの先端に外
部電極を受入れる凹部が設けられた場合にも、外部電極
の外周側面を用いてコンタクトピンとテスト端子との位
置合わせを行なうことが可能となる。また、外部電極を
コンタクトピンの先端の凹部内に受入れた状態でコンタ
クトピンとテスト端子とを当接しているので、凹部の内
周面と外部電極の外周側面とを当接させることも可能と
なる。それにより、電気的に適正なコンタクトが得られ
る。
【００２３】また、上記の凹部は、該凹部内に外部電極
を受け入れた状態で外部電極の底面と離隔される底面を
有することが好ましい。
【００２４】それにより、コンタクトピンとテスト端子
とを当接させる際に凹部の底面と外部電極の底面とが接
するのを回避することが可能となる。その結果、コンタ
クトピンとテスト端子とを当接させる際に外部電極の底
面が傷ついたり変形するのを阻止することが可能とな
る。
【００２５】この発明に係るＩＣソケットは、他の局面
では、主表面に配列された複数の突起状外部電極を有す
る半導体装置のテスト用のものである。そして、この他
の局面におけるＩＣソケットは、コンタクトピンと、網
状ワイヤとを備える。コンタクトピンは、先端に凹部を
有し、外部電極と電気的に接続されることにより上記の
テストを行なう。網状ワイヤは、上記の凹部を規定する
コンタクトピンの先端部に取付けられ、外部電極の底面
を除く外周側面に当接される。上記の網状ワイヤは、外
部電極を受入れる上端開口を有し、該上端開口を規定す
る網状ワイヤの上端部が全周にわたってコンタクトピン
の先端部と接続される。
【００２６】コンタクトピンの先端部に上記のような網
状ワイヤを取付けることにより、網状ワイヤを介して外
部電極とコンタクトピンとを電気的に接続することが可
能となる。この網状ワイヤは外部電極の底面を除く外周
側面と当接されるので、外部電極の底面が傷つくのを回
避することが可能となる。また、網状ワイヤは通常弾性
を有するので、網状ワイヤを外部電極に当接させたとし
ても外部電極の変形を抑制することも可能となる。さら
に、網状ワイヤを構成するワイヤ間に隙間が存在し、か
つ外部電極の表面形状に従って網状ワイヤは変形可能で
あるので、外部電極の表面に多少の凹凸等があったとし
ても外部電極と網状ワイヤとの接触面積を確保すること
が可能となる。また、網状ワイヤを構成するワイヤ間に
隙間が存在するので、半田屑等がその隙間を通って落下
する。そのため、半田屑が網状ワイヤに付着するのも抑
制できる。
【００２７】上記の網状ワイヤは、上記の凹部内に延在
し、外部電極の底面を受入れることにより該底面と網状
ワイヤとの接触を回避するための下端開口を有すること
が好ましい。そして、上端開口は下端開口より大きい開
口幅を有することが好ましい。
【００２８】上記のように網状ワイヤが下端開口を有す
ることにより、この下端開口内に外部電極の底面を受入
れることが可能となる。それにより、網状ワイヤと外部
電極の底面との接触を回避できる。また、上端開口が下
端開口より大きい開口幅を有することにより、網状ワイ
ヤは上方に広がる形状となる。それにより、コンタクト
ピンと外部電極の位置が多少ずれた場合においても、比
較的容易に外部電極を網状ワイヤ内に受入れることが可
能となる。
【００２９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図１〜図１０を用いて説明する。
【００３０】（実施の形態１）図１は、この発明の実施
の形態１におけるＢＧＡ型半導体装置を示す断面図であ
る。図２は、図１に示されるＢＧＡ型半導体装置の平面
図であり、Ｉ−Ｉ線に沿う断面構造が図１に示されてい
る。
【００３１】まず図１を参照して、ＢＧＡ型半導体装置
１は、モールド樹脂２と、ＬＳＩチップ３と、ワイヤ４
と、接着剤５と、配線層６と、基板７と、内部導体９
と、半田ボール１０と、テスト端子１１とを備える。
【００３２】ＬＳＩチップ３と配線層６とがワイヤ４を
介して電気的に接続される。配線層６は内部導体９と接
続され、内部導体９は半田ボール１０と接続される。こ
の半田ボール１０が外部電極として機能する。テスト端
子１１は、基板７の主表面上（ＢＧＡ型半導体装置１の
主表面上）に形成され、半田ボール１０を介して内部導
体９と接続される。
【００３３】なお、上記の配線層６の材質としては、Ｃ
ｕ層と、Ｎｉ層と、Ａｕ層との積層構造等を挙げること
ができる。このとき、テスト端子１１は、配線層６と同
一の材質により構成されることが好ましい。それによ
り、テスト端子１１と配線層６とを同一工程で形成で
き、製造コストの増大を抑制できる。また、テスト端子
１１の表面にＡｕ層を形成することにより、コンタクト
ピンとのコンタクト時の電気的特性を向上させることが
可能となる。
【００３４】上記の内部導体９は、たとえば半田により
構成されることが好ましい。それにより、内部導体９と
半田ボール１０との密着性を確保することが可能とな
る。また、内部導体９と半田ボール１０とのコンタクト
抵抗も低く抑えることが可能となる。
【００３５】次に、図２を参照して、半田ボール１０
は、ＢＧＡ型半導体装置１の主表面においてマトリック
ス状に配置されている。そして、この場合であれば、隣
り合う４つの半田ボール１０に取囲まれる四角形領域の
中央部にテスト端子１１は配置されている。テスト端子
１１をこのような位置に配置することにより、周囲の半
田ボール１０とテスト端子１１との間の距離を最大に保
つことが可能となる。それにより、高集積化に伴い半田
ボール１０間の間隔が小さくなった場合でも、テスト端
子１１と周囲の半田ボール１０間のショートを効果的に
抑制することが可能となる。また、ＩＣソケットのコン
タクトピンをテスト端子１１に当接させる際にも、コン
タクトピンと周囲の半田ボール１０との間の距離を確保
することが可能となる。それにより、コンタクトピンと
周囲の半田ボール１０との接触をも効果的に抑制するこ
とが可能となる。
【００３６】次に、図３を用いて、半田ボール１０近傍
の構造についてより詳しく説明する。図３（ａ）は、図
２におけるＩＩＩ−ＩＩＩ線に沿う断面を拡大した図で
あり、図３（ｂ）は、図３（ａ）に示される構造の平面
図である。
【００３７】まず図３（ａ）を参照して、配線層６は、
半田ボール１０の直下からスルーホール８内を経由して
基板７の裏面側にまで延在している。スルーホール８内
において配線層６によって取囲まれるように内部導体９
が形成されている。テスト端子１１は、基板７の主表面
（ＢＧＡ型半導体装置１の主表面）上に半田ボール１０
と隣接して形成されている。より詳しくは、テスト端子
１１の側面と半田ボール１０の側面とが接するようにテ
スト端子１１は形成される。
【００３８】また、テスト端子１１は、配線層６と間隔
をあけて形成される。半田ボール１０は、内部導体９上
と、配線層６とテスト端子１１間に位置する上記の主表
面上とに延在している。それにより、半田ボール１０を
介してテスト端子１１と、内部導体９および配線層６と
を接続することが可能となる。その結果、半田ボール１
０がたとえば脱落した場合には確実に不良判定を行なう
ことが可能となる。それにより、高精度なテストを行な
うことが可能となる。
【００３９】次に、図３（ｂ）を参照して、配線層６に
おいて上記の主表面上に延在する部分には切欠部６ａが
設けられる。この切欠部６ａの存在により、配線層６と
テスト端子１１とが直接接続されることを回避できる。
この切欠部６ａは、配線層６とテスト端子１１とのパタ
ーニングの際に形成すればよく、この切欠部６ａを形成
するための新たな工程は必要ない。
【００４０】なお、図３に示される構造では、半田ボー
ル１０の外周面において半田ボール１０とテスト端子１
１とが接続されているが、テスト端子１１は半田ボール
１０下にまで延在してもよい。しかしながら、この場合
においても、配線層６とテスト端子１１とは直接接続さ
れないように配慮する。このようにテスト端子１１を半
田ボール１０の下にまで延在させることにより、半田ボ
ール１０とテスト端子１１との接触面積を増大させるこ
とが可能となる。それにより、半田ボール１０とテスト
端子１１とのコンタクト抵抗を低減することが可能とな
る。
【００４１】次に、図４と図５とを用いて、図１および
図２に示されるＢＧＡ型半導体装置１のテスト用のＩＣ
ソケットについて説明する。図４と図５は、本実施の形
態１におけるＢＧＡ型半導体装置１のテスト用として使
用可能なＩＣソケットを示す断面図である。図４には図
２におけるＩＶ−ＩＶ線に対応する断面が示されてお
り、図５には図２におけるＩ−Ｉ線に対応する断面が示
されている。
【００４２】図４および図５を参照して、ＩＣソケット
は、ＩＣソケット本体１２と、コンタクトピン１３と、
位置合わせプレート１４と、ばね１５とを備える。位置
合わせプレート１４は、たとえば樹脂製であり、ばね１
５により支持され、半田ボール１０を受入れる凹部１４
ｂと、コンタクトピン１３を受入れる貫通孔１４ａとを
有する。
【００４３】上記の構造を有するＩＣソケットを用いて
テストを行なう際には、まず半田ボール１０側を下にし
て位置合わせプレート１４上にＢＧＡ型半導体装置１を
載置する。このとき、図５に示されるように、半田ボー
ル１０を凹部１４ｂ内に配置し、半田ボール１０の外周
側面を用いてテスト端子１１とコンタクトピン１３との
位置合わせを行なう。
【００４４】上記のように半田ボール１０の外周側面を
用いてテスト端子１１とコンタクトピン１３との位置合
わせを行なうべく、貫通孔１４ａと凹部１４ｂとの位置
関係を適切に調整するとともに、凹部１４ｂを次のよう
な構造とする。すなわち、凹部１４ｂは、半田ボール１
０の外周側面を支持する側壁と、該側壁と半田ボール１
０の外周側面とが当接した状態で半田ボール１０の底面
（主表面から離れた側の半田ボール１０の表面）と離隔
する底面とを有する。凹部１４ｂがこのような構造を有
することにより、凹部１４ｂと半田ボール１０の底面と
が接触することを回避でき、半田ボール１０の変形を問
題とならない程度の範囲内に抑えることも可能となる。
【００４５】上記のようにして半田ボール１０の外周側
面を用いてテスト端子１１とコンタクトピン１３との位
置合わせを行なった後、図４に示されるように貫通孔１
４ａを通してコンタクトピン１３をテスト端子１１と当
接させる。それにより、実装前のテストが行なえる。こ
のとき、貫通孔１４ａはコンタクトピン１３とテスト端
子１１とを当接させる際のガイドとしても機能し、コン
タクトピン１３の先端における所望の面を確実にテスト
端子１１と接触させることが可能となる。それにより、
適正なテストが行なえる。
【００４６】また、図４および図５に示されるように、
凹部１４ｂと貫通孔１４ａとは間隔をあけて設けられて
いる。それにより、コンタクトピン１３をテスト端子１
１と当接させる際に、コンタクトピン１３が半田ボール
１０と接触するのを回避することが可能となる。このこ
とも、半田ボール１０の変形や半田屑のコンタクトピン
１３への付着等の問題解消に寄与し得る。
【００４７】（実施の形態２）次に、図６〜図８を用い
て、この発明の実施の形態２におけるＢＧＡ型半導体装
置１とＩＣソケットとについて説明する。図６は、この
発明の実施の形態２におけるＢＧＡ型半導体装置１を示
す断面図である。図７は、図６に示される半導体装置の
平面図であり、ＶＩ−ＶＩ線に沿う断面が図６に対応す
る。
【００４８】図６および図７に示されるように、本実施
の形態２では、半田ボール１０を取囲むようにテスト端
子１１が形成されている。より詳しくは、図７に示され
るように、半田ボール１０の外周を規定する円と、テス
ト端子１１の外周を規定する円は同心円である。それ以
外の構造に関しては、図１および図２に示されるＢＧＡ
型半導体装置１と同様である。
【００４９】上記のような構造を有するＢＧＡ型半導体
装置１のテストを行なうには、たとえば図８に示される
ＩＣソケットを使用できる。図８に示されるように、Ｉ
Ｃソケットは、ＩＣソケット本体１２と、コンタクトピ
ン１３とを備える。コンタクトピン１３は凹部１６が設
けられた先端部１３ａを有している。
【００５０】上記のような構成を有するＩＣソケットを
用いて本実施の形態２におけるＢＧＡ型半導体装置１の
テストを行なう際には、コンタクトピン１３の先端に設
けられた凹部１６内に半田ボール１０を挿入するだけで
よい。それにより、半田ボール１０の外周側面を用いて
コンタクトピン１３とテスト端子１１との位置合わせを
行なうことができるとともにコンタクトピン１３とテス
ト端子１１とを当接させることが可能となる。
【００５１】このとき、凹部１６の底面と半田ボール１
０の底面とが当接しないようにする。それにより、半田
ボール１０の底面とコンタクトピン１３との接触を回避
することができ、半田ボール１０の変形を抑制すること
が可能となる。
【００５２】また、上記のように半田ボール１０を取囲
むようにテスト端子１１を設けることにより、テスト端
子１１とコンタクトピン１３の先端部とを当接させた際
に、凹部１６の内周面と半田ボール１０の外周面とを当
接させることも可能となる。それにより、コンタクトピ
ン１３における接触面積を増大させることが可能とな
り、電気的に適正なコンタクトが得られる。
【００５３】（実施の形態３）次に、図９および図１０
を用いて、この発明の実施の形態３におけるＩＣソケッ
トについて説明する。図９は、この発明の実施の形態３
におけるＩＣソケットの構造を示す断面図である。図１
０は、図９におけるコンタクトピン１３の先端部１３ａ
近傍を拡大した斜視図である。
【００５４】まず図９を参照して、本実施の形態３にお
けるＩＣソケットでは、コンタクトピン１３の先端に網
状ワイヤ１７が設けられている。この網状ワイヤ１７を
半田ボール１０に当接することにより、半田ボール１０
とコンタクトピン１３とが電気的に接続され、実装前の
テストが行なえる。上記以外の構造に関しては図８に示
されるＩＣソケットとほぼ同様である。
【００５５】次に、図１０を用いて、本実施の形態３に
おける網状ワイヤ１７について詳しく説明する。網状ワ
イヤ１７は、たとえばコンタクトピン１３と同じ材質に
より構成され、弾性を有する。それにより、網状ワイヤ
１７を半田ボール１０に当接した際の半田ボール１０の
変形を効果的に抑制することが可能となる。
【００５６】また、網状ワイヤ１７を採用することによ
り、半田ボール１０の表面に凹凸があった場合において
も、半田ボール１０と網状ワイヤ１７との接触面積を確
保することが可能となる。それは、網状ワイヤ１７を構
成するワイヤ間に隙間が存在することや、半田ボール１
０の表面に凹凸があった場合においても、網状ワイヤ１
７が半田ボール１０の表面形状に従って容易に変形し得
ることに起因する。
【００５７】さらに、網状ワイヤ１７を用いることによ
り、半田屑が網状ワイヤを構成するワイヤ間の隙間を通
って落下する。そのため、半田屑は網状ワイヤ１７に付
着しにくくなり、半田屑が付着することによる従来の問
題をも解消することが可能となる。
【００５８】図１０に示されるように、網状ワイヤ１７
は、上端開口を規定するリング状の上端部１７ａと、下
端開口を規定するリング状の下端部１７ｂとを有する。
そして、上端開口の径が下端開口の径よりも大きくなる
ように設定されている。それにより、網状ワイヤ１７が
上方に広がる形状となり、上端開口からの半田ボール１
０の受入れが容易に行なえる。また、コンタクトピン１
３に半田ボール１０との位置合わせ機能をも付与するこ
とが可能となる。
【００５９】他方、上記の下端開口は、網状ワイヤ１７
と半田ボール１０の底面との接触を回避するためのもの
であり、このような下端開口を有することにより半田ボ
ール１０の底面を傷つけることを阻止することが可能と
なる。
【００６０】また、図１０に示されるように、上端部１
７ａは全周にわたって先端部１３ａと接続されることが
好ましい。それにより、網状ワイヤ１７の耐久性を確保
することが可能となる。なお、網状ワイヤ１７の上端部
１７ａは、先端部１３ａと係合されてもよいし、先端部
１３ａに融着されてもよい。
【００６１】さらに、図１０に示されるように、網状ワ
イヤ１７は、凹部１６内に延在し、下端部１７ｂは凹部
１６内で自由状態となっている。このことも、網状ワイ
ヤ１７と半田ボール１０とを当接させた際に網状ワイヤ
１７の変形を許容する一因となり得る。また、網状ワイ
ヤ１７を半田ボール１０に押し付けた際の荷重を網状ワ
イヤ１７全体に効果的に分散でき、半田ボール１０の変
形抑制にも寄与し得る。
【００６２】なお、上記の各実施の形態では、本発明を
ＢＧＡ型半導体装置に適用した場合についての説明を行
なったが、主表面に配列される複数の突起状外部電極を
有する半導体装置であれば本発明を適用可能である。
【００６３】上述のようにこの発明の実施の形態につい
て説明を行なったが、今回開示された実施の形態はすべ
ての点で例示であって制限的なものではないと考えられ
るべきである。本発明の範囲は特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更が含まれることが意図される。
【００６４】
【発明の効果】以上説明したように、この発明に係るテ
スト端子付き半導体装置では、外部電極と隣接してテス
ト端子を設けている。それにより、このテスト端子にＩ
Ｃソケットのコンタクトピンを当接させて実装前の半導
体装置のテストを行なうことが可能となる。それによ
り、コンタクトピンと半田ボール等の外部電極との直接
接触を回避でき、外部電極の変形を阻止することが可能
となる。また、コンタクトピンへの半田屑の転写をも阻
止でき、コンタクトピンと外部電極との接続不良をも解
消することができる。さらに、テスト端子の表面を平坦
な面とする等の工夫を施すことにより、コンタクトピン
とテスト端子との接触面積を十分に確保することが可能
となる。それにより、テスト時に適正な電気的特性が得
られ、適正なテストを行なえる。また、内部導体が外部
電極を介してテスト端子と接続されているので、外部電
極が脱落している場合には確実に不良判定を行なえる。
それにより、テスト精度を向上させることが可能とな
る。このように、この発明に係るテスト端子付き半導体
装置によれば、外部電極の変形を回避しつつ適正かつ高
精度なテストが行なえる。
【００６５】また、テスト端子と内部導体とを間隔をあ
けて配置し、内部導体上とテスト端子の側面上とに延在
するように外部導体を形成した場合には、外部電極によ
って内部導体とテスト端子とを接続することが可能とな
る。それにより、実装前のテストの精度を向上させるこ
とができるという上述の効果が得られる。
【００６６】また、テスト端子が隣り合う３つ以上の外
部電極に取囲まれる領域の中央部に配置された場合に
は、周囲の外部電極とテスト端子との間の距離を最大に
保つことが可能となる。それにより、テスト端子と周囲
の外部電極との間のショートを効果的に阻止することが
可能となる。また、ＩＣソケットのコンタクトピンをテ
スト端子に当接させる際にコンタクトピンと周囲の外部
電極との接触をも効果的に抑制することが可能となる。
これらのことも、テストの精度向上に寄与し得る。
【００６７】また、テスト端子が外部電極を取囲むよう
に形成された場合には、テスト端子にＩＣソケットのコ
ンタクトピンを当接させる際に、外部電極の外周側面と
コンタクトピンとを当接させることも可能となる。この
とき、コンタクトピンと外部電極の底面とが接触しない
ように配慮することにより、外部電極の変形を抑制する
ことが可能となる。上記のようにテスト端子のみならず
外部電極の外周側面ともコンタクトピンを当接させるこ
とができるので、電気的に良好なコンタクトが得られ
る。その結果、外部電極の変形を制御しつつ高精度なテ
ストが行なえる。
【００６８】この発明に係るＩＣソケットは、１つの局
面では、外部電極の外周側面を用いてコンタクトピンと
テスト端子とを位置合わせする位置合わせ機能を有す
る。それにより、外部電極の底面を傷つけることなくコ
ンタクトピンとテスト端子との位置合わせを行なえる。
また、外部電極の外周側面を用いて上記の位置合わせを
行なうので、該位置合わせの際の外部電極の変形をも問
題とならない程度の範囲内に抑えることが可能となる。
上記のようにしてコンタクトピンとテスト端子とを位置
合わせした後、コンタクトピンをテスト端子に当接する
ことにより実装前のテストを行なう。それにより、既に
説明したように、適正なテストが行なえる。また、コン
タクトピンと外部電極との直接接触を避けることができ
るので、コンタクトピンへの半田の転写を防止できる。
それにより、コンタクトピンの寿命を長くすることも可
能となる。
【００６９】なお、上記の位置合わせ機構がＩＣソケッ
ト本体に取付けられる位置合わせ部材を含み、位置合わ
せ部材が、外部電極を受入れる凹部と、該凹部と間隔を
あけて設けられコンタクトピンを受入れる貫通孔とを有
する場合には、位置合わせ部材に設けられた凹部内に外
部電極を受入れた状態で貫通孔を通してコンタクトピン
をテスト端子と当接させることが可能となる。それによ
り、外部電極の外周側面を用いたコンタクトピンとテス
ト端子との位置合わせが行なえ、上述のように適正なテ
ストが行なえる。このとき、凹部と貫通孔とが間隔をあ
けて設けられているので、位置合わせ部材によってコン
タクトピンと外部電極とが接触することを回避すること
が可能となる。それにより、コンタクトピンをテスト端
子と当接させる際にコンタクトピンによる外部電極の変
形や外部電極の表面が傷つくのを回避することが可能と
なる。また、上記の貫通孔がコンタクトピンをテスト端
子に当接させる際のガイドとして機能し得るので、コン
タクトピンの先端における所望の面を確実にテスト端子
に当接させることが可能となる。それにより、コンタク
トピンとテスト端子との良好なコンタクトが得られる。
【００７０】また、コンタクトピンの先端に外部電極を
受入れる凹部が設けられた場合にも、外部電極の外周側
面を用いてコンタクトピンとテスト端子との位置合わせ
を行なうことが可能となる。それにより、前述の場合と
同様に、適正なテストが行なえる。また、外部電極をコ
ンタクトピンの先端の凹部内に受入れた状態で、コンタ
クトピンとテスト端子とを当接させているので、凹部の
内周面と外部電極の外周側面とを当接させることも可能
となり、電気的に適正なコンタクトが得られる。
【００７１】また、上記の凹部が該凹部内に外部電極を
受け入れた状態で外部電極の底面と離隔される底面とを
有する場合には、コンタクトピンとテスト端子とを当接
させる際に、凹部の底面と外部電極の底面とが接するの
を回避することが可能となる。それにより、コンタクト
ピンとテスト端子とを当接させる際に外部電極の底面が
傷ついたり変形するのを阻止することが可能となる。
【００７２】この発明に係るＩＣソケットは、他の局面
では、コンタクトピンの先端に網状ワイヤを有してい
る。それにより、網状ワイヤを介して外部電極とコンタ
クトピンとを電気的に接続することが可能となる。この
網状ワイヤは外部電極の底面を除く外周側面と当接され
るので、外部電極の底面が傷つくのを回避することが可
能となる。また、網状ワイヤは弾性を有するので、網状
ワイヤを外部電極に当接させたとしても外部電極の変形
を抑制することも可能となる。さらに、網状ワイヤを構
成するワイヤ間に隙間が存在し、かつ外部電極の表面形
状に従って網状ワイヤは変形可能であるので、外部電極
の表面に多少の凹凸等があったとしても外部電極と網状
ワイヤとの接触面積を確保することが可能となる。それ
により、テスト時に適正な電気的特性が得られ、適正な
テストが行なえる。また、網状ワイヤを構成するワイヤ
間に隙間が存在するので、半田屑等がその隙間を通って
落下する。そのため、半田屑が網状ワイヤに付着するの
も抑制でき、網状ワイヤと外部電極との接触不良をも解
消することが可能となる。このように、網状ワイヤを用
いることにより、網状ワイヤと外部電極とを直接接触さ
せた場合においても、外部電極の変形を効果的に抑制で
き、外部電極との接触面積をも確保でき、かつ外部電極
との接触不良をも回避することが可能となる。
【００７３】上記の網状ワイヤが、上記の凹部内に延在
し、外部電極の底面を受入れることにより該底面と網状
ワイヤとの接触を回避するための下端開口を有し、上端
開口が下端開口より大きい開口幅を有する場合には、次
のような効果が得られる。すなわち、網状ワイヤが下端
開口を有することにより、この下端開口内に外部電極の
底面を受入れることが可能となる。それにより、網状ワ
イヤと外部電極の底面との接触を回避でき、より効果的
に外部電極の変形を抑制することが可能となる。また、
上端開口が下端開口より大きい開口幅を有することによ
り、網状ワイヤは上方に広がる形状となる。それによ
り、外部電極を網状ワイヤ内に挿入しやすくなるばかり
でなく、コンタクトピンと外部電極の位置が多少ずれた
場合においても、比較的容易に外部電極を網状ワイヤ内
に受入れることが可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における半導体装置
を示す断面図である。
【図２】 図１に示される半導体装置の平面図である。
【図３】 （ａ）は実施の形態１における半田ボール近
傍の構造の一例を示す断面図である。（ｂ）は（ａ）に
示される構造の平面図である。
【図４】 図１に示される半導体装置のテスト用のＩＣ
ソケットの断面図である。
【図５】 図１に示される半導体装置のテスト用のＩＣ
ソケットの断面図である。
【図６】 この発明の実施の形態２における半導体装置
を示す断面図である。
【図７】 図６に示される半導体装置の平面図である。
【図８】 図６に示される半導体装置のテスト用のＩＣ
ソケットを示す断面図である。
【図９】 本発明の実施の形態３におけるＩＣソケット
を示す断面図である。
【図１０】 図９に示されるＩＣソケットにおけるコン
タクトピンの先端部を示す斜視図である。
【図１１】 従来の半導体装置の一例を示す断面図であ
る。
【図１２】 図１１に示される半導体装置の平面図であ
る。
【図１３】 図１１に示される半導体装置のテスト用の
ＩＣソケットの一例を示す断面図である。
【符号の説明】
１ ＢＧＡ型半導体装置、２ モールド樹脂、３ ＬＳ
Ｉチップ、４ ワイヤ、５ 接着剤、６ 配線層、６ａ
切欠部、７ 基板、８ スルーホール、９内部導体、
１０ 半田ボール、１１ テスト端子、１２ ＩＣソケ
ット本体、１３ コンタクトピン、１３ａ 先端部、１
４ 位置合わせプレート、１４ａ 貫通孔、１４ｂ，１
６ 凹部、１５ ばね、１７ 網状ワイヤ、１７ａ 上
端部、１７ｂ 下端部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｅ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 主表面に配列された複数の突起状外部電
    極を有するテスト端子付き半導体装置であって、 前記外部電極と接続される内部導体を備え、 前記テスト端子は、前記主表面上に前記外部電極と隣接
    して設けられ、 前記外部電極を介して前記内部導体と前記テスト端子と
    が接続される、テスト端子付き半導体装置。
  2. 【請求項２】 前記テスト端子は、前記内部導体と間隔
    をあけて配置され、 前記外部電極は、前記内部導体上と前記テスト端子の側
    面上とに延在する、請求項１に記載のテスト端子付き半
    導体装置。
  3. 【請求項３】 前記外部電極は、マトリックス状に配置
    され、 前記テスト端子は、隣り合う３つ以上の前記外部電極に
    取囲まれる領域の中央部に配置される、請求項１または
    ２に記載のテスト端子付き半導体装置。
  4. 【請求項４】 前記テスト端子は、前記外部電極を取囲
    むように形成される、請求項１または２に記載のテスト
    端子付き半導体装置。
  5. 【請求項５】 主表面に配列された複数の突起状外部電
    極を有するテスト端子付き半導体装置のテスト用のＩＣ
    ソケットであって、 前記テスト端子に当接され前記テストを行なうコンタク
    トピンと、 前記外部電極の外周側面を用いて前記コンタクトピンと
    前記テスト端子との位置合わせを行なう位置合わせ機構
    と、を備えた、ＩＣソケット。
  6. 【請求項６】 前記位置合わせ機構は、ＩＣソケット本
    体に取付けられる位置合わせ部材を含み、 前記位置合わせ部材は、前記外部電極を受入れる凹部
    と、該凹部と間隔をあけて設けられ前記コンタクトピン
    を受入れる貫通孔とを有し、 前記凹部内に前記外部電極を受入れた状態で前記貫通孔
    内に前記コンタクトピンを挿入することにより、前記コ
    ンタクトピンと前記外部電極との接触を回避しながら前
    記コンタクトピンを前記テスト端子に当接させる、請求
    項５に記載のＩＣソケット。
  7. 【請求項７】 前記位置合わせ機構は、前記コンタクト
    ピンの先端に設けられ前記外部電極を受入れる凹部を含
    み、 前記凹部内に前記外部電極を受入れた状態で前記コンタ
    クトピンの先端が前記テスト端子に当接される、請求項
    ５に記載のＩＣソケット。
  8. 【請求項８】 前記凹部は、該凹部内に前記外部電極を
    受け入れた状態で前記外部電極の底面と離隔される底面
    を有する、請求項６または７に記載のＩＣソケット。
  9. 【請求項９】 主表面に配列された複数の突起状外部電
    極を有する半導体装置のテスト用のＩＣソケットであっ
    て、 先端に凹部を有し、前記外部電極と電気的に接続される
    ことにより前記テストを行なうコンタクトピンと、 前記凹部を規定する前記コンタクトピンの先端部に取付
    けられ、前記外部電極の底面を除く外周側面に当接され
    る網状ワイヤとを備え、 前記網状ワイヤは、前記外部電極を受入れる上端開口を
    有し、該上端開口を規定する前記網状ワイヤの上端部が
    全周にわたって前記コンタクトピンの先端部と接続され
    る、ＩＣソケット。
  10. 【請求項１０】 前記網状ワイヤは、前記凹部内に延在
    し、前記外部電極の底面を受入れることにより該底面と
    前記網状ワイヤとの接触を回避するための下端開口を有
    し、 前記上端開口は、前記下端開口より大きい開口幅を有す
    る、請求項９に記載のＩＣソケット。
JP9232338A 1997-08-28 1997-08-28 テスト端子付き半導体装置およびｉｃソケット Withdrawn JPH1172534A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9232338A JPH1172534A (ja) 1997-08-28 1997-08-28 テスト端子付き半導体装置およびｉｃソケット
KR1019980000298A KR19990023042A (ko) 1997-08-28 1998-01-08 테스트단자부착 반도체 장치 및 아이씨 소켓
US09/030,268 US5932891A (en) 1997-08-28 1998-02-25 Semiconductor device with test terminal and IC socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9232338A JPH1172534A (ja) 1997-08-28 1997-08-28 テスト端子付き半導体装置およびｉｃソケット

Publications (1)

Publication Number Publication Date
JPH1172534A true JPH1172534A (ja) 1999-03-16

Family

ID=16937646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9232338A Withdrawn JPH1172534A (ja) 1997-08-28 1997-08-28 テスト端子付き半導体装置およびｉｃソケット

Country Status (3)

Country Link
US (1) US5932891A (ja)
JP (1) JPH1172534A (ja)
KR (1) KR19990023042A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1169896A1 (en) * 1999-03-17 2002-01-09 Input/Output, Inc. Low stress die attachment
WO2009120482A1 (en) * 2008-03-24 2009-10-01 Fairchild Semiconductor Corporation Sip substrate
JP2011100763A (ja) * 2009-11-04 2011-05-19 Nec Computertechno Ltd 半導体パッケージ、半導体モジュール及び半導体モジュールの検査方法
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
JPH10335035A (ja) * 1997-05-30 1998-12-18 Ando Electric Co Ltd Ｂｇａ−ｉｃ用測定機構
WO1999000844A2 (en) * 1997-06-30 1999-01-07 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements
JP4060919B2 (ja) * 1997-11-28 2008-03-12 富士通株式会社 電気的接続装置、接触子製造方法、及び半導体試験方法
US6144213A (en) * 1998-05-05 2000-11-07 Agilent Technologies Ball grid array probing technique
US6272741B1 (en) * 1998-07-24 2001-08-14 Autosplice, Inc. Hybrid solder ball and pin grid array circuit board interconnect system and method
US6075255A (en) * 1998-09-14 2000-06-13 Silicon Integrated Systems Company Contactor system for a ball grid array device
US6644982B1 (en) * 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US6456099B1 (en) 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US6313999B1 (en) * 1999-06-10 2001-11-06 Agere Systems Optoelectronics Guardian Corp. Self alignment device for ball grid array devices
KR100374630B1 (ko) * 1999-12-20 2003-03-03 삼성전자주식회사 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법
US7557452B1 (en) * 2000-06-08 2009-07-07 Micron Technology, Inc. Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
TW524386U (en) * 2001-12-18 2003-03-11 Via Tech Inc Device for combining IC connection device and circuit board
TW531821B (en) * 2002-02-08 2003-05-11 Ultratera Corp Fixture for use in test of semiconductor package and process with use of the same
US6732904B1 (en) * 2002-10-21 2004-05-11 Feng-Chien Hsu Solder ball holding terminal in a BGA arrangement
TW200612523A (en) * 2004-10-07 2006-04-16 Kuang-Chih Lai LGA packaged integrated circuit adapter
JP2007064841A (ja) * 2005-08-31 2007-03-15 Advantest Corp 電子部品試験装置用のキャリブレーションボード
US7522401B2 (en) * 2006-05-26 2009-04-21 Intel Corporation Static dissipative layer system and method
JP4845685B2 (ja) * 2006-11-15 2011-12-28 日立オートモティブシステムズ株式会社 端子の接続構造及び端子の接続方法、並びに制御装置
US8120175B2 (en) * 2007-11-30 2012-02-21 International Business Machines Corporation Soft error rate mitigation by interconnect structure
JP2010129514A (ja) * 2008-12-01 2010-06-10 Renesas Electronics Corp 半導体集積回路用ソケット
US8237273B2 (en) * 2010-03-04 2012-08-07 Powertech Technology Inc. Metal post chip connecting device and method free to use soldering material
CN102914673B (zh) 2011-08-03 2015-09-30 旺矽科技股份有限公司 探针测试装置
US9590333B1 (en) 2016-01-04 2017-03-07 Incavo Otax, Inc. Low profile, integrated circuit test socket

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
JPH0677467B2 (ja) * 1992-12-25 1994-09-28 山一電機株式会社 Ｉｃソケット
US5418471A (en) * 1994-01-26 1995-05-23 Emulation Technology, Inc. Adapter which emulates ball grid array packages
JP2571023B2 (ja) * 1994-09-01 1997-01-16 日本電気株式会社 Ｂｇａ型半導体装置
JPH0888063A (ja) * 1994-09-16 1996-04-02 Yamaichi Electron Co Ltd Ｉｃソケットの接触構造
JPH08288036A (ja) * 1995-04-10 1996-11-01 Mitsubishi Electric Corp Ｂｇａパッケージ用ソケットおよびその組み立て方法
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1169896A1 (en) * 1999-03-17 2002-01-09 Input/Output, Inc. Low stress die attachment
EP1169896A4 (en) * 1999-03-17 2004-07-21 Input Output Inc LOW-VOLTAGE SEMICONDUCTOR CUBE MOUNT
US6861587B1 (en) 1999-03-17 2005-03-01 Input/Output, Inc. Low stress die attachment
WO2009120482A1 (en) * 2008-03-24 2009-10-01 Fairchild Semiconductor Corporation Sip substrate
TWI496253B (zh) * 2008-03-24 2015-08-11 Fairchild Semiconductor 系統級封裝基板
JP2011100763A (ja) * 2009-11-04 2011-05-19 Nec Computertechno Ltd 半導体パッケージ、半導体モジュール及び半導体モジュールの検査方法
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法
CN109752413B (zh) * 2018-12-27 2021-08-03 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法

Also Published As

Publication number Publication date
KR19990023042A (ko) 1999-03-25
US5932891A (en) 1999-08-03

Similar Documents

Publication Publication Date Title
JPH1172534A (ja) テスト端子付き半導体装置およびｉｃソケット
US5949242A (en) Method and apparatus for testing unpackaged semiconductor dice
US6563223B2 (en) Interconnection component for facilitating testing of packaged integrated circuits
JP2000512065A (ja) 超小型電子素子のコネクタ
US7898276B2 (en) Probe card with stacked substrate
EP0856889A2 (en) Semiconductor device mount structure and semiconductor device mounting method
CA2732459A1 (en) Test contact system for testing integrated circuits with packages having an array of signal and power contacts
JP3063687B2 (ja) マルチチップモジュール
JP2005010147A (ja) 検査機能付きモジュール及びその検査方法。
US20080218188A1 (en) Jig for printed substrate inspection and printed substrate inspection apparatus
JPH1117058A (ja) Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法
JP2001177005A (ja) 半導体装置及びその製造方法
JP3425125B2 (ja) Ｂｇａパッケージ用ソケット
WO1999021227A1 (en) Connector assembly for accommodating bga-style components
KR100548803B1 (ko) 프로브 카드의 프로브 핀 블록
KR101974931B1 (ko) 반도체 패키지 테스트용 소켓 모듈
JP2000235062A (ja) バーンイン試験装置およびそれを用いた半導体装置の製造方法
JP2870930B2 (ja) Ｔａｂ用テープのリード部分の導電突起形成方法
JPH10300783A (ja) コンタクトプローブおよびそれを備えたプローブ装置
JPH10150130A (ja) 半導体装置用ソケット
JP3042408B2 (ja) 半導体装置の測定方法及び測定治具
JP2987330B2 (ja) 圧接挟持型コネクター
JPH0661316A (ja) プローブ集合体
JP3024046B2 (ja) 半導体パッケージ
JP2003036908A (ja) 表面実装用接触端子、その端子を用いたプリント基板、および携帯情報端末装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102