[go: up one dir, main page]

KR100374630B1 - 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법 - Google Patents

반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법 Download PDF

Info

Publication number
KR100374630B1
KR100374630B1 KR10-1999-0059440A KR19990059440A KR100374630B1 KR 100374630 B1 KR100374630 B1 KR 100374630B1 KR 19990059440 A KR19990059440 A KR 19990059440A KR 100374630 B1 KR100374630 B1 KR 100374630B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
socket
test
test socket
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-1999-0059440A
Other languages
English (en)
Other versions
KR20010057242A (ko
Inventor
최정환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0059440A priority Critical patent/KR100374630B1/ko
Priority to US09/738,311 priority patent/US6492825B2/en
Publication of KR20010057242A publication Critical patent/KR20010057242A/ko
Application granted granted Critical
Publication of KR100374630B1 publication Critical patent/KR100374630B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

칩 크기 패키지(Chip Scaled Package: CSP) 방식으로 패키지된 반도체 장치를 테스트하기 위한 테스트용 소켓, 인쇄 회로 기판 및 테스트 방법이 개시된다. CSP 방식으로 패키지된 반도체 장치를 테스트하기 위하여, 본 발명에 일면에 따른 테스트용 소켓의 상벽은 테스트되는 반도체 장치의 패드들을 테스트용 소켓의 외부에 개방시키도록 형성되는 소켓 개구부를 구비한다. 또한, 본 발명의 다른 면에 따른 인쇄 회로 기판에는 전술한 본 발명의 일면에 따른 테스트용 소켓이 장착된다. 본 발명의 다른 면에 따른 인쇄 회로 기판은 전술한 소켓 개구부가 개방되도록 형성된 기판 개구부를 구비한다. 본 발명에 따른 테스트용 소켓 및 인쇄 회로 기판에 의하여, 고속으로 동작하는 반도체 장치의 파형을 패드에 직접 프로빙(probing)함으로서 측정할 수 있다.

Description

반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법{Socket, printed circuit board, and test method for semiconductor device}
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법에 관한 것이다.
최근의 반도체 소자들은 수백 메가 헤르쯔의 높은 주파수 대역에서 동작한다. 이러한 높은 주파수 대역에서는 패키지의 기생 성분들이 반도체 소자의 동작에 영향이 커진다. 따라서, 기생 성분인 저항, 인덕턴스, 및 커패시턴스 등을 줄이기 위하여 칩 크기 패키지(chip scaled package, CSP) 방식이 도입된다. 칩 크기 패키지(CSP) 방식은 종래의 플라스틱 패키지에 비하여 크기가 작다. 그러므로, 칩 크기 패키지 방식에 의하면, 기생 성분들이 감소된다.
도 1 및 도 2를 참조하여, 종래의 칩 크기 패키지 방식을 설명하면 다음과 같다. 반도체 장치(11)의 상부에는 폴리아미드(polyamide)등의 칩 표면 보호막(22)이 덮여져 반도체 장치(11)를 보호한다. 칩 크기 패키지 방식으로 패키지된 반도체 장치(11)의 볼들(13)은 패드들(15)에 빔-리드(beam-lead, 17)들을 통하여 연결된다. 또한, 반도체 장치(11)의 상부에는 테이프(28) 등이 덮여 반도체 장치를 보호한다.
일반적으로, 칩 크기 패키지 방식으로 패키지된 반도체 장치(11)는 테스트될 때, 테스트용 소켓에 장착된다. 도 3, 도 4, 및 도 5를 참조하면, 종래 기술에 의한 테스트용 소켓(30)은 테스트되는 반도체 장치(44)를 고정시키는 외측벽(31)들, 상벽(45) 및 하부 지지대(47)를 구비한다. 또한, 패드(53)들에 빔-리드들(미도시)을 통해 연결된 볼(43)들 각각에 접촉하며, 상벽(45)을 관통하여 형성되는 볼 접촉 스프링(ball contact spring, 32)들을 구비한다.
그런데, 칩 크기 패키지(CSP) 방식에서는, 반도체 장치(44)의 상부에 도 1 및 도 2에 도시된 바와 같이 볼들(13) 및 빔리드(17)들이 존재한다. 따라서, 패키지의 필요 부분을 디캡(decap)하더라도, 볼들(13) 및 빔리드(17)들 때문에 반도체 장치(44)에 직접 억세스할 수 없다. 그러므로, 일반적인 플라스틱 패키지와 달리 반도체 장치가 동작하는 주파수에서 반도체 장치 표면의 신호 파형을 직접 측정하는 것이 불가능하다.
본 발명의 목적은 칩 크기 패키지 방식으로 패키지된 반도체 장치의 칩 표면의 파형을 직접 검출할 수 있는 테스트용 소켓을 제공하는 것이다.
본 발명의 다른 목적은 칩 크기 패키지 방식으로 패키지된 반도체 장치의 칩 표면의 파형을 직접 검출할 수 있는 테스트용 소켓이 장착되는 인쇄 회로 기판(printed circuit board, PCB)을 제공하는 것이다.
본 발명의 또다른 목적은 칩 크기 패키지 방식으로 패키지된 반도체 장치의 칩 표면의 파형을 직접 검출할 수 있는 반도체 장치의 테스트 방법을 제공하는 것이다.
도 1은 종래 기술에 의한 칩 크기 패키지 방식으로 패키지된 반도체 장치를 상부에서 바라본 단면도이며, 도 2는 도 1에 도시된 반도체 장치의 A-A' 면을 절단한 단면도이다.
도 3은 종래 기술에 의한 테스트용 소켓을 상부에서 바라본 단면도이며, 도 4 및 도 5는 각각 도 3에 도시된 테스트용 소켓의 B-B' 면 및 C-C' 면을 절단한 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 테스트용 소켓을 상부에서 바라본 단면도이며, 도 7 및 도 8은 각각 도 6에 도시된 테스트용 소켓의 D-D' 면 및 E-E' 면을 절단한 단면도들이다.
도 9는 본 발명의 다른 실시예에 의한 테스트용 소켓을 상부에서 바라본 단면도이며, 도 10 및 도 11은 각각 도 9에 도시된 테스트용 소켓의 F-F' 면 및 G-G' 면을 절단한 단면도들이다.
도 12는 인쇄회로 기판을 상부에서 바라본 단면도이고, 도 13은 도 12에 도시된 인쇄 회로 기판의 H-H' 면을 절단한 단면도이다.
상기와 같은 목적들을 달성하기 위한 본 발명의 일면은, 칩 크기 패키지 방식으로 패키지된 반도체 장치를 테스트하는 테스트용 소켓에 관한 것이다.
본 발명의 일면에 의한 반도체 장치의 테스트용 소켓은, 테스트되는 반도체 장치를 고정시키는 외측벽들, 상벽 및 하부 지지대를 구비한다. 또한, 테스트되는 반도체 장치의 패드들에 연결된 볼들 각각에 접촉하며, 상벽을 관통하여 형성된 볼 접촉 스프링들, 및 테스트되는 반도체 장치의 패드들을 테스트용 소켓의 외부에 개방시키도록 상벽에 형성된 소켓 개구부를 구비한다.
본 발명의 다른 일면은, 칩 크기 방식으로 패키지된 반도체 장치의 테스트용 소켓이 장착되는 인쇄 회로 기판에 관한 것이다. 본 발명의 다른 일면에 의한 인쇄 회로 기판은, 본 발명의 일면에 의한 테스트용 소켓의 소켓 개구부를 통하여 개방된 반도체 장치의 패드들을 개방시키도록 형성되는 기판 개구부를 구비한다. 바람직하기로는, 본 발명의 일면에 따른 반도체 장치 테스트용 소켓은, 본 발명의 다른 일면에 따른 인쇄 회로 기판의 하부에 부착되는 것이 바람직하다. 더욱 바람직하기로는, 본 발명의 일면에 의한 테스트용 소켓의 소켓 개구부는 본 발명의 다른 면에 의한 인쇄 회로 기판의 기판 개구부와 그 크기 및 위치가 유사하여 패드가 개방되도록 하는 것이 더욱 바람직하다.
본 발명의 또다른 일면은, 칩 크기 패키지 방식으로 패키지된 반도체 장치의 칩 표면 파형을 직접 검출할 수 있는 반도체 장치의 테스트 방법에 관한 것이다. 본 발명의 또다른 일면에 의한 반도체 장치의 테스트 방법은, 테스트되는 반도체 장치가 장착되는 테스트용 소켓에, 반도체 장치의 패드들이 개방되도록 소켓 개구부를 형성하는 단계; 테스트용 소켓에, 테스트되는 반도체 장치를 장착하는 단계; 테스트용 소켓이 장착되는 인쇄 회로 기판에, 테스트용 소켓이 장착되었을 때 소켓개구부를 통하여 반도체 장치의 패드들이 개방되도록 기판 개구부를 형성하는 단계; 인쇄 회로 기판의 하부에, 소켓 개구부가 상향이 되도록 테스트용 소켓을 부착하는 단계; 및 기판 개구부 및 소켓 개구부를 통하여 반도체 장치를 테스트하는 단계로 구성된다.
이상과 같은 본 발명에 따른 반도체 장치의 테스트 장치들 및 방법에 의하여, 칩 크기 패키지 방식으로 패키지된 반도체 장치의 칩 표면의 파형을 직접 검출할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 6은 본 발명의 일 실시예에 따른 테스트용 소켓(60)을 상부에서 바라본 단면도이며, 도 7 및 도 8은 각각 도 6에 도시된 테스트용 소켓(60)의 D-D' 면 및 E-E' 면을 절단한 단면도들이다.
도 6, 도 7, 및 도 8을 참조하면, 본 발명의 바람직한 일 실시예에 의한 반도체 장치 테스트용 소켓(60)은, 하부 지지대(77), 외측벽들(61) 및 상벽(75)을 구비하여 테스트되는 반도체 장치(74)를 지지한다. 또한, 상벽(75)을 관통하여 형성된 볼 접촉 스프링들(62)을 구비한다. 볼 접촉 스프링들(62)은 테스트되는 반도체장치(74)의 패드들(63)에 연결된 볼들(73) 각각에 접촉하여, 반도체 장치(74)에 신호를 입/출력한다. 뿐만 아니라, 테스트되는 반도체 장치(74)의 패드들(63)을 테스트용 소켓(60)의 외부에 개방시키도록 상벽(75)에 형성된 소켓 개구부(68)를 구비한다.
본 명세서에서는, 칩 크기 패키지 방식으로 패키지된 반도체 장치(74) 전체를 보호하는 테이프(미도시) 등의 보호막은 생략된다.
반도체 장치의 볼들(73)은 빔-리드들(미도시)에 의하여 패드들(63)에 연결된다. 테스트되는 반도체 장치(74)는 테스트용 소켓의 하부 지지대(77) 상에 장착된다. 하부 지지대(77) 상에 장착된 반도체 장치(74)는 외측벽들(61)에 의하여 고정된다. 그러면, 테스트용 소켓(60)의 상벽(75)을 관통하여 형성된 볼 접촉 스프링들(62)이 볼들(73)에 연결된다. 테스트 공정에서는, 볼 접촉 스프링들(62)은 반도체 장치(74)가 용이하게 테스트용 소켓(60)에 장착되도록 돕는다. 그런데, 테스트용 소켓(60)의 상벽(75)에는 패드들(63)이 개방되도록 소켓 개구부(68)가 구비되어 있다. 그러므로, 테스트되는 반도체 장치(74)의 패드들(63)은 테스트용 소켓(60)의 외부에 개방된다.
즉, 패드들(63)을 볼들(73)에 본딩시키기 위한 빔-리드들(미도시)이 반도체 장치(74)의 패드들(63)이 위치하는 부분을 통하여 패드들(63)과 연결된다. 그러므로, 패키지를 화학적으로 디캡하면, 반도체 장치의 패드들(63)이 위치하는 부분은 개방된다. 따라서, 개방된 패드들(63)에 외부로부터 소켓 개구부(68)를 통하여 직접 프로빙하여 파형을 측정할 수 있다. 그러므로, 소켓 개구부(68)는 패드들(63)의위치에 맞도록 형성된다.
반도체 장치(74) 표면의 파형을 직접 측정해야하는 이유는, 테스트용 소켓(60)의 볼 접촉 스프링들(62)을 통해 입/출력되는 신호는 볼 접촉 스프링들(62)의 인덕턴스에 의해 영향을 받을 수 있기 때문이다. 또한, 반도체 장치가 오동작하는 이유가 테스트용 소켓(60) 및 반도체 장치(74) 간의 연결 상태가 좋지 않은 경우를 구별할 수 있게 된다.
도 9는 본 발명의 다른 실시예에 의한 테스트용 소켓(90)을 상부에서 바라본 단면도이며, 도 10 및 도 11은 각각 도 9에 도시된 테스트용 소켓(90)의 F-F' 면 및 G-G' 면을 절단한 단면도들이다.
도 9, 도 10, 및 도 11을 참조하면, 본 발명의 다른 실시예에 의한 반도체 장치 테스트용 소켓(90)은, 테스트되는 반도체 장치(104)를 지지하기 위한 하부 지지대(107), 외측벽들(91) 및 상벽(105)을 구비한다. 또한, 테스트되는 반도체 장치(90)의 패드들(103)에 빔-리드들(미도시)을 통해 연결된 볼들(93) 각각에 접촉하며, 상벽(105)을 관통하여 형성된 볼 접촉 스프링들(92)을 구비한다. 뿐만 아니라, 테스트되는 반도체 장치(104)의 패드들(103)을 테스트용 소켓(90)의 외부에 개방시키도록 상벽(105)에 형성된 소켓 개구부(98)를 구비한다.
도 9, 10, 및 11에 도시된 테스트용 소켓(90)은, 도 6, 7, 및 8에 도시된 테스트용 소켓(60)과 그 구성 및 동작이 매우 유사하다. 다만, 도 6, 7, 및 8에 도시된 테스트용 소켓(60)에 장착되는 반도체 장치(74)의 패드들(63)은 중앙 정렬 방식(center pad type)으로 중앙에 정렬되어 있으나, 도 9, 10, 및 11에 도시된 테스트용 소켓(90)에 장착되는 반도체 장치(104)의 패드들(103)은 에지 정렬 방식(edge pad type)으로 가장자리에 정렬되어 있다는 점에만 차이가 있을 뿐이다. 따라서, 본 명세서에서는 설명의 간략화를 위하여 도 9 내지 도 11에 대한 자세한 설명이 생략된다.
도 12는 인쇄 회로 기판(120)을 상부에서 바라본 단면도이고, 도 13은 도 12에 도시된 인쇄 회로 기판(120)의 H-H'면을 절단한 단면도이다.
본 발명의 바람직한 실시예에 의한 인쇄 회로 기판(120)은 테스트용 소켓(60)의 소켓 개구부(68)를 통하여 테스트되는 반도체 장치(74)의 패드들(63)이 개방되도록 기판 개구부(128)를 구비한다. 바람직하기로는, 테스트용 소켓(60)은 도 6 내지 도 8에 도시된 본 발명의 일 실시예에 따른 테스트용 소켓(60)이거나, 또는 도 9 내지 도 11에 도시된 본 발명의 다른 실시예에 의한 테스트용 소켓(90)이다. 그리고, 본 발명의 일면에 의한 테스트용 소켓(60)의 소켓 개구부(68)가 본 발명의 다른 면에 의한 인쇄 회로 기판(120)의 기판 개구부(128)에 일치하도록 인쇄 회로 기판(120)의 하부에 장착된다. 그러므로, 인쇄 회로 기판(120)의 상부에서 소켓 개구부(68) 및 기판 개구부(128)를 통하여 테스트되는 반도체 장치(74)의 패드들(63)에 직접 프로빙하여 파형을 측정할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 발명의 일면에 의한 테스트용 소켓은 중앙 정렬 및 에지 정렬방식에 의하여 배치된 패드들에 관하여만 기술되었으나, 어느 정렬 방식을 가지는 패드들에 있어서도, 그러한 패드들을 개방시킬 수 있는 개구부를 가지는 테스트용 소켓은 본 발명의 기술적 사상에 포함된다.
또한, 본 발명의 또다른 일면에 의한, 반도체 장치의 테스트 방법에서, 소켓 개구부 및 기판 개구부를 형성하는 단계의 순서는 반드시 지켜져야 하는 것은 아니다. 다만, 테스트되는 반도체 장치의 패드들을 개방할 수 있도록 적절한 단계에서 개구부들을 형성하면 족하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의한 반도체 장치 테스트용 장치들 및 방법에 의하여, 칩 크기 패키지 방식으로 패키지된 반도체 장치가 고속으로 동작할 때 반도체 표면에서 직접 파형을 검출할 수 있다.

Claims (3)

  1. 칩 크기 패키지(Chip Scaled Package: CSP) 방식으로 패키지된 반도체 장치를 테스트하기 위한 테스트용 소켓에 있어서,
    상기 반도체 장치를 고정시키는 외측벽들, 상벽 및 하부 지지대;
    상기 반도체 장치의 패드들에 연결된 볼(ball)들 각각에 접촉하며, 상기 상벽을 관통하여 형성된 볼 접촉 스프링(ball contact spring)들; 및
    상기 반도체 장치의 패드들을 상기 테스트용 소켓의 외부에 개방시키도록, 상기 상벽에 형성된 소켓 개구부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트용 소켓.
  2. 반도체 장치의 인쇄 회로 기판에 있어서,
    상기 인쇄 회로 기판의 하부에 테스트용 소켓의 상벽이 부착되고,
    상기 테스트용 소켓의 소켓 개구부가 개방되도록 형성되는 기판 개구부를 구비하며,
    상기 테스트용 소켓은
    상기 반도체 장치를 고정시키는 외측벽들, 상기 상벽 및 하부 지지대;
    상기 반도체 장치의 패드들에 연결된 볼(ball)들 각각에 접촉하며, 상기 상벽을 관통하여 형성된 볼 접촉 스프링(ball contact spring)들; 및,
    상기 반도체 장치의 패드들을 상기 테스트용 소켓의 외부에 개방시키도록 상기 상벽에 형성된 상기 소켓 개구부를 구비하는 것을 특징으로 하는 반도체 장치의 인쇄 회로 기판.
  3. 반도체 장치의 테스트 방법에 있어서,
    테스트되는 반도체 장치가 장착되는 테스트용 소켓에, 상기 반도체 장치의 패드들이 개방되도록 소켓 개구부를 형성하는 단계;
    상기 테스트용 소켓에, 상기 반도체 장치를 장착하는 단계;
    상기 테스트용 소켓이 장착되는 인쇄 회로 기판에, 상기 테스트용 소켓이 장착되었을 때 상기 소켓 개구부를 통하여 상기 반도체 장치의 패드들이 개방되도록 기판 개구부를 형성하는 단계;
    상기 인쇄 회로 기판의 하부에, 상기 소켓 개구부가 상향이 되도록 상기 테스트용 소켓을 부착하는 단계; 및
    상기 기판 개구부 및 상기 소켓 개구부를 통하여 상기 반도체 장치를 테스트하는 단계로 구성된 것을 특징으로 하는 반도체 장치의 테스트 방법.
KR10-1999-0059440A 1999-12-20 1999-12-20 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법 Expired - Fee Related KR100374630B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1999-0059440A KR100374630B1 (ko) 1999-12-20 1999-12-20 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법
US09/738,311 US6492825B2 (en) 1999-12-20 2000-12-18 Socket and printed circuit board for semiconductor device, and method of testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0059440A KR100374630B1 (ko) 1999-12-20 1999-12-20 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법

Publications (2)

Publication Number Publication Date
KR20010057242A KR20010057242A (ko) 2001-07-04
KR100374630B1 true KR100374630B1 (ko) 2003-03-03

Family

ID=19627321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0059440A Expired - Fee Related KR100374630B1 (ko) 1999-12-20 1999-12-20 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법

Country Status (2)

Country Link
US (1) US6492825B2 (ko)
KR (1) KR100374630B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508088B1 (ko) * 2003-02-28 2005-08-17 삼성전자주식회사 칩 스케일 패키지의 테스트 장치 및 방법
TW200745572A (en) * 2006-06-09 2007-12-16 Visera Technologies Co Ltd Manufacturing method of wafer-level testing circuit board, and the structure thereof
TWI332087B (en) * 2007-04-12 2010-10-21 Advanced Semiconductor Eng A detecting device for package substrate
CN104251922B (zh) * 2013-06-27 2017-05-03 深圳市江波龙电子有限公司 限位框、芯片测试装置及芯片测试方法
KR20200012211A (ko) * 2018-07-26 2020-02-05 삼성전자주식회사 반도체 소자 테스트 시스템, 반도체 소자 테스트 방법, 및 반도체 소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297350A (ja) * 1994-04-26 1995-11-10 Nippondenso Co Ltd 半導体装置
JPH09275168A (ja) * 1996-04-05 1997-10-21 Minnesota Mining & Mfg Co <3M> 試験用ｉｃソケット及びこのｉｃソケットに使用可能な可撓性回路基板
KR19990023042A (ko) * 1997-08-28 1999-03-25 다니구찌 이찌로오, 기타오카 다카시 테스트단자부착 반도체 장치 및 아이씨 소켓
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Ｉｃデバイスソケット

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242933B1 (en) * 1999-10-04 2001-06-05 St Assembly Test Services Device probe socket forming part of a test head, interfacing between test head and a probe handler, used for device strip testing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297350A (ja) * 1994-04-26 1995-11-10 Nippondenso Co Ltd 半導体装置
JPH09275168A (ja) * 1996-04-05 1997-10-21 Minnesota Mining & Mfg Co <3M> 試験用ｉｃソケット及びこのｉｃソケットに使用可能な可撓性回路基板
KR19990023042A (ko) * 1997-08-28 1999-03-25 다니구찌 이찌로오, 기타오카 다카시 테스트단자부착 반도체 장치 및 아이씨 소켓
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Ｉｃデバイスソケット

Also Published As

Publication number Publication date
KR20010057242A (ko) 2001-07-04
US20010004216A1 (en) 2001-06-21
US6492825B2 (en) 2002-12-10

Similar Documents

Publication Publication Date Title
KR100443476B1 (ko) 반도체 장치와 그 패키지 방법
US5838159A (en) Chip carrier to allow electron beam probing and FIB modifications
US5644247A (en) Test socket and method for producing known good dies using the test socket
CA2488832C (en) Multi-socket board for open/short tester
JPS62163973A (ja) プロ−ブ装置
KR100374630B1 (ko) 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법
US5396032A (en) Method and apparatus for providing electrical access to devices in a multi-chip module
US6278128B1 (en) Semiconductor device having external connection terminals formed in two-dimensional area
US5291127A (en) Chip-lifetime testing instrument for semiconductor devices
US6426531B1 (en) Semiconductor integrated circuit device and a method of assembly thereof
US20230207401A1 (en) Analog sense points for measuring circuit die
KR20220091186A (ko) 프로브 카드
KR100378185B1 (ko) 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
KR100420434B1 (ko) 반도체패키지용 회로기판
JP2002196037A (ja) 半導体パッケージ
KR100273306B1 (ko) 반도체 패키지 테스트 소켓
JPH06232295A (ja) 集積回路
JPH06222109A (ja) 集積回路
US7061258B2 (en) Testing integrated circuits
CN118914226A (zh) 测量机台与半导体芯片的故障侦测方法
US20030094964A1 (en) Dut testing board
JPH0442943A (ja) 半導体装置の検査装置
JPH0735771A (ja) 半導体装置の電気的特性の検査用治具
JPH1164441A (ja) 集積回路のテストボード
KR20000003212A (ko) 패드들이 비대칭으로 배치된 반도체장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991220

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20001018

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991220

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020626

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030102

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060105

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070125

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20080201

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee