[go: up one dir, main page]

KR100378185B1 - 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 - Google Patents

테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 Download PDF

Info

Publication number
KR100378185B1
KR100378185B1 KR10-2000-0060706A KR20000060706A KR100378185B1 KR 100378185 B1 KR100378185 B1 KR 100378185B1 KR 20000060706 A KR20000060706 A KR 20000060706A KR 100378185 B1 KR100378185 B1 KR 100378185B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
chip
package tape
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0060706A
Other languages
English (en)
Other versions
KR20020030140A (ko
Inventor
송윤규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0060706A priority Critical patent/KR100378185B1/ko
Priority to US09/940,877 priority patent/US6632996B2/en
Publication of KR20020030140A publication Critical patent/KR20020030140A/ko
Application granted granted Critical
Publication of KR100378185B1 publication Critical patent/KR100378185B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

마이크로 비지에이와 같이 메모리 칩이 아래를 향하여 설계되어 용이하게 테스트할 수 없는 패키지 방법으로 조립된 칩을 테스트하기 위한 패키지 테이프가 개시된다. 패키지 테이프는 반도체 칩이 부착되는 영역이외의 가드영역에 형성되는 적어도 하나의 탭과, 반도체 칩이 부착되는 영역에 형성되며 반도체 칩의 대응되는 테스트용 패드와 접착되는 적어도 하나의 패드를 구비한다. 또한 패키지 테이프는적어도 하나의 탭과 이에 대응하는 적어도 하나의 패드를 전기적으로 연결하는 적어도 하나의 금속선을 구비한다. 본 발명에 의해 반도체 칩의 회로가 아래를 향하고 있어서 전기적 특성을 프루빙(probing)할 방법이 없는 반도체 칩을 용이하게 테스트할 수 있게 되는 장점이 있다.

Description

테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프{Micro ball grid array package tape including tap for testing}
본 발명은 반도체 칩의 회로가 아래를 향하고 있는 패키지 타입을 가지는 반도체 장치에 관한 것으로서, 특히 마이크로 비지에이(μ-BGA: micro ball grid array, 이하 마이크로 비지에이) 패키지(package)의 테이프를 이용하여 칩을 테스트 할 수 있게 하는 마이크로 비지에이 패키지 테이프에 관한 것이다.
최근 경쟁적으로 개발되고있는 Cellular Phone, 캠코더, 메모리카드(Memory Card) 및 많은 무선기기 등에서는 시스템의 용량이 대형화되고, 고속동작의 요구가 증가하는 추세에 있다. 예를 들어, PC의 CPU의 속도가 증가함에 따라 그에 대응하는 메모리장치 또한 대용량, 고속동작이 요구된다.
이를 극복하기 위하여 새로운 Memory가 발표되고 있으며 최근 개발이 완료된 RAMBUS DRAM이 그 예이다.
메모리소자의 능력을 극대화시키는 작업과 더불어 패키지 부문도, 시스템이 요구하는 고속, 대용량의 소자들의 성능을 약화시키지 않도록 고성능(High Quality), 고신뢰성(High Reliability)을 실현하는 다양한 패키지 방법을 제시하고 있다. 이러한 개발경향을 기존의 패키지와 구별하여 CSP(Chip Size Package)로 부르는데, CSP는 거의 모든 반도체 회사마다 자체의 독특한 이름으로 발표되고 있다.
CSP는 크게 2가지의 장점을 가지고 있다. 그 첫째가 패키지의 크기와 무게를 획기적으로 줄일 수 있다는 점이고, 둘 째는 낮은 인덕턴스(Inductance) 값을 얻을 수 있어 고속 동작속도를 얻을 수 있다는 점이다.
CSP중 Tessera 사에서 시작된 마이크로 비지에이(Micro Ball Grid Array)는, 여러 가지 CSP 중에서 실제 칩 크기의 패키지(Real Chip Size Package)로서 기존의패키지와 비교하여 그 크기와 무게를 약 1/3 수준으로 줄일 수 있는 특징을 가지고 있다. 또한 마이크로 비지에이의 독특한 구조에 의하여 스트레스를 현저히 감소시킬 수 있는 장점이 있다. 현재 고속의 Rambus DRAM이 이 패키지를 사용하고 있다.
도 1은 기존의 패키지 방법을 설명하는 도면이다. 기존의 패키지 방법은 회로(110)가 설계되어 있는 칩(100)을 몰딩 컴파운드(120)로 감싸고 핀(130)을 이용하여 소켓(140)에 연결하는 방법을 사용한다.
도 2는 마이크로 비지에이에 의한 패키지 방법을 설명하는 도면이다. 회로(210)가 설계되어 있는 칩(200)이 접착제(미도시)에 의해 테이프(220)의 한쪽면에 접착되고, 테이프(220) 자체에 형성된 빔리드본딩용 도전성 금속패턴들(미도시)이 칩(200)의 본딩 패드들(미도시)에 대응하여 빔리드 본딩 된다. 테이프(220)의 반대면에 솔더볼(230)이 부착된다. 솔더볼(230)은 대응하는 소켓(240)에 연결된다. 여기서 테이프(220)는 폴리이미드(polyimide) 재질의 절연필름이다.
도 2를 참조하면, 마이크로 비지에이 패키지 방법은 기존의 패키지 방법과 차이가 있음을 알 수 있다. 즉, 기존의 패키지의 골격을 이루던 리드프레임(leadframe) 대신에 엘라스토머(elastomer)라는 접착제나 폴리이미드(polyimide) 계열의 유기기판을 사용하고, 핀 대신에 솔더볼(solder ball)과 솔더범프(solder bump)를 외부연결단자로 사용한다. 따라서 마이크로 비지에이 패키지는 인쇄회로기판(PCB: Printed Circuit Board)에 실장(Mounting)하는 공정에서 보다 높은 실장 밀도를 달성할 수 있다.
그런데 대부분의 반도체 칩들에서 제어 패드들(Control Pads), 데이터 패드들(Data Pads) 및 공급전원 패드들(Power Pads) 외의 모니터하기 위한 패드들(DC 확인 패드, 테스트 모드 패드들)은 와이어 본딩(Wire Bonding)되지 않는다. 따라서 기존의 패키지 방법으로 조립된 반도체 칩을 불량분석 하기 위해서는 디캡(De-cap) 즉, 동작중인 반도체 칩의 패키지 윗덮개를 제거시킨 후 확인하고자 하는 패드에 직접 프루빙(probing)하여 DC 레벨 등의 전기적 특성을 확인한다. 기존의 패키지 방법에서는 반도체 칩(100)의 회로(110)부분이 위를 향하도록 하여 조립되므로 실제로 윗덮개만 제거후 프루빙(probing)이 가능하다.
그러나 마이크로 비지에이 패키지에서는 반도체 칩(200)의 회로(210)부분이 아래를 향하도록 하여 조립되는 특성 때문에 디캡(De-cap)을 하더라도 프루빙(probing)할 방법이 없는 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 반도체 칩의 전기적 특성을 용이하게 확인 할 수 있게 하는 패키지 테이프를 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 기존의 패키지 방법을 설명하는 도면이다.
도 2는 마이크로 비지에이에 의한 패키지 방법을 설명하는 도면이다.
도 3은 일반적인 마이크로 비지에이 패키지의 구조를 옆에서 본 측면도이다.
도 4는 본 발명의 실시예에 따른 패키지 테이프를 나타내는 도면이다.
도 5a는 도 4에 도시된 본 발명에 따른 패키지 테이프를 사용하는 마이크로 비지에이 패키지의 평면도이다.
도 5b는 도 5a에 도시된 마이크로 비지에이 패키지를 디캡(De-cap)한 후의 평면도이다.
도 6은 도 4에 도시된 본 발명에 따른 패키지 테이프를 다른 형태로 사용하는 마이크로 비지에이 패키지의 평면도이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따르면 마이크로 비지에이 패키지 방법으로 조립된 칩을 테스트하기 위한 패키지 테이프가 제공된다. 상기 패키지 테이프는 반도체 칩을 테스트하기 위해 상기 반도체 칩이 부착되는 영역이외의 가드영역(Guard Area)에 형성되는 적어도 하나의 탭을 구비한다. 또한 상기 반도체 칩이 부착되는 영역에 형성되고 상기 반도체 칩의 대응되는 테스트용 패드와 접착되는 적어도 하나의 패드를 구비한다. 상기 패키지 테이프는 상기 적어도 하나의탭과 상기 적어도 하나의 패드를 전기적으로 연결하는 적어도 하나의 금속선을 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 3은 일반적인 마이크로 비지에이 패키지의 구조를 옆에서 본 측면도이다. 반도체 칩(300)에 설계된 회로(310)부분이 아래로 향해있고 테이프(320)에 부착된다. 테이프(320)의 반대면에는 솔더볼(330)이 부착된다. 칩(300)의 주변의 테이프(320)부분인 가드영역(Guard Area)(340)에 본 발명의 탭들(미도시)과 금속선들(미도시)이 구비된다. 이는 후술하는 도 4에서 상세히 설명된다. 칩(300)이 부착된 부분을 제외한 테이프(320)의 나머지 부분은 보호막(350)으로 덮혀 있다. 보호막(350)은 테이프(320)의 배선을 보호하고 절연을 하기 위한 것으로서 보통 검정색상의 불투명 실리콘 고무로 형성된다.
도 4는 본 발명의 일실시예에 따른 패키지 테이프를 나타내는 도면이다. 도 4를 참조하면, 본 발명의 일실시예에 따른 패키지 테이프는 칩이 부착되는 영역(440)에 반도체 칩의 대응되는 테스트용 패드와 접착되는 패드들(410)이 위치하고 가드영역(Guard Area)(450) 부분에 탭들(430)이 위치한다. 탭들(430)은 하나 또는 그 이상의 갯수로 형성된다. 탭(430)과 패드들(410)을 금속선들(420)이 전기적으로 연결하고 있다.
이하 도 4를 참조하여 본 발명의 제 일실시예에 따른 패키지 테이프가 상세히 설명된다. 마이크로 비지에이 패키지는 반도체 칩의 회로부분이 아래를 향하도록 하여 조립되는 특성 때문에 디캡(De-cap)을 하더라도 프루빙(probing)할 방법이 없는 단점이 있다. 도 4를 참조하면, 테스트 하려는 반도체 칩의 패드들(미도시)이 테이프상의 대응되는 패드들(410)과 연결된다. 그리고 테이프상의 패드들(410)로부터 가드영역(Guard Area)(450)까지 금속선들(420)을 연결하고 그 끝단에 프루빙(probing)이 용이하도록 탭들(430)을 위치시킨다. 탭들(430)도 금속선들(420)과 마찬가지로 전기를 통할 수 있는 금속으로 만들어진다. 그러한 금속으로 구리를 예로 들 수 있다. 따라서 모니터링(monitoring) 하거나 포싱(forcing)하려는 패드들(410)을 직접 프루빙(probing)할 수는 없으나 이들에 연결되어 가드영역(Guard Area)(450)에 위치된 탭들(430)을 프루빙(probing)하여 칩을 테스트할 수 있게된다.
도 5a는 도 4에 도시된 본 발명에 따른 패키지 테이프를 사용하는 마이크로 비지에이 패키지의 평면도이다. 도 5b는 도 5a에 도시된 마이크로 비지에이 패키지를 디캡(De-cap)한 후의 평면도이다.
도 5a를 참조하면, 칩이 부착되는 영역(500) 주변의 가드영역(Guard Area)(520)이 보호막(530)에 의해 가려져 있다. 즉, 탭들과 금속선들이 부착된 곳(510)은 보이지 않으며 일반 사용자들은 기존의 마이크로 비지에이 패키지와 동일하게 생각한다. 도 5b를 참조하면, 칩의 특성을 테스트 하고자 할 때에는 디캡(De-cap)에 의해 칩이 부착되는 영역(540) 주위의 보호막(530)이 제거되고 금속선들(550)과 탭들(570)이 나타난다. 따라서 칩의 특성 테스트시 다른 타입의 패키지처럼 디캡(De-cap)에 의해 마이크로 비지에이 패키지에서도 탭들(570)을 이용하여 칩의 특성을 모니터링(monitoring) 하거나 포싱(forcing)할 수 있다. 배선들(580)은 내부 패드들을 연결한 배선들이 칩이 부착되는 영역(540) 외부로 라우팅(Routing)된 것을 나타낸 것이다.
도 6은 도 4에 도시된 본 발명에 따른 패키지 테이프를 다른 형태로 사용하는 마이크로 비지에이 패키지의 평면도이다. 칩이 부착되는 영역(600) 주변의 가드영역(Guard Area)(620)이 보호막(630)에 의해 가려져 있고 탭들(640)과 금속선들(660)이 있는 부분만이 노출되어있다. 따라서 이 경우에는 디캡(De-cap)에 의하지 않고서도 칩을 모니터링(monitoring) 하거나 포싱(forcing)할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 마이크로 비지에이 패키지 테이프는 반도체 칩의 전기적 특성을 용이하게 확인 할 수 있게 하는 장점이 있다.
이상에서와 같이 도면과 명세서에서 최적의 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 마이크로 비지에이 패키지 테이프는, 반도체 칩의 회로가 아래를 향하고 있어서 프루빙(probing)할 방법이 없는 반도체 칩을 디캡(De-cap)에 의하지 않고 용이하게 전기적 특성을 테스트할 수 있게 하는 장점이 있다.

Claims (4)

  1. 반도체 칩을 테스트하기 위해 상기 반도체 칩이 부착되는 영역이외의 가드영역에 형성되는 적어도 하나의 탭 ;
    상기 반도체 칩이 부착되는 영역에 형성되고 상기 반도체 칩의 대응되는 테스트용 패드와 접착되는 적어도 하나의 패드 ; 및
    상기 적어도 하나의 탭과 상기 적어도 하나의 패드를 전기적으로 연결하는 적어도 하나의 금속선을 구비하며,
    상기 적어도 하나의 탭은,
    전기를 통할 수 있는 금속으로 만들어진 것을 특징으로 하는 마이크로 비지에이 패키지 테이프
  2. 삭제
  3. 제 1항에 있어서 상기 적어도 하나의 탭은,
    상기 가드영역 전체를 덮는 보호막에 의해서 가려져 있는 것을 특징으로 하는 마이크로 비지에이 패키지 테이프
  4. 제 1항에 있어서 상기 적어도 하나의 탭은,
    상기 가드영역 위의 상기 적어도 하나의 탭이 있는 부분만이 노출되고 상기 가드영역의 다른 부분은 보호막으로 가려져 있는 것을 특징으로 하는 마이크로 비지에이 패키지 테이프
KR10-2000-0060706A 2000-10-16 2000-10-16 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 Expired - Fee Related KR100378185B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0060706A KR100378185B1 (ko) 2000-10-16 2000-10-16 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
US09/940,877 US6632996B2 (en) 2000-10-16 2001-08-29 Micro-ball grid array package tape including tap for testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0060706A KR100378185B1 (ko) 2000-10-16 2000-10-16 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프

Publications (2)

Publication Number Publication Date
KR20020030140A KR20020030140A (ko) 2002-04-24
KR100378185B1 true KR100378185B1 (ko) 2003-03-29

Family

ID=19693659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0060706A Expired - Fee Related KR100378185B1 (ko) 2000-10-16 2000-10-16 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프

Country Status (2)

Country Link
US (1) US6632996B2 (ko)
KR (1) KR100378185B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
KR100519657B1 (ko) 2003-03-13 2005-10-10 삼성전자주식회사 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870024A (ja) * 1994-08-29 1996-03-12 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852870A (en) * 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
JP3346985B2 (ja) * 1996-06-20 2002-11-18 東芝マイクロエレクトロニクス株式会社 半導体装置
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
JP2000216550A (ja) * 1999-01-25 2000-08-04 Oki Electric Ind Co Ltd 積層プリント配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870024A (ja) * 1994-08-29 1996-03-12 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20020043390A1 (en) 2002-04-18
US6632996B2 (en) 2003-10-14
KR20020030140A (ko) 2002-04-24

Similar Documents

Publication Publication Date Title
US6512302B2 (en) Apparatus and methods of packaging and testing die
US5815372A (en) Packaging multiple dies on a ball grid array substrate
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US6214641B1 (en) Method of fabricating a multi-chip module
US5534784A (en) Method for probing a semiconductor wafer
US7687803B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20040069988A1 (en) Bonding pad with separate bonding and probing areas
KR101620350B1 (ko) 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US6476472B1 (en) Integrated circuit package with improved ESD protection for no-connect pins
US6677668B1 (en) Configuration for testing a substrate mounted with a most performance-demanding integrated circuit
US6114770A (en) Low profile semiconductor package
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
KR100378185B1 (ko) 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
JP2828057B2 (ja) チップサイズパッケージ
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
US20080088005A1 (en) SIP package with small dimension
US6229222B1 (en) Semiconductor device and method of fabricating the same
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
US6797993B2 (en) Monolithic IC package
KR100579002B1 (ko) 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법
US20040042189A1 (en) Multi-chip integrated module
JPH1167985A (ja) 半導体装置
JP2002305265A (ja) 試験用端子内蔵半導体装置およびその試験方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001016

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020629

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030318

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030319

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060207

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070228

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080303

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090309

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110302

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160209