[go: up one dir, main page]

KR100519657B1 - 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 - Google Patents

테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 Download PDF

Info

Publication number
KR100519657B1
KR100519657B1 KR10-2003-0015696A KR20030015696A KR100519657B1 KR 100519657 B1 KR100519657 B1 KR 100519657B1 KR 20030015696 A KR20030015696 A KR 20030015696A KR 100519657 B1 KR100519657 B1 KR 100519657B1
Authority
KR
South Korea
Prior art keywords
pads
chip
semiconductor chip
test
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0015696A
Other languages
English (en)
Other versions
KR20040080739A (ko
Inventor
김동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0015696A priority Critical patent/KR100519657B1/ko
Priority to US10/801,501 priority patent/US7238962B2/en
Publication of KR20040080739A publication Critical patent/KR20040080739A/ko
Application granted granted Critical
Publication of KR100519657B1 publication Critical patent/KR100519657B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 집적회로 동작에 대한 신뢰성을 검사하기 위한 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프 캐리어 패키지에 관한 것이다. 집적회로가 형성된 주 회로영역과 그 집적회로와 연결된 칩 패드들이 형성되는 주변영역으로 구분되는 사각형 형태의 활성면을 갖는 반도체 칩에 있어서, 집적회로와 배선으로 연결되어 주변영역에 형성된 집적회로 특성 검사를 위한 복수의 테스트 패드들을 갖는 것을 특징으로 하는 반도체 칩을 제공하고, 전술한 바와 같은 칩과; 절연성의 베이스 필름과, 그 베이스 필름에 형성된 배선 패턴과, 그 배선 패턴과 일체형으로 형성된 리드를 갖는 테이프 배선 기판; 및 칩 패드와 그에 대응되는 리드를 접속시키는 범프들; 을 포함하는 것을 특징으로 하는 테이프 캐리어 패키지를 제공함으로써, 종래 테스트 패드들을 주 회로영역에 배치함으로 인하여 필요했던 영역만큼 반도체 칩의 크기가 감소될 수 있으며, 그에 따라 웨이퍼 한 장에서 얻을 수 있는 칩 수량이 증가될 수 있다. 또한, 칩 실장에 있어서의 반도체 칩과 기판간의 결합력 증가에 의해 신뢰성이 향상될 수 있다.

Description

테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프 캐리어 패키지{Semiconductor chip having test pads and tape carrier package using thereof}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 집적회로 동작에 대한 신뢰성을 검사하기 위한 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프 캐리어 패키지에 관한 것이다.
반도체 장치의 제조 공정은 크게 웨이퍼 가공(fabrication) 공정과 패키지 조립(assembly) 공정으로 구분될 수 있다. 웨이퍼 가공 공정에 의해 반도체 웨이퍼 상에는 트랜지스터, 저항, 커패시터 등과 같은 소자가 집적되어 소정 기능을 하는 회로가 형성된다. 그리고 패키지 조립 공정에서 반도체 웨이퍼가 절단되어 다수의 반도체 칩이 얻어지며, 개개의 반도체 칩은 칩 상태로 제공되거나 또는 적절한 형태로 패키징(packaging)이 되어 최종 제품으로 제공된다. 제조 공정의 진행 중이나 제조 완료 후에는 반도체 제조 방법의 성능을 모니터링하고 반도체 웨이퍼 상에 형성된 소자의 품질을 수시로 테스트하여 동작에 대한 신뢰성을 확보하기 위한 테스트 공정이 진행된다.
웨이퍼 상태에서 테스트 공정의 진행을 위하여 반도체 웨이퍼의 각 칩에는 외부와의 입출력을 위한 칩 패드와는 별도로 내부의 선택된 소자에 전기적 경로를 제공하고 전기적 파라미터(parameter)가 외부 테스트 장치의 테스트 프로브(test probe)를 통해 측정될 수 있도록 테스트 패드(test pad)가 제공된다. 테스트 패드를 이용하여 테스트를 진행함으로써 집적회로의 신뢰성이 검증되며 측정된 파라미터를 설계된 파라미터와 비교함으로써 반도체 제조 방법의 성능 검사가 이루어질 수 있다.
테스트 패드는 테스트 프로브를 수용할 수 있도록 하는 크기를 가지며 집적회로가 형성되는 주 회로영역에 형성되며 유용한 웨이퍼 영역의 사용을 최대화하기 위하여 칩 사이의 영역에 배치되기도 한다. 디스플레이 구동용 반도체 칩의 경우 웨이퍼 상태에서의 테스트를 위하여 칩 사이의 영역이 아닌 각각의 반도체 칩 내에 테스트 패드들이 제공된다.
도 1은 종래 기술에 따른 반도체 칩을 나타낸 평면도이고, 도 2a 내지 도 2c는 도 1의 A, B, C 부분의 확대도이다.
도 1내지 도 2c를 참조하면, 종래의 반도체 칩(210)은 집적회로가 형성되는 주 회로영역(211)과 그 외측의 주변영역(212)으로 구분된다. 이 반도체 칩(210)은 주 회로영역(211)의 집적회로와 연결되어 외부와의 입출력을 위한 칩 패드들(213)이 활성면의 가장자리 네 변 각각에 인접하여 형성되어 있는 에지패드형(edge pad type) 반도체 칩이다. 칩 패드들(213)은 각각의 변과 평행하는 열을 이루도록 주변영역(212)에 배치되어 있다. 그리고 칩 패드들(213)이 이루는 열 상에는 칩 실장시의 결합력 향상을 위한 더미 패드들(215)이 형성되어 있다. 이 더미 패드들(215)은 도 2c에서 나타난 바와 같이 칩 패드들(213)이 집적회로와 연결되는 것과는 달리 집적회로와 칩 패드들(213)과 연결되지 않고 패드 형태만 가진다.
그리고 이 반도체 칩(210)은 칩 패드들(213)과는 별도로 도 1에서 확대된 부분인 도 2a와 도 2b에서 나타난 바와 같이 주 회로영역(211) 상에 내부의 집적회로와 배선(218)으로 연결된 복수의 테스트 패드들(217)이 그룹화되어 형성되어 있다. 각각의 테스트 패드들(217)은 외부 테스트 장치의 테스트 프로브가 접촉될 수 있을 정도의 충분한 크기로 형성된다. 테스트 패드들(217)에 대하여 도 2a와 도 2b에서는 테스트 패드들(217)이 각각 10개씩 도시되어 있으나 테스트 패드들(217)이 도시된 수에 한정되지 않고 반도체 칩(210) 전체에 걸쳐 배열 형성된다.
전술한 예에서 나타난 바와 같이 종래의 반도체 칩은 집적회로와 연결된 테스트 패드들이 칩 내에 마련됨으로써 공정의 진행 중이나 완료 후에 웨이퍼 상태에서 외부 테스트 장치의 테스트 프로브를 접촉시켜 반도체 칩의 회로특성을 평가할 수 있게 되어 있다. 예를 들어, 웨이퍼 가공 공정의 완료 후에 전기적 특성 테스트(Electric Die Sorting test)를 진행하여 칩의 전기적 특성에 대한 상태를 판정하여 양호 칩과 불량 칩으로 분류할 수 있게 된다.
그런데 이와 같은 종래의 반도체 칩에 있어서 테스트 패드들은 웨이퍼 상태에서 이루어지는 테스트를 위하여 마련되기 때문에 테스트 공정이 완료된 후에는 그 사용 목적을 상실하게 된다. 따라서, 최종적인 제품 상태에서 테스트 패드들은 반도체 칩에서 불필요한 면적을 차지하고 있게 된다. 즉, 실제 제조가 완료된 상태에서는 불필요한 테스트 패드들이 칩 내에 일정 면적을 차지함으로써 칩 크기 감소 측면에 있어서의 제한 요인으로 작용하게 된다. 또한, 테스트 패드들이 주 회로영역에 배치됨으로 인하여 테스트 프로브 접촉시 가해지는 물리적 충격에 의해 집적회로가 손상될 수 있으며, 이의 방지를 위하여 막질을 추가하여야 하는 문제점이 있다.
한편, 칩과 칩 사이의 영역에 테스트 패드들을 형성하는 경우라도 기본적으로 테스트 패드들이 구비되어야 하기 때문에 칩 내에 테스트 패드들이 형성된 경우와 마찬가지로 한 장의 웨이퍼에서 얻을 수 있는 칩의 수량을 증가시키지는 못한다.
본 발명의 목적은 테스트 패드들을 주 회로영역으로부터 제거하고 여유 영역에 테스트 패드를 배치하여 칩 크기를 감소시킬 수 있는 반도체 칩과 그를 이용한 테이프 캐리어 패키지를 제공하는 데에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩은 집적회로가 형성된 주 회로영역과 그 집적회로와 연결된 칩 패드들이 형성되는 주변영역으로 구분되는 사각형 형태의 활성면을 갖는 반도체 칩에 있어서, 집적회로와 배선으로 연결되어 주변영역에 형성된 집적회로 특성 검사를 위한 복수의 테스트 패드들을 갖는 것을 특징으로 한다. 테스트 패드들을 주 회로영역에서 주변영역의 여유 공간에 배치되도록 함으로써 주 회로영역에 테스트 패드들의 배치를 위해 필요한 영역만큼의 크기가 감소될 수 있다.
바람직하게는 칩 패드들이 인접한 활성면 가장자리의 변과 평행하는 열을 이루며 배치되도록 하고, 테스트 패드들이 칩 패드들이 이루는 열 상에 형성되도록 한다. 이에 의해 칩 패드들과 테스트 패드들의 분포가 전체적으로 균형을 이루게 되어 반도체 칩을 범프 본딩에 의해 칩 실장할 때 결합력이 향상될 수 있다. 더욱 바람직하게는 테스트 패드들이 칩 패드들과 함께 동일 간격으로 배치되도록 하거나, 테스트 패드들이 칩 패드들이 이루는 열의 양쪽 가장자리에 형성되도록 하거나, 칩 패드들이 형성되지 않는 활성면의 모서리 부분에 형성되도록 한다.
본 발명의 반도체 칩은 칩 패드들이 그에 인접한 활성면 가장자리의 네 변과 평행하는 열을 이루며 배치되도록 하고 그 칩 패드들이 이루는 각각의 열 상에 테스트 패드들이 형성되도록 할 수 있다. 그리고, 테스트 패드들은 칩 패드들이 이루는 열 상에서 칩 패드들 사이에 형성될 수 있으며, 칩 패드와 동일 크기로 형성될 수 있다.
한편, 전술한 목적을 달성하기 위한 본 발명에 따른 테이프 캐리어 패키지는, 집적회로가 형성된 주 회로영역과 그 집적회로와 연결되어 외부와의 입출력을 위한 칩 패드들이 형성된 주변영역으로 구분되는 사각형 형태의 활성면을 가지며, 칩 패드들이 활성면 가장자리의 변과 평행하는 열을 이루어 배치되어 있고, 집적회로와 연결되어 있으며 칩 패드들의 열 상에 집적회로 특성을 검사하기 위한 테스트 패드들이 형성된 반도체 칩과; 절연성의 베이스 필름과, 그 베이스 필름에 형성된 배선 패턴과, 그 배선 패턴과 일체형으로 형성된 리드, 및 배선패턴과 전기적으로 격리된 더미리드를 갖는 테이프 배선 기판; 및 칩 패드들과 테스트 패드들을 그에 대응되는 리드와 더미리드를 접속시키는 범프들; 을 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프 캐리어 패키지를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 반도체 칩의 일 실시예를 나타낸 평면도이고, 도 4는 도 3의 D 부분의 확대도이다.
도 3과 도 4를 참조하면, 본 발명에 따른 반도체 칩(10)은 디스플레이 구동용 반도체 칩으로서, 주 회로영역(11)과 주변영역(12)으로 구분되는 사각형 형태의 활성면을 갖는다. 주 회로영역(11)에는 트랜지스터, 저항, 커패시터 등과 같은 소자가 집적되어 소정 기능을 하는 집적회로(도시안됨)가 구현된다. 주변영역(12)에는 주 실장영역(11)의 집적회로와 연결되어 외부와의 입출력을 위한 접속단자로서 칩 패드들(13)이 형성되어 있다. 칩 패드들(13)은 활성면의 네 변에 각각 인접하며 각각의 변에 대하여 평행하는 열을 이루고 있다.
칩 패드들(13)이 이루는 열 상에는 집적회로의 특성을 검사하기 위하여 배선(18)으로 집적회로와 연결된 테스트 패드들(16,17)이 형성되어 있다. 테스트 패드들(16,17)은 웨이퍼 상태에서 집적회로 특성을 검사하는 외부 테스트 장치의 테스트 프로브가 접촉될 수 있는 충분한 크기로 형성된다. 여기서는 칩 패드들(13)과 동일한 크기로 형성되어 있다.
테스트 패드들(16,17)은 칩 패드들(13)이 이루는 열의 양측 가장자리부터 형성되어 활성면의 모서리 부분에 배치된 테스트 패드들과(17) 칩 패드들(13) 사이에 비어있는 영역에 형성된 테스트 패드들(16)을 갖는다. 테스트 패드들(16,17)과 칩 패드들(13)은 모두 동일 열 상에서 동일 간격을 유지한다. 이에 의해 테스트 패드들(16,17)에 의해 칩 실장의 물리적 결합 구조에 있어서의 전체적인 균형을 이룰 수 있게 되며 결합력이 향상된다.
전술한 실시예에서와 같이 본 발명에 따른 반도체 칩은 테스트 패드들이 주 회로영역이 아닌 주변영역에 형성되고, 주변영역 중에서 칩 패드들이 형성되지 않는 여유영역에 형성되며, 칩 패드들이 이루는 열 상에 배치된다. 따라서, 종래와 달리 테스트 패드들을 위하여 주 회로영역에서 별도의 영역이 필요하지 않다. 따라서, 테스트 패드들이 차지했던 면적만큼 칩 크기가 감소될 수 있다. 그리고, 웨이퍼 한 장에서 얻을 수 있는 반도체 칩의 수량이 증가될 수 있으며, 종래와 동일한 크기의 칩 사이즈를 갖도록 할 경우에 패턴 형성의 여유도가 증가될 수 있다.
범프 본딩에 의한 칩 실장시에는 테스트 패드들에도 범프 본딩이 이루어지도록 하여 기판과의 결합력이 향상될 수 있으며, 칩 패드들과 테스트 패드들이 동일 간격으로 배치되도록 함으로써 반도체 칩이 기판에 균형을 이루며 실장될 수 있다. 그리고, 칩 패드들이 형성되지 않는 모서리 부분에 테스트 패드들이 배치되어 범프 본딩으로 기판에 결합됨으로써 결합력이 더욱 향상될 수 있다.
전술한 실시예에서는 4개의 각 변에 인접하여 칩 패드들이 배치된 에지패드형(edge pad type)의 반도체 칩 구조인 것을 소개하였으나 본 발명은 그에 한정되지 않고 다양하게 변형 실시될 수 있다. 예를 들어, 2변에 칩 패드들이 배치된 형태로서 적용될 수 있고, 칩 패드들이 활성면의 중앙에 배치된 센터패드형(center pad type)의 반도체 칩 구조에서도 적용될 수 있다. 이와 같은 본 발명의 반도체 칩이 적용된 테이프 캐리어 패키지의 실시예를 소개하기로 한다.
도 3과 도 4는 본 발명에 따른 테이프 캐리어 패키지의 실시예를 나타낸 평면도와 측면도이다.
도 3과 도 4 및 도 1을 참조하면, 본 발명에 따른 테이프 캐리어 패키지(310)는 반도체 칩(10)이 테이프 배선 기판(311)에 범프 본딩에 의해 실장되어 있는 구조이다. 반도체 칩(10)은 활성면의 가장자리 4변에 평행하는 열을 이루며 주변영역(12)에 칩 패드들(13)과 테스트 패드들(17)이 형성되어 있다. 테스트 패드들(17)은 칩 패드들(13)이 이루는 열의 가장자리와 칩 패드들(13)이 사이에 형성되며 칩 패드들(13)과 테스트 패드들(17)은 동일 간격으로 배치되어 있다.
테이프 배선 기판(311)은 폴리이미드 수지와 같은 절연성 베이스 필름(312) 위에 구리 박막의 라미네이팅(laminating)과 구리 박막에 대한 사진 식각에 의해 배선패턴(312)이 형성되어 있고, 그 배선패턴이 솔더 레지스트(solder resist)의 재질로 이루어지는 보호막(314)으로 덮여 보호되고 있으며, 반도체 칩(10)과의 전기적인 연결을 위하여 배선패턴(313)에 연결된 리드(315)가 보호막(314)으로부터 노출되어 윈도우(window; 317)에까지 돌출된 구조이다. 베이스 필름(312)의 양측 가장자리에는 소정의 간격으로 스프로켓 홀(sprocket hole; 318)이 형성되어 있다. 리드들(315)의 가장자리에는 더미 리드들(319)이 형성되어 있다.
반도체 칩(10)은 칩 패드들(13)과 테스트 패드들(17)이 테이프 배선 기판(311)에 형성된 리드들(315)과 더미 리드들(319)에 각각 범프(321)로 본딩되어 실장 및 전기적인 연결이 이루어진다. 여기서, 각각의 더미 리드들(319)은 외부와의 전기적인 연결이 이루어지지 않는다.
전술한 실시예에서와 같은 본 발명의 테이프 캐리어 패키지는 칩 자체의 크기가 종래에 비하여 작으므로 패키지 크기가 감소될 수 있으며, 동시에 웨이퍼 상태 또는 칩 상태에서의 테스트가 완료되어 기능적 수명을 다한 테스트 패드들을 테이프 배선 기판의 더미 리드와 범프 본딩이 되도록 하여 반도체 칩과 테이프 배선 기판간의 결합력이 향상될 수 있다. 더욱이, 칩 패드들과 테스트 패드들이 칩 일면에 대하여 균형 있게 분포됨으로써 더욱 향상된 결합력을 가질 수 있다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 칩과 테이프 캐리어 패키지에 의하면, 종래 테스트 패드들을 주 회로영역에 배치함으로 인하여 필요했던 영역만큼 반도체 칩의 크기가 감소될 수 있으며, 그에 따라 웨이퍼 한 장에서 얻을 수 있는 칩 수량이 증가될 수 있다. 또한, 패키지 크기가 감소되고 동시에 칩 실장에 있어서의 반도체 칩과 기판간의 결합력 증가에 의한 신뢰성이 향상될 수 있다.
도 1은 종래 기술에 따른 반도체 칩을 나타낸 평면도이고,
도 2a 내지 도 2c는 도 1의 A, B, C 부분의 확대도이며,
도 3은 본 발명에 따른 반도체 칩의 일 실시예를 나타낸 평면도이고,
도 4는 도 3의 D 부분의 확대도이며,
도 5와 도 6은 본 발명에 따른 테이프 캐리어 패키지의 일 실시예를 나타낸 평면도와 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,210; 반도체 칩 11,211; 주 회로영역
12,212; 주변영역 13,213; 칩 패드
17,217; 테스트 패드 18,218; 배선
215,216; 더미 패드 310; 테이프 캐리어 패키지
311; 테이프 배선 기판 312; 베이스 필름
313; 배선패턴 315; 리드
317; 윈도우(window) 319; 더미 리드
321; 범프

Claims (9)

  1. 집적회로가 형성된 주 회로영역과 그 집적회로와 연결된 칩 패드들이 형성되는 주변영역으로 구분되는 사각형 형태의 활성면을 갖는 반도체 칩에 있어서, 상기 칩 패드들이 그에 인접한 활성면 가장자리의 변과 평행하는 열을 이루며 배치되어 있고, 집적회로 특성 검사를 위한 복수의 테스트 패드들이 상기 집적회로와 배선으로 연결되며 상기 주변영역에서 상기 칩 패드들이 이루는 각각의 열 상에 형성된 것을 특징으로 하는 반도체 칩.
  2. 삭제
  3. 제 1항에 있어서, 상기 테스트 패드들은 상기 칩 패드들과 함께 동일 간격으로 배치되어 있는 것을 특징으로 하는 반도체 칩.
  4. 제 1항에 있어서, 상기 테스트 패드들은 상기 칩 패드들이 이루는 열의 양쪽 가장자리에 형성되는 것을 특징으로 하는 반도체 칩.
  5. 제 1항에 있어서, 상기 테스트 패드들은 활성면의 모서리 부분에 형성되는 것을 특징으로 하는 반도체 칩.
  6. 제 1항에 있어서, 상기 칩 패드들이 인접한 활성면 가장자리의 4변과 평행 하는 열을 이루며 배치되어 있고, 상기 칩 패드들이 이루는 각각의 열 상에 상기 테스트 패드들이 형성된 것을 특징으로 하는 반도체 칩.
  7. 제 1항에 있어서, 상기 테스트 패드들은 상기 칩 패드들이 이루는 열 상에서 상기 칩 패드들 사이에 형성된 것을 특징으로 하는 반도체 칩.
  8. 제 1항에 있어서, 상기 테스트 패드들은 칩 패드와 동일 크기로 형성된 것을 특징으로 하는 반도체 칩.
  9. 집적회로가 형성된 주 회로영역과 그 집적회로와 연결되어 외부와의 입출력을 위한 칩 패드들이 형성된 주변영역으로 구분되는 사각형 형태의 활성면을 가지며, 상기 칩 패드들이 활성면 가장자리의 변과 평행하는 열을 이루어 배치되어 있고, 상기 집적회로와 연결되어 있으며 상기 칩 패드들의 각각의 열 상에 상기 집적회로 특성을 검사하기 위한 테스트 패드들이 형성된 반도체 칩과; 절연성의 베이스 필름과, 상기 베이스 필름에 형성된 배선 패턴과, 상기 배선 패턴과 일체형으로 형성된 리드, 및 상기 배선패턴과 전기적으로 격리된 더미리드를 갖는 테이프 배선 기판; 및 상기 칩 패드들과 상기 테스트 패드들을 그에 대응되는 상기 리드와 상기 더미리드를 접속시키는 범프들;을 포함하는 것을 특징으로 하는 테이프 캐리어 패키지.
KR10-2003-0015696A 2003-03-13 2003-03-13 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 Expired - Fee Related KR100519657B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0015696A KR100519657B1 (ko) 2003-03-13 2003-03-13 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
US10/801,501 US7238962B2 (en) 2003-03-13 2004-03-12 Semiconductor chip with test pads and tape carrier package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0015696A KR100519657B1 (ko) 2003-03-13 2003-03-13 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지

Publications (2)

Publication Number Publication Date
KR20040080739A KR20040080739A (ko) 2004-09-20
KR100519657B1 true KR100519657B1 (ko) 2005-10-10

Family

ID=33448106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0015696A Expired - Fee Related KR100519657B1 (ko) 2003-03-13 2003-03-13 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지

Country Status (2)

Country Link
US (1) US7238962B2 (ko)
KR (1) KR100519657B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190137482A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 필름형 패키지 및 이를 구비한 디스플레이 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
KR100692850B1 (ko) * 2003-07-31 2007-03-13 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
EP1987533A1 (en) * 2006-02-15 2008-11-05 Nxp B.V. Non-conductive planarization of substrate surface for mold cap
KR100794313B1 (ko) 2006-12-27 2008-01-11 삼성전자주식회사 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
CA2585065A1 (en) * 2007-04-13 2008-10-13 Trican Well Service Ltd. Aqueous particulate slurry compositions and methods of making same
KR102104917B1 (ko) * 2013-02-04 2020-04-27 삼성전자주식회사 반도체 패키지
KR102052898B1 (ko) 2013-05-06 2019-12-06 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
CN104516163B (zh) * 2015-01-15 2018-02-16 京东方科技集团股份有限公司 一种显示基板和显示装置
CN117637698A (zh) * 2022-08-16 2024-03-01 澜起电子科技(昆山)有限公司 检测封装芯片性能的结构及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521514A (ja) 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH06120313A (ja) 1992-09-30 1994-04-28 Nec Kansai Ltd Ｔａｂ式半導体装置及びその検査方法
JP2000021939A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
JP2001358305A (ja) 2000-06-15 2001-12-26 Toshiba Corp 半導体装置
KR100378185B1 (ko) 2000-10-16 2003-03-29 삼성전자주식회사 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
KR100769160B1 (ko) * 2000-12-29 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 테스트 패드
JP2002303653A (ja) 2001-01-30 2002-10-18 Hitachi Ltd 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190137482A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 필름형 패키지 및 이를 구비한 디스플레이 장치
KR102578051B1 (ko) * 2018-06-01 2023-09-14 삼성전자주식회사 필름형 패키지 및 이를 구비한 디스플레이 장치

Also Published As

Publication number Publication date
KR20040080739A (ko) 2004-09-20
US7238962B2 (en) 2007-07-03
US20040238818A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
KR101426568B1 (ko) 반도체장치
US6740984B2 (en) Ball grid array chip packages having improved testing and stacking characteristics
US5817535A (en) LOC SIMM and method of fabrication
KR100236633B1 (ko) 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
US6677219B2 (en) Method of forming a ball grid array package
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
US20080054261A1 (en) Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
US20140179032A1 (en) Method of manufacturing semiconductor device
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
JPH0777556A (ja) テストソケット及びそれを用いたｋｇｄの製造方法
JP2895022B2 (ja) チップスケールパッケージの製造方法
US6507118B1 (en) Multi-metal layer circuit
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
US6177722B1 (en) Leadless array package
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
KR20080000879A (ko) 비지에이 반도체 칩 패키지 및 이의 검사 방법
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
JP4388926B2 (ja) 半導体装置のパッケージ構造
JP4303772B2 (ja) 半導体パッケージ
KR100269539B1 (ko) Csp소자 제조방법과 제조된 csp소자
KR100444169B1 (ko) 테스트용 세라믹 패키지
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
WO1999026289A1 (en) Semiconductor device and method for manufacturing the same
KR20010017868A (ko) 볼 그리드 어레이 패키지
JPH0786467A (ja) バーンインソケット

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030313

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050929

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080904

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090914

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100830

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130902

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150831

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180831

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20200831

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230710