JPH1168532A

JPH1168532A - 電力供給回路

Info

Publication number: JPH1168532A
Application number: JP9222784A
Authority: JP
Inventors: Fumiaki Mizuno; 史章水野; Takashi Hoshino; 孝志星野
Original assignee: Sumitomo Wiring Systems Ltd; Sumitomo Electric Industries Ltd; Harness Sogo Gijutsu Kenkyusho KK
Current assignee: Sumitomo Wiring Systems Ltd; Sumitomo Electric Industries Ltd; Harness Sogo Gijutsu Kenkyusho KK
Priority date: 1997-08-19
Filing date: 1997-08-19
Publication date: 1999-03-09

Abstract

(57)【要約】【課題】半導体スイッチング素子のオン時の特性を利
用することによって突入電流を抑制する。【解決手段】ＦＥＴ１がオフのときはトランジスタＱ
３がオンでコンデンサＣ１には電荷が蓄積されていな
い。スイッチ制御部４の出力端子Ｐ３からオン信号が出
力されると、トランジスタＱ２がオンになり、トランジ
スタＱ３がオフにされ、トランジスタＱ１がオンにな
る。トランジスタＱ３のオフ及びトランジスタＱ１のオ
ンによって、抵抗Ｒ７及びコンデンサＣ１からなる遅延
回路３１が動作し、この遅延回路３１によりトランジス
タＱ６が緩やかにオンになり、これによってＦＥＴ１の
ゲートへの印加電圧が緩やかに立ち上がる。従って、ス
イッチオン時のオン抵抗が高くなるので、ランプＬの突
入電流が抑制される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体スイッチン
グ素子のオンオフにより電源から負荷への電力供給を制
御する電力供給回路に関するものである。

【０００２】

【従来の技術】自動車に装備されるヘッドランプなどの
負荷においては、非通電状態でフィラメント温度が低く
なっているために、通電開始直後に突入電流と呼ばれる
大電流が流れる。そこで、従来、この突入電流を過電流
と誤検知しないようにするために、２段階の過電流検知
ラインを設けることによってランプのような突入電流が
生じる負荷の過電流保護を行うものが提案されている
（特公平８−１４５９８号公報）。

【０００３】

【発明が解決しようとする課題】しかしながら、上記特
公平８−１４５９８号公報では、突入電流を過電流と誤
検知することはないものの、ランプなどの負荷に突入電
流が流れることには変わりはないために、負荷の寿命が
低下することとなっていた。

【０００４】本発明は、上記問題を解決するもので、半
導体スイッチング素子のオン時の特性を利用することに
よって突入電流を抑制するようにした電力供給回路を提
供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、制御端子、第
１端子及び第２端子を有し、上記第１端子及び上記第２
端子が電源とアース間に負荷と直列に接続され、上記制
御端子に入力される制御信号によって上記第１端子と上
記第２端子との間の接続がオンオフされる半導体スイッ
チング素子を備えた電力供給回路において、上記制御信
号として上記第１端子と上記第２端子との間の接続をオ
ンにさせるオン信号を上記制御端子に向けて送出するオ
ン制御回路と、上記制御端子と上記オン制御回路との間
に配設され、上記制御端子に向けて送出される上記オン
信号を緩やかに立ち上がらせる遅延回路とを備えたもの
である（請求項１）。

【０００６】この構成によれば、半導体スイッチング素
子の制御端子に向けて送出されるオン信号が緩やかに立
ち上がることにより、半導体スイッチング素子の第１端
子と第２端子との間の接続が緩やかにオンになり、これ
によって負荷への突入電流が抑制される。

【０００７】また、請求項１記載の電力供給回路におい
て、上記制御端子としてゲートを有する電界効果トラン
ジスタにより上記半導体スイッチング素子を構成したも
のである（請求項２）。

【０００８】この構成によれば、半導体スイッチング素
子として電界効果トランジスタを用いることにより、オ
ン信号が緩やかに立ち上がるとオン信号のレベルが低い
ときには電界効果トランジスタのオン抵抗が高くなるの
で、負荷への突入電流が確実に抑制されることとなる。

【０００９】また、請求項１又は２記載の電力供給回路
において、上記遅延回路と上記制御端子との間に配設さ
れ、上記オン信号が上記制御端子に向けて送出されてい
るときに、更に上記制御信号として予め設定されたデュ
ーティのＰＷＭ駆動信号を上記制御端子に向けて送出す
るＰＷＭ制御回路を備え、上記ＰＷＭ駆動信号は、上記
オン信号の上記制御端子への入力を上記デューティでオ
ンオフさせるものである（請求項３）。

【００１０】この構成によれば、オン信号が制御端子に
向けて送出されているときに、更に制御信号として予め
設定されたデューティのＰＷＭ駆動信号が制御端子に向
けて送出され、オン信号の制御端子への入力が上記デュ
ーティでオンオフされることにより、負荷に供給される
電力がＰＷＭ制御されることとなる。このとき、ＰＷＭ
制御回路が遅延回路と制御端子との間に配設されている
ことにより、ＰＷＭ駆動信号が遅延回路による影響を受
けて緩やかに立ち上がることはない。

【００１１】特に、半導体スイッチング素子として電界
効果トランジスタが用いられる場合には、オン抵抗が高
くなると発熱して寿命が低下するなどの悪影響が及ぼさ
れることとなるが、オン抵抗が高くなるのはオン信号が
送出されるときのみで、ＰＷＭ駆動信号が送出されると
きにはオン抵抗が高くなる時間は極めて短く、発熱が抑
えられるので、悪影響が及ぼされることはない。

【００１２】また、制御端子、第１端子及び第２端子を
有し、上記第１端子及び上記第２端子が電源とアース間
に負荷と直列に接続され、上記制御端子に入力される制
御信号によって上記第１端子と上記第２端子との間の接
続がオンオフされる半導体スイッチング素子を備えた電
力供給回路において、上記制御信号として上記第１端子
と上記第２端子との間の接続をオンにさせるオン信号を
上記制御端子に向けて送出するオン制御回路と、上記制
御端子と上記オン制御回路との間に配設され、上記オン
信号が上記制御端子に向けて送出されているときに、更
に上記制御信号として予め設定されたデューティのＰＷ
Ｍ駆動信号を上記制御端子に向けて送出するＰＷＭ制御
回路とを備え、上記ＰＷＭ駆動信号は、上記オン信号の
上記制御端子への入力を上記デューティでオンオフさせ
るものである（請求項４）。

【００１３】この構成によれば、制御信号として半導体
スイッチング素子の第１端子と第２端子との間の接続を
オンにさせるオン信号を制御端子に向けて送出するオン
制御回路と、制御信号として予め設定されたデューティ
のＰＷＭ駆動信号を制御端子に向けて送出するＰＷＭ制
御回路とを備え、ＰＷＭ駆動信号によりオン信号の制御
端子への入力が上記デューティでオンオフされることに
より、オン信号とＰＷＭ駆動信号とが個別に生成可能と
なる。

【００１４】

【発明の実施の形態】図１は本発明に係る電力供給回路
の一実施形態の回路図である。この電力供給回路は、自
動車のバッテリーＢからランプＬへの電力供給を制御す
るもので、半導体スイッチング素子としてのＮチャネル
ＭＯＳ−ＦＥＴ（以下単に「ＦＥＴ」という。）１、電
源回路２、スイッチ駆動回路３、スイッチ制御部４、ラ
ンプスイッチＳ１及び操作スイッチＳ２を備えている。

【００１５】バッテリーＢは、例えばDC12Ｖの電圧を出
力する鉛蓄電池で、電源を構成している。ランプＬは、
ヘッドランプ、テールランプやストップランプその他の
自動車に装備されるランプが適用され、負荷を構成して
いる。

【００１６】バッテリーＢの正極端子は、ＦＥＴ１のド
レイン（第１端子）、スイッチ駆動回路３のダイオード
Ｄ０のアノード及び電源回路２に接続され、ＦＥＴ１の
ソース（第２端子）は、ランプＬを介して接地されてい
る。

【００１７】電源回路２は、例えば三端子レギュレータ
又はツェナーダイオードを備え、バッテリーＢの出力電
圧から定電圧Ｖ_CC（本実施形態では例えば５Ｖ）を生成
して出力端子から出力するものである。

【００１８】スイッチ制御部４は、ＣＰＵ等からなり、
入力端子Ｐ１，Ｐ２及び出力端子Ｐ３，Ｐ４を備えてい
る。入力端子Ｐ１は、ランプスイッチＳ１を介して接地
されるとともに、抵抗を介してプルアップされている。
入力端子Ｐ２は、操作スイッチＳ２を介して接地される
とともに、抵抗を介してプルアップされている。

【００１９】ランプスイッチＳ１は、外部から操作され
てオンオフされることにより、ランプＬの点灯消灯を指
示するためのもので、操作スイッチＳ２は、外部から操
作されてオンオフされることにより、ランプＬの減光点
灯を指示するためのものである。

【００２０】スイッチ制御部４は、ランプＬの点灯消灯
を制御するもので、以下の，に示す機能を有する。入力端子Ｐ１の入力信号のレベルに基づいてランプス
イッチＳ１のオンオフを判別し、出力端子Ｐ３からスイ
ッチ信号を出力する。このスイッチ信号は、ランプスイ
ッチＳ１がオンのときはハイレベルのオン信号、オフの
ときはローレベルである。

【００２１】ランプスイッチＳ１がオンのときに、入
力端子Ｐ２の入力信号のレベルに基づいて操作スイッチ
Ｓ２のオンオフを判別し、操作スイッチＳ２がオンのと
きは0.1〜1kHz程度の所定周波数で所定のオンデューテ
ィ（本実施形態では例えば50％）のＰＷＭ駆動信号を、
操作スイッチＳ２がオフのときはオンデューティ100％
のＰＷＭ駆動信号、すなわちハイレベル信号を出力端子
Ｐ４から出力する。

【００２２】スイッチ駆動回路３は、抵抗、コンデン
サ、ダイオード及びトランジスタ等の回路素子から構成
され、ＦＥＴ１のゲート（制御端子）に電圧を印加して
ＦＥＴ１をオンオフさせるものである。

【００２３】ダイオードＤ０のカソードは、ＰＮＰトラ
ンジスタＱ１のエミッタに接続されるとともに、抵抗Ｒ
１を介してトランジスタＱ１のベースに接続されてい
る。トランジスタＱ１のベースは、更に、抵抗Ｒ２を介
してＮＰＮトランジスタＱ２のコレクタに接続されてい
る。トランジスタＱ２のコレクタは、更に、抵抗Ｒ５を
介してＮＰＮトランジスタＱ３のベースに接続されてい
る。トランジスタＱ３のベースは、更に抵抗Ｒ６を介し
て接地され、エミッタは接地されている。

【００２４】トランジスタＱ２のエミッタは接地され、
ベースは、抵抗Ｒ３を介してスイッチ制御部４の出力端
子Ｐ３に接続されるとともに、抵抗Ｒ４を介して接地さ
れている。

【００２５】トランジスタＱ１のコレクタは、抵抗Ｒ７
を介してＰＮＰトランジスタＱ６のエミッタに接続され
ている。トランジスタＱ６のエミッタは、更に、抵抗Ｒ８を介してトランジスタＱ３のコレクタに接続
され、コンデンサＣ１を介して接地され、抵抗Ｒ１３，Ｒ１４，Ｒ１７，Ｒ１８の直列回路を介
して接地されている。この抵抗Ｒ７及びコンデンサＣ１は、遅延回路３１を構
成している。

【００２６】トランジスタＱ６のベースは、抵抗Ｒ１
３，Ｒ１４の接続点に接続され、抵抗Ｒ１４，Ｒ１７の
接続点は、ＮＰＮトランジスタＱ７のコレクタに接続さ
れている。

【００２７】トランジスタＱ７のベースは、抵抗Ｒ１５
を介してスイッチ制御部４の出力端子Ｐ４に接続される
とともに、抵抗Ｒ１６を介して接地されている。トラン
ジスタＱ７のエミッタは接地されている。

【００２８】トランジスタＱ６のコレクタは、抵抗Ｒ９を介してコンデンサＣ２の一方の電極及びＮ
ＰＮトランジスタＱ４のコレクタに接続され、抵抗Ｒ１０を介してコンデンサＣ２の他方の電極及び
ＮＰＮトランジスタＱ５のベースに接続され、抵抗Ｒ１１を介してコンデンサＣ３の一方の電極及び
トランジスタＱ４のベースに接続され、抵抗Ｒ１２を介してコンデンサＣ３の他方の電極及び
トランジスタＱ５のコレクタに接続され、ダイオードＤ１のアノードに接続されている。

【００２９】トランジスタＱ４，Ｑ５のエミッタは、接
地され、トランジスタＱ４のベースは、更に、コンデン
サＣ５を介してスイッチ制御部４の出力端子Ｐ４に接続
されている。抵抗Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２、コン
デンサＣ２，Ｃ３及びトランジスタＱ４，Ｑ５は、マル
チバイブレータ発振回路を構成している。

【００３０】ダイオードＤ１のカソードは、ダイオード
Ｄ２のアノードに接続されるとともに、コンデンサＣ４
を介してコンデンサＣ３の他方の電極に接続されてい
る。ダイオードＤ２のカソードは、抵抗Ｒ１９Ａを介し
てＦＥＴ１のゲートに接続されている。

【００３１】ＮＰＮトランジスタＱ８のベースは抵抗Ｒ
１７，Ｒ１８の接続点に接続され、エミッタは接地さ
れ、コレクタは抵抗Ｒ１９Ｂを介してＦＥＴ１のゲート
に接続されている。

【００３２】次に、図１、図２を用いて動作について説
明する。図２は遅延回路３１による突入電流の低減効果
を説明するためのタイミングチャートである。

【００３３】図１において、ランプスイッチＳ１がオフ
の定常状態では、スイッチ制御部４の出力端子Ｐ３がロ
ーレベルになっているので、トランジスタＱ２がオフに
なっている。

【００３４】ここで、抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ６の抵
抗値Ｒ₁，Ｒ₂，Ｒ₅，Ｒ₆は、Ｒ₁≪Ｒ₅＜Ｒ₆，Ｒ₂≪Ｒ₅
となっており、トランジスタＱ２がオフのとき、トラン
ジスタＱ１のベース−エミッタ間電圧が0.6Ｖ以下にな
るように設計されている。

【００３５】従って、トランジスタＱ１がオフになって
おり、これによってコンデンサＣ１には電荷が蓄積され
ていない。

【００３６】ランプスイッチＳ１及び操作スイッチＳ２
がオンにされると、スイッチ制御部４の出力端子Ｐ３か
らハイレベルのオン信号が出力されるとともに、出力端
子Ｐ４から、図２に示すようにオンデューティ50％のＰ
ＷＭ駆動信号が出力される。

【００３７】図１に戻って、このオン信号により抵抗Ｒ
３を介してトランジスタＱ２がオンになり、トランジス
タＱ２のオンによって、トランジスタＱ３がオフにされ
るとともにトランジスタＱ１がオンになる。

【００３８】トランジスタＱ３のオフ及びトランジスタ
Ｑ１のオンによって、抵抗Ｒ７及びコンデンサＣ１から
なる遅延回路３１が動作し、この遅延回路３１の作用に
よって、抵抗Ｒ１３，Ｒ１４，Ｒ１７，Ｒ１８を通りベ
ース電流が徐々に流れるので、トランジスタＱ６が緩や
かにオンになる。

【００３９】トランジスタＱ６が緩やかにオンになるこ
とによって、マルチバイブレータ発振回路が発振動作を
緩やかに開始して、コンデンサＣ３の他方の電極側（図
１中、Ｘ点）に、ダイオードＤ１のアノード電位に等し
いレベルのパルス電圧が発生する。

【００４０】そして、コンデンサＣ４の作用によって、
コンデンサＣ４のＸ点と反対側の電極の電位が、このパ
ルス電圧分だけ持ち上げられることにより、ダイオード
Ｄ１のカソード側の電圧レベルがアノード側のほぼ２倍
になり、この電圧が、ダイオードＤ２及び抵抗Ｒ１９Ａ
を介してＦＥＴ１のゲートに印加されて、ＦＥＴ１がオ
ンになる。すなわち、マルチバイブレータ発振回路及び
コンデンサＣ４は、ＦＥＴ１を駆動するチャージポンプ
回路３２を構成している。

【００４１】このように、チャージポンプ回路３２の出
力側に抵抗Ｒ１９Ａを接続することによって、抵抗Ｒ１
９ＡとＦＥＴ１のゲートの容量成分とによってＣＲ回路
が形成され、これによってＦＥＴ１のゲートに印加され
る電圧信号の立上りが多少緩やかなものとされるので、
ＦＥＴ１のオン時に発生するノイズのレベルを低減する
ことができる。

【００４２】また、スイッチ制御部４、トランジスタＱ
１，Ｑ２，Ｑ６及びチャージポンプ回路３２は、オン制
御回路を構成しており、スイッチ制御部４の出力端子Ｐ
３から出力されるオン信号によってＦＥＴ１をオンにす
る機能を果たしている。

【００４３】なお、ＦＥＴ１のゲートに印加される電圧
による電流の逆流は、ダイオードＤ１，Ｄ２によって阻
止される。

【００４４】一方、スイッチ制御部４の出力端子Ｐ４か
ら出力されるＰＷＭ駆動信号がハイレベルのときは、抵
抗Ｒ１５を介してベース電流が供給されてトランジスタ
Ｑ７がオンになり、このトランジスタＱ７のオンによっ
てベース電流がバイパスされるので、トランジスタＱ８
がオフになる。トランジスタＱ８がオフのときは、チャ
ージポンプ回路３２によって生成された電圧がＦＥＴ１
のゲートに印加されて、ＦＥＴ１がオンになる。

【００４５】これに対して、ＰＷＭ駆動信号がローレベ
ルのときは、トランジスタＱ７はオフになるので、抵抗
Ｒ１３，Ｒ１４，Ｒ１７を通ってベース電流が供給され
てトランジスタＱ８がオンになる。トランジスタＱ８が
オンになると、ＦＥＴ１のゲートに印加されている電圧
が抵抗Ｒ１９Ｂ及びトランジスタＱ８を介してアースに
落されるので、ＦＥＴ１がオフにされる。

【００４６】このように、スイッチ制御部４及びトラン
ジスタＱ７，Ｑ８は、ＰＷＭ制御回路を構成しており、
スイッチ制御部４の出力端子Ｐ４から出力されるＰＷＭ
駆動信号によりＦＥＴ１をオンオフさせる機能を果たし
ている。

【００４７】これによって、ランプＬの発光光量を制御
することができる。例えば50％デューティのＰＷＭ駆動
信号を出力すれば、ランプＬを減光点灯させることがで
き、オンデューティ100％のＰＷＭ駆動信号を出力すれ
ば、ランプＬをフル光量で点灯させることができる。

【００４８】例えば、テールランプをオンデューティ50
％、ストップランプをオンデューティ100％とすること
により、同一のフィラメントを共用することができる。
この場合には、テールランプを点灯するときはランプス
イッチＳ１及び操作スイッチＳ２がオンになり、ストッ
プランプを点灯するとき、すなわち図略のブレーキペダ
ルが操作されたときはランプスイッチＳ１がオン、かつ
操作スイッチＳ２がオフになるように構成すればよい。

【００４９】このように、本実施形態によれば、スイッ
チ制御部４の出力端子Ｐ３から出力されるハイレベルの
スイッチ信号、すなわちオン信号を緩やかに立ち上がら
せる遅延回路３１を備えることによって、ＦＥＴ１のゲ
ートへの印加電圧の立上りを緩やかにすることができ、
これによってＦＥＴ１のオン時のオン抵抗を高くするこ
とができる。

【００５０】従って、図２に示すように、ランプＬに流
れる負荷電流Ｉ_Lの突入電流のレベルを遅延回路３１が
ない場合に比べて低下させることができ、これによって
ランプＬの長寿命化を図ることができる。

【００５１】一方、ＰＷＭ駆動信号により遅延回路３１
とＦＥＴ１のゲートとの間に配設したトランジスタＱ７
をオンオフすることによってＦＥＴ１のオンオフを制御
しているので、ＰＷＭ駆動信号の２回目以降のパルス信
号においては遅延回路３１は動作せず、ＦＥＴ１のオン
オフは遅延することなく通常通りに行われる。

【００５２】従って、ＦＥＴ１のゲートへの印加電圧の
レベルが十分高くない場合には、ＦＥＴ１のオン抵抗が
上昇して発熱することによってＦＥＴ１の寿命が短縮し
てしまう虞れがあるが、ゲート電圧の立上りが抑制され
るのは、オン信号の立上り時、すなわちＰＷＭ駆動信号
の１回目のパルス信号出力時のみであり、２回目以降は
通常の早い立上りのゲート電圧が印加されるので、この
ような虞れを防止することができる。

【００５３】なお、ＰＷＭ駆動信号の２回目以降のパル
ス信号においては、１回目の通電によってランプＬのフ
ィラメント温度が十分に上昇しているので、遅延回路３
１による作用がなくても、突入電流のレベルが高くなる
ことはない。

【００５４】このように、本実施形態によれば、ランプ
Ｌを点灯させるオン信号によってＦＥＴ１を駆動するオ
ン制御回路と、ランプＬを減光点灯させるＰＷＭ駆動信
号によってＦＥＴ１をオンオフさせるＰＷＭ制御回路と
を分離して個別に設けるとともに、遅延回路３１をオン
制御回路とＰＷＭ制御回路との間に設けることにより、
ＦＥＴ１の寿命を低下させることなく、ランプＬに流入
する突入電流のレベルを低下させることができる。

【００５５】図３は上記実施形態の変形形態の回路図で
ある。この変形形態では、スイッチ駆動回路３は、更に
受信制御部３３を備え、スイッチ制御部４は、出力端子
Ｐ３，Ｐ４に代えて出力端子Ｐ５を備えている。受信制
御部３３は、入力端子Ｐ１１及び出力端子Ｐ１２，Ｐ１
３を備え、出力端子Ｐ１２は、抵抗Ｒ３を介してトラン
ジスタＱ２のベースに接続され、出力端子Ｐ１３は、抵
抗Ｒ１５を介してトランジスタＱ７のベースに接続され
ている。

【００５６】そして、スイッチ制御部４の出力端子Ｐ５
と受信制御部３３の入力端子Ｐ１１とは、１本の信号線
Ｗにより接続されている。

【００５７】スイッチ制御部４は、以下の〜に示す
機能を有する。ランプスイッチＳ１のオンオフを判別し、ランプスイ
ッチＳ１がオンにされたときに、出力端子Ｐ５から所定
の周波数（本変形形態では例えば5kHz）で所定のオンデ
ューティ（本変形形態では例えば50％）のパルス信号を
所定回数（本変形形態では例えば３回）だけ連続して出
力する。

【００５８】３回のパルス信号の出力後、操作スイッ
チＳ２のオンオフを判別し、操作スイッチＳ２がオンの
ときは、所定の周波数（本変形形態では例えば100Hz）
で所定のオンデューティ（本変形形態では例えば10％）
のＰＷＭ駆動信号を、操作スイッチＳ２がオフのとき
は、オンデューティ100％のＰＷＭ駆動信号、すなわち
ハイレベル信号を出力端子Ｐ５から出力する。

【００５９】ランプスイッチＳ１がオンからオフに切
り換えられると、出力端子Ｐ５から所定の周波数（本変
形形態では例えば5kHz）で所定のオンデューティ（本変
形形態では例えば50％）のパルス信号を所定回数（本変
形形態では例えば３回）だけ連続して出力する。

【００６０】受信制御部３３は、入力端子Ｐ１１への入
力信号に基づき出力端子Ｐ１２，Ｐ１３から所定の出力
信号を出力するデコーダで、以下の，に示す機能を
有する。

【００６１】入力端子Ｐ１１への入力信号に基づいて
周波数5kHz、オンデューティ50％のパルス信号が３回連
続して入力されたことを判別し、このパルス信号の入力
を判別すると、その後に入力端子Ｐ１１に入力される信
号と同一の信号を出力端子Ｐ１３から出力するととも
に、ハイレベル信号を出力端子Ｐ１２から出力する。

【００６２】出力端子Ｐ１２からハイレベル信号の出
力中に、入力端子Ｐ１１への入力信号に基づいて周波数
5kHz、オンデューティ50％のパルス信号が３回連続して
入力されたことを判別し、このパルス信号の入力を判別
すると、出力端子Ｐ１２，Ｐ１３からの出力信号をロー
レベルに落す。

【００６３】次に、図３、図４を用いて動作について説
明する。図４はランプスイッチＳ１及び操作スイッチＳ
２の状態に対応する各端子の出力信号を示すタイミング
チャートである。

【００６４】まず、操作スイッチＳ２がオフの状態につ
いて説明する。ｔ₁時点でランプスイッチＳ１がオンに
されると、周波数5kHz（周期0.2ms）、オンデューティ5
0％のパルス信号が、３回連続してスイッチ制御部４の
出力端子Ｐ５から出力される。次いで、操作スイッチＳ
２がオフであるので、ｔ₂時点からハイレベル信号が出
力端子Ｐ５から出力される。

【００６５】一方、受信制御部３３において、入力端子
Ｐ１１に３回のパルス信号が入力された時点でランプス
イッチＳ１がオンにされたことが判別され、ｔ₂時点か
らスイッチ制御部４の出力端子Ｐ５の出力信号に同期し
て、ハイレベル信号が出力端子Ｐ１２から出力されると
ともに、出力端子Ｐ５から入力端子Ｐ１１への入力信号
と同一の信号、すなわちハイレベル信号が出力端子Ｐ１
３から出力される。

【００６６】次いで、ｔ₃時点でランプスイッチＳ１が
オフにされると、スイッチ制御部４の出力端子Ｐ５から
周波数5kHz（周期0.2ms）、オンデューティ50％のパル
ス信号が３回連続して出力される。

【００６７】そして、受信制御部３３において、３回の
パルス信号が入力されたｔ₄時点でランプスイッチＳ１
がオフにされたことが判別され、出力端子Ｐ１２，Ｐ１
３の出力信号がローレベルに落される。

【００６８】次に、操作スイッチＳ２がオンの状態につ
いて説明する。ｔ₁₁時点でランプスイッチＳ１及び操作
スイッチＳ２がオンにされると、周波数5kHz（周期0.2m
s）、オンデューティ50％のパルス信号が、スイッチ制
御部４の出力端子Ｐ５から３回連続して出力される。次
いで、操作スイッチＳ２がオンであるので、ｔ₁₂時点か
ら周波数100Hz（周期10ms）でオンデューティ10％のＰ
ＷＭ駆動信号が出力端子Ｐ５から出力される。

【００６９】一方、受信制御部３３において、入力端子
Ｐ１１に３回のパルス信号が入力された時点でランプス
イッチＳ１がオンにされたことが判別され、ｔ₂時点か
らスイッチ制御部４の出力端子Ｐ５の出力信号に同期し
て、ハイレベル信号が出力端子Ｐ１２から出力されると
ともに、出力端子Ｐ５から入力端子Ｐ１１への入力信号
と同一の信号、すなわちＰＷＭ駆動信号が出力端子Ｐ１
３から出力される。

【００７０】次いで、ｔ₁₃時点でランプスイッチＳ１及
び操作スイッチＳ２がオフにされると、スイッチ制御部
４の出力端子Ｐ５から周波数5kHz（周期0.2ms）、オン
デューティ50％のパルス信号が３回連続して出力され
る。

【００７１】そして、受信制御部３３において、３回の
パルス信号が入力されたｔ₁₄時点でランプスイッチＳ１
がオフにされたことが判別され、出力端子Ｐ１２，Ｐ１
３の出力信号がローレベルに落される。

【００７２】このように、本変形形態では、スイッチ制
御部４から信号線Ｗを介して送られる信号に基づいて、
オン制御回路を構成するトランジスタＱ２に出力するオ
ン信号と、ＰＷＭ制御回路を構成するトランジスタＱ７
に出力するＰＷＭ駆動信号とを分離して送出する受信制
御部３３をスイッチ駆動回路３に設けるようにしたの
で、スイッチ制御部４とスイッチ駆動回路３とを接続す
る信号線Ｗの省線化を図ることができる。

【００７３】これによって部品点数の削減及び車両の軽
量化を図ることができる。特に、スイッチ制御部４が配
設されたプリント回路基板と、スイッチ駆動回路３が配
設されたプリント回路基板とが離れて配置されている場
合に大きい効果を得ることができる。

【００７４】なお、本発明は、負荷として、ランプＬに
限られず、通電開始時に突入電流が生じる負荷、例えば
モータなどに適用することができる。

【００７５】

【発明の効果】以上説明したように、本発明によれば、
半導体スイッチング素子の制御端子に向けて送出するオ
ン信号を緩やかに立ち上がらせるようにしたので、半導
体スイッチング素子の第１端子と第２端子との間の接続
を緩やかにオンにすることができ、これによって負荷へ
の突入電流を抑制することができる。

【００７６】また、制御端子としてゲートを有する電界
効果トランジスタにより半導体スイッチング素子を構成
することにより、オン信号が緩やかに立ち上がるとオン
信号のレベルが低いときには電界効果トランジスタのオ
ン抵抗が高くなるので、負荷への突入電流を確実に抑制
することができる。

【００７７】また、遅延回路と制御端子との間に配設さ
れたＰＷＭ制御回路を備え、オン信号が制御端子に向け
て送出されているときに、更に制御信号として予め設定
されたデューティのＰＷＭ駆動信号を制御端子に向けて
送出し、このＰＷＭ駆動信号によりオン信号の制御端子
への入力を上記デューティでオンオフさせることによ
り、負荷への供給電力をＰＷＭ制御することができると
ともに、ＰＷＭ駆動信号が遅延回路による影響を受けて
緩やかに立ち上がるのを防止することができ、これによ
って半導体スイッチング素子への悪影響を防止すること
ができる。

【００７８】また、制御信号として半導体スイッチング
素子の第１端子と第２端子との間の接続をオンにさせる
オン信号を制御端子に向けて送出するオン制御回路と、
制御信号として予め設定されたデューティのＰＷＭ駆動
信号を制御端子に向けて送出するＰＷＭ制御回路とを備
え、ＰＷＭ駆動信号によりオン信号の制御端子への入力
を上記デューティでオンオフするようにしたので、オン
信号とＰＷＭ駆動信号とを個別に生成して負荷への電力
供給を制御することができる。

【図面の簡単な説明】

【図１】本発明に係る電力供給回路の一実施形態の回路
図である。

【図２】遅延回路による突入電流の低減効果を説明する
ためのタイミングチャートである。

【図３】上記実施形態の変形形態の回路図である。

【図４】各スイッチの状態に対応する各端子の出力信号
を示すタイミングチャートである。

【符号の説明】

１ＦＥＴ２電源回路３スイッチ駆動回路３１遅延回路３２チャージポンプ回路３３受信制御部４スイッチ制御部ＢバッテリーＬランプ

───────────────────────────────────────────────────── フロントページの続き (72)発明者星野孝志愛知県名古屋市南区菊住１丁目７番10号株式会社ハーネス総合技術研究所内

Claims

【特許請求の範囲】

【請求項１】制御端子、第１端子及び第２端子を有
し、上記第１端子及び上記第２端子が電源とアース間に
負荷と直列に接続され、上記制御端子に入力される制御
信号によって上記第１端子と上記第２端子との間の接続
がオンオフされる半導体スイッチング素子を備えた電力
供給回路において、上記制御信号として上記第１端子と
上記第２端子との間の接続をオンにさせるオン信号を上
記制御端子に向けて送出するオン制御回路と、上記制御
端子と上記オン制御回路との間に配設され、上記制御端
子に向けて送出される上記オン信号を緩やかに立ち上が
らせる遅延回路とを備えたことを特徴とする電力供給回
路。
【請求項２】請求項１記載の電力供給回路において、
上記制御端子としてゲートを有する電界効果トランジス
タにより上記半導体スイッチング素子を構成したもので
あることを特徴とする電力供給回路。
【請求項３】請求項１又は２記載の電力供給回路にお
いて、上記遅延回路と上記制御端子との間に配設され、
上記オン信号が上記制御端子に向けて送出されていると
きに、更に上記制御信号として予め設定されたデューテ
ィのＰＷＭ駆動信号を上記制御端子に向けて送出するＰ
ＷＭ制御回路を備え、上記ＰＷＭ駆動信号は、上記オン
信号の上記制御端子への入力を上記デューティでオンオ
フさせるものであることを特徴とする電力供給回路。
【請求項４】制御端子、第１端子及び第２端子を有
し、上記第１端子及び上記第２端子が電源とアース間に
負荷と直列に接続され、上記制御端子に入力される制御
信号によって上記第１端子と上記第２端子との間の接続
がオンオフされる半導体スイッチング素子を備えた電力
供給回路において、上記制御信号として上記第１端子と
上記第２端子との間の接続をオンにさせるオン信号を上
記制御端子に向けて送出するオン制御回路と、上記制御
端子と上記オン制御回路との間に配設され、上記オン信
号が上記制御端子に向けて送出されているときに、更に
上記制御信号として予め設定されたデューティのＰＷＭ
駆動信号を上記制御端子に向けて送出するＰＷＭ制御回
路とを備え、上記ＰＷＭ駆動信号は、上記オン信号の上
記制御端子への入力を上記デューティでオンオフさせる
ものであることを特徴とする電力供給回路。