[go: up one dir, main page]

JPH1140814A - 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法 - Google Patents

薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法

Info

Publication number
JPH1140814A
JPH1140814A JP19464497A JP19464497A JPH1140814A JP H1140814 A JPH1140814 A JP H1140814A JP 19464497 A JP19464497 A JP 19464497A JP 19464497 A JP19464497 A JP 19464497A JP H1140814 A JPH1140814 A JP H1140814A
Authority
JP
Japan
Prior art keywords
film
semiconductor active
electrode
ohmic contact
silicon compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19464497A
Other languages
English (en)
Inventor
Motonari Sai
基成 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURONTETSUKU KK
Frontec Inc
Original Assignee
FURONTETSUKU KK
Frontec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURONTETSUKU KK, Frontec Inc filed Critical FURONTETSUKU KK
Priority to JP19464497A priority Critical patent/JPH1140814A/ja
Priority to KR1019980028949A priority patent/KR100314199B1/ko
Priority to US09/118,481 priority patent/US6303946B1/en
Publication of JPH1140814A publication Critical patent/JPH1140814A/ja
Priority to US09/934,666 priority patent/US6451632B1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 本発明は、ソース電極およびドレイン電極と
半導体能動膜を低抵抗シリコン化合物膜を介して接続
し、それらの電気的接続を良好にすることでオン電流を
高くするとともに、半導体能動膜とオーミックコンタク
ト膜との電気的接続を良好にしてオフ電流を少なくした
技術の提供を目的とする。 【解決手段】 本発明は、基板３６上にゲート電極４０
とゲート絶縁膜４１が設けられ、ゲート電極上方にゲー
ト絶縁膜を介して半導体能動膜４２が対向して設けら
れ、半導体能動膜上に一対のオーミックコンタクト膜４
３、４４が隔離して設けられ、各オーミックコンタクト
膜及び該オーミックコンタクト膜と重畳する半導体能動
膜部分を覆うようオーミックコンタクト膜から前記ゲー
ト絶縁膜に至る低抵抗シリコン化合物膜４５、４７が設
けられ、ソース電極４６とドレイン電極４８とが低抵抗
シリコン化合物膜上に設けられていることを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
基板とそれを備えた液晶表示装置および薄膜トランジス
タ基板の製造方法に関わり、ソース電極およびドレイン
電極と半導体能動膜との接続部分を特殊な構造とするこ
とでトランジスタとしての特性向上をなし得た技術に関
する。
【０００２】
【従来の技術】図６と図７は、従来の薄膜トランジスタ
型液晶表示装置において、ゲート配線Ｇとソース配線Ｓ
などの部分を基板上に備えた薄膜トランジスタアレイ基
板の一構造例を示すものである。図６と図７に示す薄膜
トランジスタアレイ基板において、ガラスなどの透明の
基板６上に、ゲート配線Ｇとソース配線Ｓとがマトリク
ス状に配線されている。また、ゲート配線Ｇとソース配
線Ｓとで囲まれた領域が画素部１とされ、各画素部１に
は薄膜トランジスタ３が設けられている。
【０００３】図６と図７に示す薄膜トランジスタ３はエ
ッチストッパ型の一般的な構成のものであり、ゲート配
線Ｇとこのゲート配線Ｇから引き出して設けたゲート電
極８上に、ゲート絶縁膜９を設け、このゲート絶縁膜９
上にアモルファスシリコン（ａ-Ｓｉ）からなる半導体
能動膜１０をゲート電極８に対向させて設け、更にこの
半導体能動膜１０上に導電材料からなるドレイン電極１
１とソース電極１２とを相互に対向させて設けて構成さ
れている。なお、半導体能動膜１０の両側の上部側には
リンなどのドナーとなる不純物を高濃度にドープしたア
モルファスシリコンなどのオーミックコンタクト膜１０
ａ、１０ａが形成され、それらの上にドレイン電極１１
とソース電極１２とで挟まれた状態でエッチングストッ
パー１３が形成されている。また、ドレイン電極１１の
上からドレイン電極１１の側方側にかけて透明電極材料
からなる透明画素電極１５が接続されている。
【０００４】そして、前記ゲート絶縁膜９と透明画素電
極１５とドレイン電極１１とソース電極１２などの上を
覆ってこれらの上にパッシベーション膜１６が設けられ
ている。このパッシベーション膜１６上には図示略の配
向膜が形成され、この配向膜上方に液晶が設けられてア
クティブマトリクス液晶表示装置が構成されていて、前
記透明画素電極１５によって液晶の分子に電界を印加す
ると液晶分子の配向制御ができるようになっている。
【０００５】
【発明が解決しようとする課題】前記構造の液晶表示装
置にあっては、通常、透明基板６の裏側にバックライト
を設け、このバックライトから出された光を配向制御さ
れた液晶が遮るか透過させるかによって使用者に明暗を
認識させる構成になっている。ところが、ここで例え
ば、透明基板６に対して入射した光の一部がドレイン電
極１１とソース電極１２の間の半導体能動膜１０に到達
することがあると、この光により励起されて半導体能動
膜１０に電荷が生じ、光電流が流れるので、薄膜トラン
ジスタを駆動している場合に、回路をオフ（ＯＦＦ）に
しているにもかかわらずにリーク電流が流れたことにな
り、このようなリーク電流が流れると液晶駆動時のオフ
電流（ＩOFF）が増大することになり、液晶の光透過特
性に悪影響を与えるおそれがあった。そのため、半導体
能動膜１０にバックライトの光が到達しないように半導
体能動膜１０よりもゲート電極８を大きく形成し、ゲー
ト電極８を遮光性の導電膜から形成した構造が提案され
ている。
【０００６】図８は、この種の薄膜トランジスタ構造の
一例を示すもので、基板２０上に遮光性の導電材料から
なるゲート電極２１を設け、このゲート電極２１をゲー
ト絶縁膜２２で覆い、ゲート絶縁膜２２上にゲート電極
２１に対向させてゲート電極２１よりも小さな半導体能
動膜２３を設け、半導体能動膜２３の両側部上にオーミ
ックコンタクト膜２４、２４を設け、一方のオーミック
コンタクト膜２４上に被さるようにソース電極２５を他
方のオーミックコンタクト膜２４に被さるようにドレイ
ン電極２６をそれぞれ設けて薄膜トランジスタ２７が構
成されている。
【０００７】図８に示す構造であるならば、ゲート電極
２１が遮光層となるので半導体能動膜２３にバックライ
トの光が入射されることを防止するとともに、ソース電
極２５およびドレイン電極２６と半導体能動膜２３との
良好な電気的コンタクトをオーミックコンタクト膜２
４、２４で確保することができる。しかしながら、図８
に示す構造では、薄膜トランジスタとしてのオフ電流
（Ｉ OFF）とオン電流（ＩON）を測定すると図１０の曲
線ａに示すようになり、オフ電流の値を充分には低くで
きない問題があった。この原因を本発明者らが研究した
結果、図８に示す構造においては、電界が強く与えられ
る半導体能動膜２３のソース電極２５側の端部とソース
電極２５とが、あるいは半導体能動膜２３のドレイン電
極２６側の端部とドレイン電極２６とが、図８のｅ部分
で直接接しているために、ホールブロッキング効果が充
分得られないことが原因と考えられる。
【０００８】次に、図９は薄膜トランジスタの他の構造
例を示すもので、この例の薄膜トランジスタ２８では、
半導体能動膜２３の端部とその測方のゲート絶縁膜２２
に被さるように、即ち、ソース電極２５の下部側にソー
ス電極２５に積層される形でオーミックコンタクト膜２
９が設けられるとともに、ドレイン電極２６の下部側に
ドレイン電極２６に積層される形でオーミックコンタク
ト膜２９が設けられて構成されている。しかしながら、
図９に示す構造では、薄膜トランジスタとしてのオフ電
流（Ｉ OFF）とオン電流（ＩON）を測定すると図１０の
曲線ｂに示すようになり、オフ電流の値は充分に低くで
きるものの、オン電流の値を大きくすることができない
問題があった。
【０００９】これは、図９に示す構造の薄膜トランジス
タ２８を製造する場合、ゲート絶縁膜２２上に半導体能
動膜２３を形成するために、一端ゲート絶縁膜２２の上
面全部に半導体能動膜２３を形成するための膜形成を行
い、この膜をパターニングして目的の大きさのアイラン
ド状の半導体能動膜２３とする際に半導体能動膜２３の
上面が汚れやすく、この後にオーミックコンタクト膜２
９を成膜しても半導体能動膜２３とオーミックコンタク
ト膜２９との電気的な接続を充分にとれないことが原因
と思われる。
【００１０】本発明は前記事情に鑑みてなされたもの
で、ソース電極およびドレイン電極と半導体能動膜とを
直接接続しないようにして低抵抗シリコン化合物膜を介
して接続し、それらの電気的接続を良好にすることでオ
ン電流を高くするとともに、半導体能動膜とオーミック
コンタクト膜との電気的接続を良好にしてオフ電流を少
なくするようにした薄膜トランジスタとそれを備えた液
晶表示装置を提供すること、およびそのような構造の薄
膜トランジスタの製造方法の提供を目的とする。
【００１１】
【課題を解決するための手段】本発明は前記課題を解決
するために、基板上にゲート電極が設けられ、該ゲート
電極を覆って前記基板上にゲート絶縁膜が設けられ、前
記ゲート電極上方に前記ゲート絶縁膜を介して半導体能
動膜が対向して設けられ、該半導体能動膜上に一対のオ
ーミックコンタクト膜が隔離して設けられ、それぞれの
オーミックコンタクト膜及び該オーミックコンタクト膜
と重畳する半導体能動膜部分を覆うようオーミックコン
タクト膜から前記ゲート絶縁膜に至る低抵抗シリコン化
合物膜が設けられ、ソース電極とドレイン電極とが前記
低抵抗シリコン化合物膜上に設けられていることを特徴
とする。
【００１２】このような構成とすることにより、ソース
電極およびドレイン電極と半導体能動膜とが部分的に直
接接することはなくなり、ソース電極およびドレイン電
極と半導体能動膜との接続が、オーミックコンタクト膜
と低抵抗シリコン化合物膜を介しての接続になるので、
オフ電流を小さくすることができる。また、半導体能動
膜の上面側のみにオーミックコンタクト膜が積層されて
いると、半導体能動膜とオーミックコンタクト膜を積層
してから両者をパターニングにより必要な形状に加工で
きるので、積層形成した半導体能動膜とオーミックコン
タクト膜との電気的な接続を充分にとることができ、オ
ン電流も充分に高くすることができる。
【００１３】また、本発明に係る液晶表示装置は、前記
課題を解決するために、先に記載の薄膜トランジスタ基
板を、液晶層を挟持する一対の基板の一方の基板とした
ことを特徴とする。このような構成とすることにより、
先に記載したオフ電流の小さいオン電流の大きい薄膜ト
ランジスタを備えた液晶表示装置を提供できる。
【００１４】次に、本発明方法は、基板上にゲート電極
を形成し、該ゲート電極を覆うゲート絶縁膜、半導体
膜、及び不純物を添加した不純物半導体膜を順に連続し
て成膜し、前記半導体膜及び不純物半導体膜から前記ゲ
ート電極上方にゲート電極と対向させて半導体能動膜及
び不純物半導体膜を所望形状にエッチング形成し、前記
半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜
を覆って低抵抗シリコン化合物膜と電極膜とを順に連続
して成膜し、前記不純物半導体膜、低抵抗シリコン化合
物膜、及び電極膜をエッチングして一対の隔離したオー
ミックコンタクト層及び各々のオーミックコンタクト層
から前記ゲート絶縁膜に至る積層した低抵抗シリコン化
合物膜およびソース電極並びに積層した低抵抗シリコン
化合物膜およびドレイン電極を形成することを特徴とす
る。
【００１５】このような方法で薄膜トランジスタを製造
することにより、ソース電極およびドレイン電極と半導
体能動膜とを直接接触させることはなくなり、ソース電
極およびドレイン電極と半導体能動膜との接続をオーミ
ックコンタクト膜と低抵抗シリコン化合物膜を介して接
続できるので、オフ電流を小さくできる薄膜トランジス
タを得ることができる。半導体能動膜の上面のみにオー
ミックコンタクト膜を積層すると、半導体能動膜とオー
ミックコンタクト膜を積層してから両者をパターニング
により必要な形状に加工できるので、半導体能動膜とオ
ーミックコンタクト膜との電気的な接続を充分にとるこ
とができ、オン電流を高くすることができる。
【００１６】本発明方法において、基板上にゲート電極
を形成し、該ゲート電極を覆うゲート絶縁膜、半導体
膜、及び不純物を添加した不純物半導体膜を順に連続し
て成膜し、前記半導体膜及び不純物半導体膜から前記ゲ
ート電極上方にゲート電極と対向させて半導体能動膜及
び不純物半導体膜を所望形状にエッチング形成し、前記
半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜
を覆って金属膜を形成するとともに加熱して前記半導体
能動膜および不純物半導体膜に接触する前記金属膜部分
に低抵抗シリコン化合物膜を形成し、前記金属膜をエッ
チング除去して前記低抵抗シリコン化合物膜のみを残
し、前記半導体能動膜、不純物半導体膜、および残った
低抵抗シリコン化合物膜を覆って電極膜を成膜し、前記
不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜
をエッチングして一対の隔離したオーミックコンタクト
膜および各々のオーミックコンタクト膜から前記ゲート
絶縁膜に至るソース電極およびドレイン電極を形成する
ことを特徴とする。
【００１７】ゲート絶縁膜上に半導体能動膜とオーミッ
クコンタクト膜を連続成膜すると両者の界面を清浄化し
た状態で両者を積層できるので、両膜の電気的接合状態
を良好にできる。また、半導体能動膜とオーミックコン
タクト膜を覆う低抵抗シリコン化合物準備膜に熱処理を
施して元素の相互拡散を行うことで半導体能動膜および
オーミックコンタクト膜を覆う低抵抗シリコン化合物膜
を形成できる。そして、この低抵抗シリコン化合物膜上
にソース電極あるいはドレイン電極を形成することで、
低抵抗シリコン化合物膜を介して半導体能動膜に接続
し、半導体能動膜に直接接触することのない、ソース電
極とドレイン電極を形成できる。
【００１８】
【発明の実施の形態】以下に本発明の各実施形態を詳細
に説明するが、本発明はこれらの実施形態に限定される
ものではない。図１は本発明に係る液晶表示装置の第１
の形態の要部を示すもので、この例の液晶表示装置３０
は、薄膜トランジスタアレイ基板３１と、この薄膜トラ
ンジスタアレイ基板３１に平行に隔離して設けられた透
明の対向基板３２と、前記薄膜トランジスタアレイ基板
３１と対向基板３２との間に封入された液晶層３３を具
備して構成されている。前記薄膜トランジスタアレイ基
板３１には、図６に示した従来の構造と同様に縦列の多
数のソース配線と横列の多数のゲート配線が、対向基板
３２の上面側から平面視した場合にマトリクス状になる
ように配列形成され、ソース配線とゲート配線とで囲ま
れた多数の領域のそれぞれが画素部とされ、各画素部に
対応する領域にそれぞれＩＴＯ（インジウムスズ酸化
物）等の透明導電材料からなる画素電極３５が形成され
るとともに、各画素電極３５の近傍に薄膜トランジスタ
Ｔが設けられている。
【００１９】図１はソース配線とゲート配線とで囲まれ
た１つの画素部に対応する領域に設けられた薄膜トラン
ジスタＴの部分とその周囲部分を拡大して示すもので、
薄膜トランジスタアレイ基板３１には画素部が多数整列
形成されて液晶表示装置３０としての表示画面が構成さ
れている。この形態の薄膜トランジスタアレイ基板３１
にあっては、各画素部において基板３６上にＣｒ、Ｍｏ
等の遮光性導電材料からなるゲート電極４０が設けら
れ、このゲート電極４０と基板３６を覆ってゲート絶縁
膜４１が設けられ、ゲート電極４０上のゲート絶縁膜４
１上にゲート電極４０よりも小さな半導体能動膜４２が
積層され、この半導体能動膜４２の両端部上にｎ+層な
どからなるオーミックコンタクト膜４３、４４が、半導
体能動膜４２の端部と位置を合わせ、半導体能動膜４２
の中央部側に間隙をあけて相互に隔離して積層されてい
る。ここで、前記基板３６の下側に設けられるバックラ
イトの光を半導体能動膜４２に入射させないようにゲー
ト電極４０は半導体能動膜４２よりも幅および奥行きと
もに大きく形成されている。
【００２０】次に、図１の左側（図１に示す画素電極３
５から離れた側）のオーミックコンタクト膜４３の上面
と左側面とその下の半導体能動膜４２の左側面とそれら
に連続するゲート絶縁膜４１の上面の一部分を覆って、
即ち、半導体能動膜４２とオーミックコンタクト膜４３
の重なり部分（重畳部分）を覆ってａ-Ｓｉ：ｎ+層、ク
ロムシリサイドなどからなる低抵抗シリコン化合物膜４
５が設けられ、その上にＡｌあるいはＡｌ合金などの良
導電性金属材料からなるソース電極４６が形成されてい
る。また、図１の右側（図１に示す画素電極３５に近い
側）のオーミックコンタクト膜４４の上面と右側面とそ
の下の半導体能動膜４２の右側面とそれらに連続するゲ
ート絶縁膜４１の上面の一部分を覆って、即ち、半導体
能動膜４２とオーミックコンタクト膜４３の重畳部分を
覆ってｎ+層などからなる低抵抗シリコン化合物膜４７
が設けられ、その上にＡｌなどの良導電性金属材料から
なるドレイン電極４８が形成されている。また、これら
の各膜の上にはこれらを覆ってパッシベーション膜４９
が設けられ、ドレイン電極４７の右側端部上のパッシベ
ーション膜４９上には画素電極３５が形成されていて、
この画素電極３５はパッシベーション膜４９に形成され
たコンタクトホール（導通孔）５０に設けた接続導体部
５１を介してドレイン電極４８に接続されている。
【００２１】一方、薄膜トランジスタアレイ基板３１に
対して設けられている対向基板３２の液晶側には、対向
基板３２側から順にカラーフィルタ５２と共通電極膜５
３とが積層されている。前記カラーフィルタ５２は、表
示に寄与しない薄膜トランジスタ部分やゲート配線部分
およびソース配線部分を覆い隠すためのブラックマトリ
クス５４と、画素電極３５を設けた画素領域で表示に寄
与する部分を通過する光を透過させ、更に、カラー表示
をするためのカラー画素部５５を主体として構成されて
いる。これらのカラー画素部５５は、液晶表示装置がカ
ラー表示の構造の場合に必要とされ、画素部毎に設けら
れているが、隣接する画素部において色違いとなるよう
に、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３元色の
ものが色の偏りがないように規則的にあるいはランダム
に配置される。なお、図１に示す断面構造では薄膜トラ
ンジスタアレイ基板３１の液晶側と対向基板３２の液晶
側に設けられる配向膜は省略してあるとともに、薄膜ト
ランジスタアレイ基板３１の外側と対向基板３２の外側
に設けられる偏光板を省略してある。
【００２２】図１に示す構造においては、ソース電極４
６およびドレイン電極４８が、低抵抗シリコン化合物膜
４５，４７を介し、更に、半導体能動膜上のオーミック
コンタクト膜４３，４４を介して半導体能動膜４２に接
続されていて、ソース電極４６およびドレイン電極４８
と半導体能動膜４２とが直接接触していないので、ホー
ルブロッキング効果が確実に得られるとともに、ソース
電極４６およびドレイン電極４８を構成するＡｌあるい
はＡｌ合金などの良導電性金属材料が半導体能動膜４２
中に拡散するおそれがないために、薄膜トランジスタＴ
としてのオフ電流を低くすることができる。
【００２３】次に、半導体能動膜４２上にオーミックコ
ンタクト膜４３、４４を積層する場合に、図１に示す構
造であるならば、真空成膜装置から出さなくとも連続成
膜できるので、半導体能動膜４２とオーミックコンタク
ト膜４３、４４との界面の電気的な接合状態も良好なも
のとすることができる。よって、この形態の薄膜トラン
ジスタＴはオン電流も良好な値とすることができる。
【００２４】次に、図１に示す構造の薄膜トランジスタ
Ｔを製造する方法の一例について図２を基に説明する。
図２（Ａ）に示す基板３６を用意したならば、この基板
上にスパッタ装置等の成膜装置によりＣｒ、Ｍｏ等の遮
光性の導電性金属材料製の導電膜を形成し、次いでレジ
ストを塗布してパターン露光し、エッチングにより不要
部分を除去した後にレジストを剥離するパターニングを
施し、基板上にゲート配線（図示略）を多数平行に形成
すると同時に画素部に相当する各位置にそれぞれゲート
配線に接続するゲート電極４０を形成する。
【００２５】ゲート電極４０を形成したならば、再び成
膜装置によりゲート配線とゲート電極４０を覆うように
ＳｉＮXなどの絶縁材料製のゲート絶縁膜４１を形成
し、次いでゲート電極４０上のゲート絶縁膜４１におい
てゲート電極４０と対向する位置にゲート電極４０より
も小さなアイランド状の半導体能動膜４２とオーミック
コンタクト膜４３ａを連続成膜する。これらの半導体能
動膜４２とオーミックコンタクト膜４３ａを形成するに
は、これらの膜の材料となる膜をゲート絶縁膜４１上の
全面に成膜装置により連続積層した後に、不要部分をエ
ッチングにより除去して残った部分を半導体能動膜４２
とオーミックコンタクト膜４３ａとすれば良い。
【００２６】次に、図２（Ｂ）に示す如く前記オーミッ
クコンタクト膜４３ａ上とゲート絶縁膜４１上とを覆う
ように半導体材料中にリン元素等を添加したｎ+層など
の低抵抗シリコン化合物膜５０を成膜し、続いてそれら
の上にＡｌあるいはＡｌ合金などの導電性金属材料から
なる導電膜５１を成膜する。この際に低抵抗シリコン化
合物膜５０と導電膜５１を成膜装置で同一真空雰囲気中
で連続成膜するならば、低抵抗シリコン化合物膜５０と
導電膜５１との界面に不純物等を介在させることなく両
者を電気的に良好な状態で接合形成できる。次いで半導
体能動膜４２の中央部分の上部をエッチングにより除去
し、図２（Ｃ）に示すように半導体能動膜４２の中央部
分上のオーミックコンタクト膜４３ａと低抵抗シリコン
化合物膜５０と導電膜５１を除去することで、半導体能
動膜４２の両端部分上に相互に離隔してオーミックコン
タクト膜４３、４４を形成し、各オーミックコンタクト
膜上に被覆された形の低抵抗シリコン化合物膜４５、４
７とソース電極４６とドレイン電極４８とを形成するこ
とができ、図２（Ｃ）に示すように半導体能動膜４２と
オーミックコンタクト膜４３、４４との重畳部分を低抵
抗シリコン化合物膜４５、４７で覆う構造の薄膜トラン
ジスタＴを得ることができる。なお、ソース配線につい
ては図面に記載していないが、ゲート絶縁膜４１上にソ
ース電極４６を形成する場合の成膜時およびエッチング
時に同時に形成すれば良い。
【００２７】以上説明の方法により薄膜トランジスタＴ
を製造するならば、半導体能動膜４２とその上に形成さ
れるオーミックコンタクト膜４３ａは連続成膜すること
ができ、成膜装置内の真空雰囲気を破ることなく同等の
真空雰囲気で両層を連続して積層することができるの
で、半導体能動膜４２とその上に形成するオーミックコ
ンタクト膜４３ａとの接合界面に不純物等を混入させる
ことなく両者を良好な電気的な接合状態で接合形成する
ことができる。また、低抵抗シリコン化合物膜４５とソ
ース電極４６との接合界面の電気的接合状態と、低抵抗
シリコン化合物膜４７とドレイン電極４８との接合界面
の電気的接合状態をいずれも良好にできる。また、図２
（Ｃ）に示す構造ではソース電極４６が半導体能動膜４
２に直接接している部分がないとともに、ドレイン電極
４７が半導体能動膜４２に直接接している部分もないの
で薄膜トランジスタＴとしてのオフ電流を小さくするこ
とができる。これらのことから、オン電流が高く、オフ
電流の小さいトランジスタ特性の優れた薄膜トランジス
タＴを備えた薄膜トランジスタ基板を得ることができ
る。
【００２８】次に図３は、本発明に係る液晶表示装置の
第２の形態の要部を示すもので、この例の液晶表示装置
６０は、薄膜トランジスタアレイ基板６１と、この薄膜
トランジスタアレイ基板６１に平行に隔離して設けられ
た透明の対向基板６２と、前記薄膜トランジスタアレイ
基板６１と対向基板６２との間に封入された液晶層６３
を具備して構成されている。前記薄膜トランジスタアレ
イ基板６１には、図６に示した従来の構造と同様に縦列
の多数のソース配線と横列の多数のゲート配線が対向基
板６２の上面側から平面視した場合にマトリクス状にな
るように配列形成され、ソース配線とゲート配線とで囲
まれた多数の領域のそれぞれが画素部とされ、各画素部
に対応する領域にそれぞれＩＴＯ（インジウムスズ酸化
物）等の透明導電材料からなる画素電極３５が形成され
るとともに、各画素電極３５の近傍に薄膜トランジスタ
Ｔ'が設けられている。
【００２９】図３はソース配線とゲート配線とで囲まれ
た１つの画素部に対応する領域に設けられた薄膜トラン
ジスタＴ'の部分とその周囲部分を拡大して示すもの
で、薄膜トランジスタアレイ基板６１には画素部が多数
整列形成されて液晶表示装置６０としての表示画面が構
成されている。この形態の薄膜トランジスタアレイ基板
６１にあっては、各画素部において基板３６上にＣｒ、
Ｍｏ等の遮光性の導電性材料からなるゲート電極４０が
設けられ、このゲート電極４０と基板３６を覆ってゲー
ト絶縁膜４１が設けられ、ゲート電極４０上のゲート絶
縁膜４１上にゲート電極４０よりも小さな半導体能動膜
４２が積層され、この半導体能動膜４２の両端部上にｎ
+層などからなるオーミックコンタクト膜４３、４４が
半導体能動膜４２の端部と位置を合わせ、半導体能動膜
４２の中央部側に間隙をあけて相互に隔離して積層され
ている。ここで、前記基板３６の下側に設けられるバッ
クライトの光を半導体能動膜４２に入射させないように
ゲート電極４０は半導体能動膜４２よりも幅および奥行
きともに大きく形成されている。
【００３０】次に、図３の左側（図３に示す画素電極３
５から離れた側）のオーミックコンタクト膜４３の上面
と左側面とその下の半導体能動膜４２の左側面を覆う、
換言すると、半導体能動膜４２とオーミックコンタクト
膜４３の重なり部分（重畳部分）を覆うシリサイド膜な
どからなる低抵抗シリコン化合物膜６４が設けられ、そ
の上に低抵抗シリコン化合物膜６４を覆ってそれに隣接
するゲート絶縁膜４１の一部に被着されたＡｌあるいは
Ａｌ合金などの良導電性金属材料からなるソース電極６
６が形成されている。
【００３１】また、図３の右側（図３に示す画素電極３
５に近い側）のオーミックコンタクト膜４４の上面と右
側面とその下の半導体能動膜４２の右側面を覆う、即
ち、半導体能動膜４２とオーミックコンタクト膜４４の
重畳部分を覆うシリサイド膜などからなる低抵抗シリコ
ン化合物膜６５が設けられ、更にその上にＡｌあるいは
Ａｌ合金などの良導電性金属材料からなるドレイン電極
６８が形成されている。ここで、前記シリサイド膜と
は、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｔ、Ｎｂ、Ｚｒ、Ｎｉ等
の金属原子をＳｉ膜に拡散させて形成されたものである
が、中でもＭｏを拡散させたモリブデンシリサイドが好
ましい。更に、これらの各膜の上にはこれらを覆ってパ
ッシベーション膜６９が設けられ、ドレイン電極６８の
右側端部上のパッシベーション膜６９上には画素電極３
５が形成されていて、この画素電極３５はパッシベーシ
ョン膜６９に形成されたコンタクトホール７０に設けた
接続導体部７１を介してドレイン電極６８に接続されて
いる。
【００３２】一方、薄膜トランジスタアレイ基板６１に
対して設けられている対向基板６２の液晶側には、対向
基板６２側から順にカラーフィルタ５２と共通電極膜５
３とが積層されている。前記カラーフィルタ５２は、表
示に寄与しない薄膜トランジスタ部分やゲート配線部分
およびソース配線部分を覆い隠すためのブラックマトリ
クス５４と、画素電極３５を設けた画素領域で表示に寄
与する部分を通過する光を透過させ、更に、カラー表示
をするためのカラー画素部５５を主体として構成されて
いる。これらのカラー画素部５５は、液晶表示装置がカ
ラー表示の構造の場合に必要とされ、画素部毎に設けら
れているが、隣接する画素部において色違いとなるよう
に、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３元色の
ものが色の偏りの無いように規則的にあるいはランダム
に配置される。なお、図３に示す断面構造では薄膜トラ
ンジスタアレイ基板６１の液晶側と対向基板６２の液晶
側に設けられる配向膜は省略してあるとともに、薄膜ト
ランジスタアレイ基板６１の外側と対向基板６２の外側
に設けられる偏光板も省略してある。
【００３３】図３に示す構造においては、ソース電極６
６およびドレイン電極６８が、シリサイド膜からなる低
抵抗シリコン化合物膜６４、６５を介し、更に、半導体
能動膜上のオーミックコンタクト膜４３、４４を介して
半導体能動膜４２に接続されいて、ソース電極６６およ
びドレイン電極６８と半導体能動膜４２とが直接接触し
ていないので、ホールブロッキング効果が確実に得られ
るとともに、ソース電極６６およびドレイン電極６８を
構成するＡｌあるいはＡｌ合金などの良導電性金属材料
が半導体能動膜４２中に拡散するおそれがないために、
薄膜トランジスタＴ'としてのオフ電流を低くすること
ができる。次に、半導体能動膜４２上にオーミックコン
タクト膜４３、４４を積層する場合に成膜装置から出さ
なくとも連続成膜できるので、半導体能動膜４２とオー
ミックコンタクト膜４３、４４との電気的な接合状態も
良好なものとすることができる。よって、この形態の薄
膜トランジスタＴ'はオン電流も良好な値とすることが
できる。
【００３４】次に、図３に示す構造の薄膜トランジスタ
Ｔ'を製造する方法の一例について図４を基に説明す
る。図４（Ａ）に示す基板３６を用意したならば、この
基板上にスパッタ装置等の成膜装置によりＣｒ、Ｍｏ等
の導電性金属材料製の導電膜を形成し、次いでレジスト
を塗布してパターン露光し、エッチングにより不要部分
を除去した後にレジストを剥離するパターニングを施
し、ゲート配線（図示略）を多数平行に形成すると同時
に、画素部に相当する各位置にそれぞれゲート配線に接
続するゲート電極４０を形成する。
【００３５】ゲート電極４０を形成したならば、再び成
膜装置によりゲート配線とゲート電極４０とを覆うよう
にＳｉＮXなどの絶縁材料製のゲート絶縁膜４１を形成
し、次いでゲート電極４０上のゲート絶縁膜４１におい
てゲート電極４０と対向する位置にゲート電極４０より
も小さなアイランド状の半導体能動膜４２とオーミック
コンタクト膜４３ａを形成する。これらの半導体能動膜
４２とオーミックコンタクト膜４３ａを形成するには、
これらの膜の材料となる膜をゲート絶縁膜４１上の全面
に成膜装置により連続積層した後に、不要部分をエッチ
ングにより除去して残った部分を半導体能動膜４２とオ
ーミックコンタクト膜４３ａとすれば良い。
【００３６】次に、図４（Ｂ）に示す如く前記オーミッ
クコンタクト膜４３ａ上とゲート絶縁膜４１上とを覆う
ようにＭｏ、Ｔａ、Ｗ、Ｃｒ、Ｐｔ、Ｎｂ、Ｚｒ、Ｎｉ
等からなるシリサイド準備薄膜８０を形成し、熱処理す
る。この熱処理により半導体能動膜４２の両側面部分で
シリサイド準備薄膜８０に接触した部分と、オーミック
コンタクト膜４３ａの上面と両側面部分でシリサイド準
備薄膜８０に接触した部分にシリサイド膜８１が生成す
る。そして、熱処理後に、例えば、ヨウ素酸、フッ酸、
及び酢酸混合液からなるエッチング液を用いて選択的に
除去する手段で低抵抗シリコン化合物準備薄膜（シリサ
イド準備薄膜）８０を除去する処理を行うと、ゲート絶
縁膜４１上に積層された低抵抗シリコン化合物準備薄膜
８０の部分は除去され、シリサイド膜８１となった部分
のみがエッチングされずに残留するので、図４（Ｃ）に
示すようにオーミックコンタクト膜４３ａと半導体能動
膜４２を囲むシリサイド膜８１が得られる。
【００３７】続いて前記シリサイド膜８１上とゲート絶
縁膜４１上にＡｌあるいはＡｌ合金などの導電性金属材
料からなる導電膜を成膜する。次いで半導体能動膜４２
の中央部上方部分を前記フォトリソグラフィ技術を用い
て除去し、図４（Ｄ）に示すように半導体能動膜４２の
中央部分上のオーミックコンタクト膜４３ａとシリサイ
ド膜８１と導電膜を除去することで、半導体能動膜４２
の両端部分上にオーミックコンタクト膜４３、４４を形
成し、各シリサイド膜上に被覆された形のソース電極６
６とドレイン電極６８とを形成することができ、図４
（Ｄ）に示す構造の薄膜トランジスタＴ'を得ることが
できる。なお、ソース配線については図面に記載してい
ないが、ゲート絶縁膜４１上にソース電極４６を形成す
る場合の成膜時およびエッチング時に同時に形成すれば
良い。
【００３８】以上説明の方法により薄膜トランジスタ
Ｔ'を製造するならば、半導体能動膜４２とその上に形
成するオーミックコンタクト膜４３ａは連続成膜でき、
換言すると、成膜装置内の真空雰囲気を破ることなく同
等の真空雰囲気で両層を連続して積層することができる
ので、半導体能動膜４２とその上に形成するオーミック
コンタクト膜４３ａとの接合界面に不純物等を混入させ
ることなく両者を良好な電気的な接合状態で接合形成す
ることができる。また、図４（Ｄ）に示す構造ではソー
ス電極６６が半導体能動膜４２に接している部分がない
とともに、ドレイン電極６８が半導体能動膜４２に接し
ている部分もないので薄膜トランジスタＴ'としてのオ
フ電流を小さくすることができる。これらのことから、
オン電流が高く、オフ電流の小さいトランジスタ特性の
優れた薄膜トランジスタＴ'を得ることができる。
【００３９】
【実施例】
「実施例１」透明のガラス基板上に、幅１３μｍの図１
に示すような矩形状のゲート電極をＣｒ膜で形成し、そ
の上をＳｉＮXのゲート絶縁膜で覆い、更にゲート電極
中央部上のゲート絶縁膜上に幅９μｍの矩形状のａ-Ｓ
ｉからなる半導体膜を形成し、その両端部上にリンをド
ープしたｎ+層からなる幅３μｍのオーミックコンタク
ト膜をそれぞれ形成し、更にこのオーミックコンタクト
膜を覆うようにリン（Ｐ）をドープしたｎ+層からなる
低抵抗シリコン化合物膜を積層し、更にその上にＡｌか
らなるソース電極とドレイン電極を積層して図１に示す
断面構造の薄膜トランジスタを製造した。得られた薄膜
トランジスタのオフ電流（ＩOFF）とオン電流（ＩON）
を測定した結果を図５に示す。図５に示す曲線が示すオ
フ電流およびオン電流と図１０に示す従来構造のオフ電
流およびオン電流と比較すると、図１に示す構造を採用
することで、オフ電流を低く、オン電流を高くできるこ
とが明らかになった。
【００４０】「実施例２」透明のガラス基板上に、幅１
３μｍの図３に示すような矩形状のゲート電極をＣｒ膜
で形成し、その上をＳｉＮXのゲート絶縁膜で覆い、更
にゲート電極中央部上のゲート絶縁膜上に、幅９μｍの
矩形状のａ-Ｓｉからなる半導体能動膜を形成し、その
両端部上にリンをドープしたｎ+層からなる幅３μｍの
オーミックコンタクト膜を形成し、更にこのオーミック
コンタクト膜の上面と側面とその下の半導体能動膜の側
面を覆うようにＭｏのシリサイド膜からなる低抵抗シリ
コン化合物膜を形成し、更にその上にＡｌからなるソー
ス電極とドレイン電極を積層して図３に示す断面構造の
薄膜トランジスタを製造した。
【００４１】なお、シリサイド膜を形成するには、半導
体能動膜とオーミックコンタクト膜を積層した後にこれ
らを覆ってＭｏの低抵抗シリコン化合物準備薄膜（シリ
サイド準備膜）を形成し、その後に２８０°Ｃに加熱す
る熱処理を施して元素拡散を行ない、その後に低抵抗シ
リコン化合物準備薄膜をエッチング液で除去するととも
に、半導体能動膜の中央部上のシリサイド膜をエッチン
グ除去し、更にその下のオーミックコンタクト膜をエッ
チング除去することで行った。得られた薄膜トランジス
タのオフ電流（ＩOFF）とオン電流（ＩON）を測定した
結果は図５に示した実施例１で得られた結果と一致し
た。図５に示す曲線が示すオフ電流およびオン電流と図
１０に示す従来構造のオフ電流およびオン電流と比較す
ると、図３に示す構造を採用することで、オフ電流を低
く、オン電流を高くできることが明らかになった。
【００４２】
【発明の効果】以上説明したように本発明による薄膜ト
ランジスタによれば、ソース電極およびドレイン電極を
構成する材料と半導体能動膜とを直接接触させることは
なくなり、ソース電極およびドレイン電極と半導体能動
膜との接続をオーミックコンタクト膜と低抵抗シリコン
化合物膜を介する接続にできるので、トランジスタのオ
フ電流を小さくすることができる。また、半導体能動膜
の両側部上面のみにオーミックコンタクト膜を積層した
構造にすると、半導体能動膜とオーミックコンタクト膜
を連続して積層してから両者をパターニングにより必要
な形状に加工することができ、成膜の際に真空雰囲気を
破ることなく連続成膜できるので、積層形成した半導体
能動膜とオーミックコンタクト膜との界面に不純物等を
混入させることはなくなり、両者の電気的な接続を充分
にとることができる結果、オン電流も充分に高くするこ
とができる。
【００４３】よって、従来の薄膜トランジスタでは両立
できなかった高いオン電流と低いオフ電流の両方の特性
を満足させた薄膜トランジスタ基板を提供できる。次
に、本発明に係る液晶表示装置であるならば、高いオン
電流と低いオフ電流の両方の特性を満足させた薄膜トラ
ンジスタ基板を備えた液晶表示装置を提供できる。
【００４４】次に、本発明方法であるならば、ソース電
極およびドレイン電極と半導体能動膜とを直接接触させ
ることはなくなり、ソース電極およびドレイン電極と半
導体能動膜との接続をオーミックコンタクト膜と低抵抗
シリコン化合物膜を介して接続できるので、オフ電流を
小さくできる薄膜トランジスタを提供できる。また、半
導体能動膜の上面のみにオーミックコンタクト膜を積層
すると、半導体能動膜とオーミックコンタクト膜を連続
して積層してから両者をパターニングにより必要な形状
に加工できるので、半導体能動膜とオーミックコンタク
ト膜との電気的な接続を充分にとることができ、オン電
流を高くすることができる薄膜トランジスタを提供でき
る。
【００４５】更に、本発明方法であるならば、ゲート絶
縁膜上に半導体能動膜とオーミックコンタクト膜を連続
成膜すると両者の界面を清浄化した状態で両者を積層で
きるので、両膜の電気的接合状態を良好にできる。
【図面の簡単な説明】
【図１】 本発明に係る第１の実施形態の液晶表示装置
と薄膜トランジスタの断面図。
【図２】 図１に示す薄膜トランジスタの製造方法を説
明するもので、図２（Ａ）は基板上にゲート電極とゲー
ト絶縁膜と半導体能動膜とオーミックコンタクト膜を形
成した状態を示す断面図、図２（Ｂ）はオーミックコン
タクト膜上に低抵抗シリコン化合物膜と導電膜を形成し
た状態を示す断面図、図２（Ｃ）は薄膜トランジスタの
断面図。
【図３】 本発明に係る第２の実施形態の液晶表示装置
と薄膜トランジスタの断面図。
【図４】 図３に示す薄膜トランジスタの製造方法を説
明するもので、図４（Ａ）は基板上にゲート電極とゲー
ト絶縁膜と半導体能動膜とオーミックコンタクト膜を形
成した状態を示す断面図、図４（Ｂ）はオーミックコン
タクト膜上にシリサイド準備薄膜を形成した状態を示す
断面図、図４（Ｃ）は熱処理により低抵抗シリコン化合
物膜を形成した状態を示す断面図、図４（Ｄ）は薄膜ト
ランジスタの断面図。
【図５】 実施例で得られた薄膜トランジスタのオン電
流とオフ電流の特性を示す図。
【図６】 従来の液晶表示装置の一例の画素部の平面略
図。
【図７】 同液晶表示装置の断面図。
【図８】 従来の薄膜トランジスタの一例を示す断面
図。
【図９】 従来の薄膜トランジスタの他の例を示す断面
図。
【図１０】 従来の各例の薄膜トランジスタのオン電流
とオフ電流の特性を併せて示す図。
【符号の説明】 Ｔ、Ｔ'・・・薄膜トランジスタ、３０、６０・・・液晶表示
装置、３１、６１・・・薄膜トランジスタアレイ基板、３
２、６２・・・対向基板、３３、６３・・・液晶層、３５・・・
画素電極、３６・・・基板、４０・・・ゲート電極、４１・・・
ゲート絶縁膜、４２・・・半導体能動膜、４３、４４・・・オ
ーミックコンタクト膜、４５、４７、６４、６５・・・低
抵抗シリコン化合物膜、４６、６６・・・ソース電極、４
８、６８・・・ドレイン電極。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板上にゲート電極が設けられ、該ゲー
    ト電極を覆って前記基板上にゲート絶縁膜が設けられ、
    前記ゲート電極上方に前記ゲート絶縁膜を介して半導体
    能動膜が対向して設けられ、該半導体能動膜上に一対の
    オーミックコンタクト膜が隔離して設けられ、それぞれ
    のオーミックコンタクト膜及び該オーミックコンタクト
    膜と重畳する半導体能動膜部分を覆うようオーミックコ
    ンタクト膜から前記ゲート絶縁膜に至る低抵抗シリコン
    化合物膜が設けられ、ソース電極とドレイン電極とが前
    記低抵抗シリコン化合物膜上に設けられていることを特
    徴とする薄膜トランジスタ基板。
  2. 【請求項２】 請求項１記載の薄膜トランジスタ基板
    を、液晶層を挟持する一対の基板の一方の基板としたこ
    とを特徴とする液晶表示装置。
  3. 【請求項３】 基板上にゲート電極を形成し、該ゲート
    電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加
    した不純物半導体膜を順に連続して成膜し、前記半導体
    膜及び不純物半導体膜から前記ゲート電極上方にゲート
    電極と対向させて半導体能動膜及び不純物半導体膜を所
    望形状にエッチング形成し、前記半導体能動膜、不純物
    半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコ
    ン化合物膜と電極膜とを順に連続して成膜し、前記不純
    物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエ
    ッチングして一対の隔離したオーミックコンタクト膜及
    び各々のオーミックコンタクト膜から前記ゲート絶縁膜
    に至る積層した低抵抗シリコン化合物膜およびソース電
    極並びに積層した低抵抗シリコン化合物膜およびドレイ
    ン電極を形成することを特徴とする薄膜トランジスタ基
    板の製造方法。
  4. 【請求項４】 基板上にゲート電極を形成し、該ゲート
    電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加
    した不純物半導体膜を順に連続して成膜し、前記半導体
    膜及び不純物半導体膜から前記ゲート電極上方にゲート
    電極と対向させて半導体能動膜及び不純物半導体膜を所
    望形状にエッチング形成し、前記半導体能動膜、不純物
    半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成
    するとともに加熱して前記半導体能動膜および不純物半
    導体膜に接触する前記金属膜部分に低抵抗シリコン化合
    物膜を形成し、前記金属膜をエッチング除去して前記低
    抵抗シリコン化合物膜のみを残し、前記半導体能動膜、
    不純物半導体膜、および残った低抵抗シリコン化合物膜
    を覆って電極膜を成膜し、前記不純物半導体膜、低抵抗
    シリコン化合物膜、及び電極膜をエッチングして一対の
    隔離したオーミックコンタクト膜および各々のオーミッ
    クコンタクト膜から前記ゲート絶縁膜に至るソース電極
    およびドレイン電極を形成することを特徴とする薄膜ト
    ランジスタ基板の製造方法。
JP19464497A 1997-07-18 1997-07-18 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法 Pending JPH1140814A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19464497A JPH1140814A (ja) 1997-07-18 1997-07-18 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
KR1019980028949A KR100314199B1 (ko) 1997-07-18 1998-07-16 박막트랜지스터기판과액정표시장치및박막트랜지스터기판의제조방법
US09/118,481 US6303946B1 (en) 1997-07-18 1998-07-17 Thin film transistor substrate and liquid crystal display unit having a low-resistance silicon compound film
US09/934,666 US6451632B1 (en) 1997-07-18 2001-08-22 Method for manufacturing thin-film transistor substrate, liquid crystal display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19464497A JPH1140814A (ja) 1997-07-18 1997-07-18 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法

Publications (1)

Publication Number Publication Date
JPH1140814A true JPH1140814A (ja) 1999-02-12

Family

ID=16327948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19464497A Pending JPH1140814A (ja) 1997-07-18 1997-07-18 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法

Country Status (3)

Country Link
US (2) US6303946B1 (ja)
JP (1) JPH1140814A (ja)
KR (1) KR100314199B1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021920A (ja) * 1999-07-07 2001-01-26 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2007121788A (ja) * 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
JP2009025788A (ja) * 2007-07-20 2009-02-05 Lg Display Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2010161358A (ja) * 2008-12-11 2010-07-22 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
KR100973361B1 (ko) * 2007-06-05 2010-07-30 가부시키가이샤 히타치 디스프레이즈 표시 장치 및 그 제조 방법
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR20120051720A (ko) * 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2012114399A (ja) * 2010-11-05 2012-06-14 Mitsubishi Electric Corp 半導体装置及び表示装置
KR20130108559A (ko) * 2010-09-22 2013-10-04 도판 인사츠 가부시키가이샤 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치
KR20140091620A (ko) * 2008-09-19 2014-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US9373525B2 (en) 2008-10-22 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9660102B2 (en) 2009-02-27 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9947797B2 (en) 2009-05-29 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10079307B2 (en) 2009-10-21 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
US10079306B2 (en) 2009-07-31 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10418466B2 (en) 2009-09-24 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
TWI243484B (en) * 2004-12-10 2005-11-11 Au Optronics Corp Thin film transistor and method of making the same
JP4579012B2 (ja) * 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
KR101152528B1 (ko) * 2005-06-27 2012-06-01 엘지디스플레이 주식회사 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
CN100449715C (zh) * 2006-01-23 2009-01-07 友达光电股份有限公司 薄膜晶体管及其制造方法
KR100763913B1 (ko) * 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
TWI275184B (en) * 2006-05-18 2007-03-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100437311C (zh) * 2006-05-30 2008-11-26 中华映管股份有限公司 画素结构
TWI328877B (en) * 2006-07-20 2010-08-11 Au Optronics Corp Array substrate
US9391099B2 (en) * 2008-02-15 2016-07-12 Lg Display Co., Ltd. Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
KR102012854B1 (ko) * 2012-11-12 2019-10-22 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR102210366B1 (ko) * 2014-06-12 2021-02-02 삼성디스플레이 주식회사 표시 장치
CN108110061A (zh) * 2017-12-22 2018-06-01 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124263A (ja) * 1987-11-10 1989-05-17 Toshiba Corp 薄膜トランジスタ
JPH08204200A (ja) * 1995-01-20 1996-08-09 Toshiba Corp 薄膜トランジスタ
JPH0992840A (ja) * 1995-09-28 1997-04-04 Nec Corp 液晶表示装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462931A (ja) * 1990-06-30 1992-02-27 Nec Corp 半導体装置
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JPH0527248A (ja) * 1991-07-22 1993-02-05 Sony Corp 液晶表示装置
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
JP2655126B2 (ja) 1995-03-31 1997-09-17 日本電気株式会社 薄膜トランジスタの製造方法
KR100229676B1 (ko) * 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124263A (ja) * 1987-11-10 1989-05-17 Toshiba Corp 薄膜トランジスタ
JPH08204200A (ja) * 1995-01-20 1996-08-09 Toshiba Corp 薄膜トランジスタ
JPH0992840A (ja) * 1995-09-28 1997-04-04 Nec Corp 液晶表示装置及びその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021920A (ja) * 1999-07-07 2001-01-26 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2007121788A (ja) * 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR100973361B1 (ko) * 2007-06-05 2010-07-30 가부시키가이샤 히타치 디스프레이즈 표시 장치 및 그 제조 방법
JP2009025788A (ja) * 2007-07-20 2009-02-05 Lg Display Co Ltd 液晶表示装置用アレイ基板及びその製造方法
US8045078B2 (en) 2007-07-20 2011-10-25 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US10559599B2 (en) 2008-09-19 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US11610918B2 (en) 2008-09-19 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20140091620A (ko) * 2008-09-19 2014-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US10032796B2 (en) 2008-09-19 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US10211240B2 (en) 2008-10-22 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9373525B2 (en) 2008-10-22 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9691789B2 (en) 2008-10-22 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9853069B2 (en) 2008-10-22 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010161358A (ja) * 2008-12-11 2010-07-22 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
US9660102B2 (en) 2009-02-27 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9997638B2 (en) 2009-02-27 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9947797B2 (en) 2009-05-29 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190102165A (ko) * 2009-05-29 2019-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20190141028A (ko) * 2009-07-31 2019-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
US10680111B2 (en) 2009-07-31 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
KR20190038952A (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US11947228B2 (en) 2009-07-31 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120051720A (ko) * 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US10079306B2 (en) 2009-07-31 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200003940A (ko) * 2009-07-31 2020-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
US11106101B2 (en) 2009-07-31 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US11393917B2 (en) 2009-09-24 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10418466B2 (en) 2009-09-24 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US12113124B2 (en) 2009-09-24 2024-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10079307B2 (en) 2009-10-21 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
KR20130108559A (ko) * 2010-09-22 2013-10-04 도판 인사츠 가부시키가이샤 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치
JP2012114399A (ja) * 2010-11-05 2012-06-14 Mitsubishi Electric Corp 半導体装置及び表示装置

Also Published As

Publication number Publication date
US6451632B1 (en) 2002-09-17
US6303946B1 (en) 2001-10-16
US20020110963A1 (en) 2002-08-15
KR100314199B1 (ko) 2003-06-19
KR19990013971A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
JPH1140814A (ja) 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP3622934B2 (ja) 薄膜トランジスタ型液晶表示装置
US6333518B1 (en) Thin-film transistor and method of making same
TWI269110B (en) Thin film transistor array panel and liquid crystal display including the panel
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
CN100378902C (zh) 薄膜晶体管阵列板及其制造方法
KR100690517B1 (ko) 액정 표시 장치의 제조 방법
US6323521B1 (en) Thin film transistor with electrodes having compressive and tensile stress
JP2004088113A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JPH061314B2 (ja) 薄膜トランジスタアレイ
JP4166300B2 (ja) 液晶表示装置の製造方法
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
CN113467145A (zh) 阵列基板及制作方法、显示面板
JPH08184853A (ja) アクティブマトリクス基板の製造方法およびアクティブマトリクス基板
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
JPH10154815A (ja) 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
US6950164B2 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2001021916A (ja) マトリクスアレイ基板
JP3901703B2 (ja) 薄膜トランジスタ型液晶表示装置
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JPH1195255A (ja) 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置
JPH08313934A (ja) アレイ基板、その製造方法、液晶表示装置およびその製造方法
JPH09179140A (ja) 液晶表示装置の製造方法
JPH01282522A (ja) アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080807

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101012