[go: up one dir, main page]

CN108110061A - 低温多晶硅薄膜晶体管及其制作方法和显示装置 - Google Patents

低温多晶硅薄膜晶体管及其制作方法和显示装置 Download PDF

Info

Publication number
CN108110061A
CN108110061A CN201711403931.6A CN201711403931A CN108110061A CN 108110061 A CN108110061 A CN 108110061A CN 201711403931 A CN201711403931 A CN 201711403931A CN 108110061 A CN108110061 A CN 108110061A
Authority
CN
China
Prior art keywords
layer
insulating layer
via hole
doped
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711403931.6A
Other languages
English (en)
Inventor
罗浩
张毅先
任思雨
苏君海
李建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN201711403931.6A priority Critical patent/CN108110061A/zh
Publication of CN108110061A publication Critical patent/CN108110061A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种低温多晶硅晶体管及其制作方法和显示装置，制作方法包括如下步骤：在基板上形成缓冲层；在所述缓冲层上形成有源层；在所述有源层上形成掺杂层；在所述缓冲层和所述掺杂层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极上形成层间绝缘层；在所述栅极绝缘层和所述层间绝缘层上依次形成相互连通的第一过孔和第二过孔；在所述第一过孔和所述第二过孔内形成源/漏极并与所述掺杂层连接。采用上述制作方法获得的低温多晶硅薄膜晶体管，具有将刻蚀过程中产生SiOx的残留物阻挡的掺杂层，无需湿法刻蚀去除SiOx，省去了对湿法刻蚀产生的化学废液进行处理的工序，从而降低了生产成本。

Description

低温多晶硅薄膜晶体管及其制作方法和显示装置
技术领域
本发明涉及显示装置制作技术领域，特别是涉及低温多晶硅薄膜晶体管的制作方法。
背景技术
随着液晶显示屏幕的发展，超薄、重量轻、低功耗的屏幕需求不断被提出。其中，由LTPS(Low Temperature Poly-silicon，低温多晶硅)薄膜晶体管制作的屏幕因其色域广、对比度高、分辨率高、轻薄、功耗低、响应速度快及具有柔韧性等传统液晶显示屏难以做到的优点，得到了市场和行业内的高度关注，其电子迁移率可以达到200cm2/V-sec以上，远远超过传统的非晶硅薄膜晶体管，其具有高开口率、高亮度、低功耗，并可以集成部分驱动电路于玻璃基本上等优点，成为当前高端显示屏幕的主流技术。
传统的低温多晶硅薄膜晶体管由于在形成源漏极之前，需要对绝缘层进行刻蚀操作以获得过孔，将源漏极设置于过孔内并与有源层连接，形成过孔结构的过程中使用的刻蚀步骤为先进行干法刻蚀，干法刻蚀过程中会在有源层上残留SiOx物质，之后湿法刻蚀清除残留的SiOx，上述操作方法步骤繁杂，而且湿法刻蚀操作中会产生较多化学废液，而化学废液需要处理完成后才能排放，对化学废液的处理增加生产成本。
发明内容
基于此，有必要提供一种操作简单且降低生产成本的低温多晶硅薄膜晶体管制作方法及采用上述低温多晶硅薄膜晶体管的制作方法获得的显示装置。
一种低温多晶硅薄膜晶体管，包括：基板；形成于所述基板上的缓冲层；形成于所述缓冲层上的有源层；形成于所述有源层上的掺杂层；形成于所述掺杂层上的栅极绝缘层；形成于所述栅极绝缘层上的栅极；形成于所述栅极上的层间绝缘层；所述栅极绝缘层开设有第一过孔，所述层间绝缘层开设有第二过孔，所述第一过孔和所述第二过孔连通；形成于所述第一过孔和所述第二过孔内的源/漏极。
在其中一个实施例中，所述掺杂层包括两个掺杂单元，一所述掺杂单元与源极连接，另一所述掺杂单元与漏极连接。
在其中一个实施例中，所述掺杂层的材质包括非晶硅。
一种低温多晶硅薄膜晶体管的制作方法，包括：在基板上形成缓冲层；在所述缓冲层上形成有源层；在所述有源层上形成掺杂层；在所述缓冲层和所述掺杂层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极上形成层间绝缘层；在所述栅极绝缘层和所述层间绝缘层上依次形成相互连通的第一过孔和第二过孔；在所述第一过孔和所述第二过孔内形成源/漏极并与所述掺杂层连接。
在其中一个实施例中，采用光刻胶剥离法在所述有源层上形成掺杂层。
在其中一个实施例中，采用光刻胶剥离法在所述有源层上形成掺杂层。
在其中一个实施例中，所述掺杂层的材质包括非晶硅。
在其中一个实施例中，所述在所述有源层上形成掺杂层之后，还包括如下步骤：对所述掺杂层进行N型重掺杂。
在其中一个实施例中，所述在所述栅极绝缘层和所述层间绝缘层上形成过孔的步骤包括：
采用干法刻蚀对所述栅极绝缘层和所述层间绝缘层进行刻蚀处理，在所述栅极绝缘层和所述层间绝缘层依次形成所述第一过孔和所述第二过孔。
一种显示装置，包括如采用上述制作方法制作得到的低温多晶硅薄膜晶体管以及有机电致发光器件,所述有机电致发光器件包括阳极、阴极以及发光层，所述发光层位于所述阳极和所述阴极之间，所述有机电致发光器件的阳极与所述低温多晶硅薄膜晶体管的源/漏极连接。
上述低温多晶硅薄膜晶体管的制作方法及其显示装置，在源极和漏极与有源层之间设置掺杂层，采用干法刻蚀在绝缘层和上形成用于设置源极和漏极的过孔，掺杂层阻挡刻蚀过程中产生SiOx的残留物附着于有源层，无需湿法刻蚀去除SiOx，不需要进行湿法刻蚀，省去了对湿法刻蚀产生的化学废液进行处理的工序，避免了由于SiOx物质附着于有源层上而降低有源层与源极和漏极之间的连接，其中，掺杂层的材质为非晶硅，与多晶硅层的有源层具有良好的欧姆接触，而且，在绝缘层上只需干法刻蚀以获取过孔，从而降低了生产成本。
附图说明
图1为一实施例的一种低温多晶硅薄膜晶体管的制作方法的流程图；
图2为一实施例的低温多晶硅薄膜晶体管的结构示意图；
图3为一实施例的低温多晶硅薄膜晶体管在制作过程的结构示意图；
图4为一实施例的低温多晶硅薄膜晶体管在制作过程的结构示意图；
图5为一实施例的低温多晶硅薄膜晶体管在制作过程的结构示意图；
图6为一实施例的低温多晶硅薄膜晶体管在制作过程的结构示意图；
图7为一实施例的低温多晶硅薄膜晶体管在制作过程的结构示意图；
图8为一实施例的低温多晶硅薄膜晶体管在制作过程的结构示意图；
图9为一实施例的低温多晶硅薄膜晶体管在制作过程的结构示意图；
图10为一实施例的显示装置的结构示意图；
图11为一实施例的显示装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，其为本发明一实施方式的低温多晶硅薄膜晶体管的制作方法的流程图，该方法包括如下步骤：
S110：在基板上形成缓冲层。
在一实施例中，所述基板的材质为玻璃，玻璃的成分可以根据实际情况进行改变，例如，玻璃的材质为Na2SiO3、CaSiO3、SiO2；又如，玻璃的材质为Na2O·CaO·6SiO2；又如，玻璃中还掺杂聚甲基丙烯酸甲酯，得到具有较强化学特性的有机玻璃，这样，玻璃材质的基板可以使得光线直接透射而不存在损失，在所述基板上设置的所述缓冲层便于后续其他层级的形成，避免了其他层级直接形成于所述基板上，同时，所述缓冲层的材质为SiNx和SiO2混合物，具有较强的绝缘功能，阻止了其他层级中的金属原子渗透至所述基板内。
S120：在所述缓冲层上形成有源层。
在一实施例中，所述有源层的材质为多晶硅，在所述缓冲层上形成有源层后，所述有源层通过刻蚀形成具有所需要图案的有源层，所述缓冲层将所述有源层和所述基板分隔，阻挡所述有源层内的金属扩散至所述基板中，即避免了所述有源层中的硅原子进入所述基板中。
S130：在所述有源层上形成掺杂层。
所述掺杂层的材质包括非晶硅，在所述有源层上形成掺杂层，对所述掺杂层进行刻蚀，获得特定图案的层级结构，其中，具有特定图案的所述掺杂层设置于与源极和漏极对应的位置，便于后续掺杂层与源极和漏极连接。
S140：在所述缓冲层和所述掺杂层上形成栅极绝缘层。
所述栅极绝缘层的材质包括SiNx和SiO2，其中，为了便于所述栅极绝缘层与所述有源层之间的连接，例如，SiNx:SiO2的占比为1:(1～5)；又如，SiNx:SiO2的占比为1:(1.5～3)；又如，SiNx:SiO2的占比为1:2，所述绝缘层将所述有源层和后续的形成的层级分离，保护了所述有源层的结构和功能不受影响，其中，所述绝缘层的过孔便于后续形成源/漏极。
S150：在所述栅极绝缘层上形成栅极。
所述栅极的材质包括Mo(钼)，在所述栅极绝缘层上形成栅极层，通过刻蚀在所述有源层上形成栅极结构，便于后续与源极和漏极形成晶体管结构。
S160：在所述栅极上形成层间绝缘层。
所述层间绝缘层的材质包括SiO2/SiNx，其中，所述层间绝缘层包括SiNx的部分具有较高的击穿电压的特性，所述层间绝缘层包括SiO2的部分具有良好的界面匹配性，便于后续与所述栅极绝缘层形成过孔。
S170：在所述栅极绝缘层和所述层间绝缘层上依次形成相互连通的第一过孔和第二过孔。
对所述层间绝缘层进行显影曝光处理，获得具有过孔图案的所述层间绝缘层，依照过孔图案进行对所述栅极绝缘层和所述层间绝缘层干法刻蚀，形成具有第一过孔的所述栅极绝缘层以及具有第二过孔的所述层间绝缘层，其中，所述第一过孔和所述第二过孔对齐。
S180：在所述第一过孔和所述第二过孔内形成源/漏极并与所述掺杂层连接。
所述源极和所述漏极依次穿过所述第一过孔和所述第二过孔，并与所述掺杂层连接。
在一实施例中，采用光刻胶剥离法在所述有源层上形成掺杂层，所述光刻胶剥离法是在所述有源层上沉积一层光刻胶，根据其化学反应机理和显影原理，可分负性胶和正性胶两类，光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶，利用这种性能，将光刻胶作涂层，就能在硅片表面刻蚀所需的图形，其中，使用相应的掩膜版，对所述光刻胶进行显影曝光处理，在所述有源层上获得具有特定图案的所述光刻胶，在所述光刻胶上沉淀一层非晶硅，又如，采用蒸镀的方式将非晶硅附着于所述光刻胶上，使用有机物溶液溶解并去除所述光刻胶，获得本实施例所需的所述掺杂层。
在另一实施例中，采用金属网格法在所述有源层上形成掺杂层，使用的金属网格法是采用预先成型的金属网格，即金属网格形成有所需的图案，将所述金属网格放置于所述有源层上，待非晶硅在所述金属网格和所述有源层上形成膜之后，将所述金属网格移除，省去了在所述有源层上进行显影曝光处理的工序，简化了操作。
在所述有源层上形成掺杂层之后，即步骤S130之后，需要对所述掺杂层进行掺杂处理，掺杂的类型为N型掺杂，其中掺入的杂质为N型杂质，即ⅤA族施体掺质，其中的ⅤA族元素包括氮、磷、砷以及锑，N型掺杂的元素为所述掺杂层提供大量的电子，便于所述掺杂层与所述源极和所述漏极的电连接，即保证了所述掺杂层与所述源极和所述漏极之间的良好导电率；又如，掺杂的类型为P型掺杂，其中掺入的杂质为P型杂质，即Ⅲ族受主掺质，其中，Ⅲ族元素包括硼、铝、镓以及铟，P型掺杂的元素为所述掺杂层提供大量的空穴，空穴在所述掺杂层和所述源极和所述漏极之间，空穴的移动同样保证了所述掺杂层与所述源极和所述漏极之间的电连接，拥有良好的导电能力。在本实施例中，由于薄膜晶体管的沟道的掺杂类型为N型掺杂，所以在对所述掺杂层的掺杂处理过程中采用N型重掺杂，避免了PN结的产生。
在一实施例中，所述在所述栅极绝缘层和所述层间绝缘层上形成过孔的步骤包括：采用干法刻蚀对所述栅极绝缘层和所述层间绝缘层进行刻蚀处理，获得具有第一过孔的栅极绝缘层以及具有第二过孔的层间绝缘层。所述栅极绝缘层和所述层间绝缘层依次叠层，在所述栅极绝缘层和层间绝缘层上与所述源极和所述漏极相对应的位置进行干法刻蚀，形成过孔结构，所述过孔内形成相应的源/漏极，又如，先对所述层间绝缘层进行显影曝光处理，获得具有过孔图案的所述层间绝缘层，再采用干法刻蚀对所述栅极绝缘层和具有过孔图案的所述层间绝缘层进行处理，获得具有第一过孔的栅极绝缘层以及具有第二过孔的层间绝缘层。
采用上述方法形成的具有掺杂层的晶体管，既可以保证所述有源层与所述源极和所述漏极之间的良性电接触，即阻止采用干法刻蚀完成过孔刻蚀后的SiO2残留物直接与所述有源层接触，又能省去湿法刻蚀步骤，避免了化学废液的产生，即省去处理化学废液的工序，从而简化制作工艺流程，降低了生产成本。
采用发明提供的一种低温多晶硅薄膜晶体管的制作方法制作的低温多晶硅薄膜晶体管10，请参阅图2，包括：基板110；形成于所述基板110上的缓冲层120；形成于所述缓冲层120上的有源层130；形成于所述有源层130上的掺杂层140；形成于所述掺杂层140上的栅极绝缘层150；形成于所述栅极绝缘层150上的栅极160；形成于所述栅极160上的层间绝缘层170；开设于所述栅极160绝缘层150上的第一过孔；开设于所述层间绝缘层170上的第二过孔；形成于所述第一过孔和所述第二过孔内的源/漏极180。
为了防止基板110中的金属离子扩散至有源层130中，请参阅图3，所述基板110的材质为玻璃，玻璃的成分可以根据实际情况进行改变，例如，玻璃的材质为Na2SiO3、CaSiO3、SiO2；又如，玻璃的材质为Na2O·CaO·6SiO2；又如，玻璃中还掺杂聚甲基丙烯酸甲酯，得到具有较强化学特性的有机玻璃，这样，玻璃材质的基板110可以使得光线直接透射而不存在损失，首先在所述基板110上形成有缓冲层120，然后在所述缓冲层120上的有源层130，其中，所述基板110的材质为透明材料，例如，所述基板110的材质为玻璃，玻璃材质的基板110可以使得光线直接透射而不存在损失，一方面，由于低温多晶硅薄膜晶体管在工作时是处于通电状态，为了不影响所述基板110的透光性能，即防止所述有源层130的载流子进入所述基板110中，在所述基板110和所述有源层130中设置具有绝缘功能的缓冲层120，可以有效隔离所述基板110和所述有源层130，使得所述有源层130与所述基板110绝缘，即所述有源层130的载流子隔绝于所述基板110外；另一方面，所述基板110中的金属离子在烘烤工艺过程中容易扩散至其他层级中，例如，靠近所述基板110的所述有源层130，在所述基板110和所述有源层130中设置具有绝缘功能的缓冲层120，还可以避免所述基板110中的金属离子进入所述有源层130，其中，所述缓冲层120的绝缘材料根据实际情况进行选择，例如，为了增强绝缘能力，所述缓冲层120的绝缘材料为SiNx；又如，为了与所述有源层130具有较好的界面附着能力，所述缓冲层120的绝缘材料为SiO2；又如，为了克服所述有源层130的电压漂移，所述缓冲层120的绝缘材料为按一定比例混合的SiNx和SiO2混合物，在保证所述缓冲层120易覆盖于所述基板110上，且所述有源层130与所述缓冲层120之间具有良好界面附着性的情况下，阻止了所述基板110中金属离子扩散至有源层130，即所述有源层130与所述基板110充分绝缘。
为了便于掺杂层与所述源/漏极连接，请参阅图4，所述掺杂层140包括两个掺杂单元，一所述掺杂单元与所述源极连接，另一所述掺杂单元与所述漏极连接，所述掺杂层140形成于所述形成于所述有源层130上，使得两个所述掺杂单元与所述有源层130连接，两个所述掺杂单元分别设置于所述有源层130与源极和漏极的连接处，即其中一个所述掺杂单元设置于所述有源层130与源极的接触位置，另一个所述掺杂单元设置于所述有源层130与漏极的接触位置，所述掺杂层140采用相应的工艺手法获得两个所述掺杂单元，例如，对所述掺杂层140采用光刻胶剥离法获得两个所述掺杂单元，所述光刻胶剥离法是在所述有源层130上沉积一层光刻胶，根据其化学反应机理和显影原理，可分负性胶和正性胶两类，光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶，利用这种性能，将光刻胶作涂层，就能在硅片表面刻蚀所需的图形，其中，使用相应的掩膜版，对所述光刻胶进行显影曝光处理，在所述有源层130上获得具有特定图案的所述光刻胶，在所述光刻胶上沉淀一层非晶硅，又如，采用蒸镀的方式将非晶硅附着于所述光刻胶上，使用有机物溶液溶解并去除所述光刻胶，获得本实施例所需的所述掺杂层140；又如，对所述掺杂层140采用金属网格法发获得两个所述掺杂单元，使用的金属网格法是采用预先成型的金属网格，即金属网格形成有所需的图案，将所述金属网格放置于所述有源层130上，待非晶硅在所述金属网格和所述有源层130上形成膜之后，将所述金属网格移除，使得所述有源层130上形成所需的所述掺杂单元，即两个所述掺杂单元分别位于所述有源层130与源极和漏极接触的位置，便于源极和漏极分别与两个所述掺杂单元电连接，即便于所述掺杂层140与源/漏极连接，也即，便于所述掺杂层140与源/漏极之间的电连接。
为了便于所述掺杂层与所述有源层之间的欧姆连接，所述掺杂层140的材质包括非晶硅，非晶硅经过ELA(Excimer Laser Annel)设备的处理，形成具有晶体结构的多晶硅，虽然多晶硅在导电性上略微优于非晶硅，但是众所周知多晶硅是非天然存在的，需要通过特定工艺获取，以至多晶硅还没有达到即采即用的程度，而且生产多晶硅的技术还在进一步的改进中，使得多晶硅的大量生产成为了多晶硅广泛使用的瓶颈，然而，非晶硅的获取途径就比较方便，使得非晶硅的使用成为了本发明的首选材料。非晶硅(amorphous silicon)又称无定形硅，单质硅的一种形态，棕黑色或灰黑色的微晶体，其成分为硅元素，化学性质比晶体硅活泼，可由活泼金属(如钠、钾等)在加热下还原四卤化硅，或用碳等还原剂还原二氧化硅制得，非晶硅是一种直接能带半导体，它的结构内部有许多所谓的“悬键”，也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作成本低的优点；所述有源层130的材质包括多晶硅，灰色金属光泽，熔点1410℃，沸点2355℃，溶于氢氟酸和硝酸的混酸中，不溶于水、硝酸和盐酸，硬度介于锗和石英之间，室温下质脆，切割时易碎裂，加热至800℃以上即有延性，1300℃时显出明显变形，常温下不活泼，高温下与氧、氮、硫等反应，高温熔融状态下，具有较大的化学活泼性，能与几乎任何材料作用，具有半导体性质，是极为重要的优良半导体材料。其中，所述掺杂层140的厚度决定了与所述有源层130之间的接触良好程度，例如，所述掺杂层140的厚度为5nm～25nm；又如，所述掺杂层140的厚度为8nm～22nm；又如，所述掺杂层140的厚度为10nm～20nm，如果所述掺杂层140的厚度小于10nm，在进行干刻过孔时容易出现刻蚀穿至有源层130的情况，使得无法形成所需要的掺杂层140；如果所述掺杂层140的厚度大于20nm，会出现所述掺杂层与所述源/漏极之间的接触电阻过大的情况。由于所述有源层130和所述掺杂层140的元素都为硅元素，使得所述有源层130和所述掺杂层140之间的界面匹配度高于使用其他材质作为掺杂层140的情况，而且，所述掺杂层的掺杂方式为离子注入，便于获得掺杂浓度和掺杂深度精准的所述掺杂层140，进而使得所述有源层130和所述掺杂层140之间的电子转移更加迅速，即所述有源层130和所述掺杂层140之间具有良好的电连接，也即所述有源层130和所述掺杂层140之间具有良好的欧姆连接。
为了避免有源层和掺杂层直接与栅极接触导致的源/漏极导通，请参阅图5以及图6，在所述有源层130上刻蚀栅极绝缘层150，在所述栅极绝缘层150与所述有源层130对应的位置刻蚀栅极160，所述栅极160的材质为金属钼(Mo)，所述有源层130为多晶硅层，所述有源层130的形成是通过ELA(Excimer Laser Annel,准分子激光退火)技术完成的，其作用是将非晶硅转换为多晶硅，由于多晶硅材料本身为半导体材料，而所述有源层130又与源/漏极连接，在所述有源层130上设置栅极绝缘层150可以将所述有源层130和栅极160隔绝，其中，所述栅极绝缘层150的材料为按一定比例混合的SiNx和SiO2混合物，例如，SiNx:SiO2的占比为1:(1～5)；又如，SiNx:SiO2的占比为1:(1.5～3)；又如，SiNx:SiO2的占比为1:2，此种材料的栅极绝缘层150不仅具有较强的绝缘能力，还可以提高了与其他层级之间的附着程度，从而使得所述有源层130和栅极160绝缘，避免了有源层130直接与栅极160直接接触。
为了简化形成过孔结构的工艺，请参阅图7以及图8，采用干法刻蚀对所述栅极绝缘层150和所述层间绝缘层170进行处理，对所述层间绝缘层170进行显影曝光处理，获得具有过孔图案的所述层间绝缘层170，又如，采用黄光曝光显影的黄光制程对所述层间绝缘层170进行图案化处理，获得含有过孔图案的所述层间绝缘层170，随后，依据过孔图案对所述层间绝缘层170和所述栅极绝缘层150进行干刻，获得含有过孔的栅极绝缘层150和所述层间绝缘层170，又如，采用RIE(Reactive Ion Etching，反应离子刻蚀)进行干刻处理。又如，采用ICP(Inductively Couple Plasma Etch，电感耦合等离子体刻蚀)进行干刻处理。又如，采用PE(Plasma Etch等离子体刻蚀)进行干刻处理。又如，干刻的工艺参数如下：采用的气体为能够刻蚀所述栅极绝缘层150和所述层间绝缘层170材质的气体，刻蚀所述栅极绝缘层150和所述层间绝缘层170材质的气流量为100sccm～500sccm，射频功率为2000W～6000W，刻蚀时间为30s～120s，又如，能够刻蚀所述栅极绝缘层150和层间绝缘层170材质的气体包括CF4、SF6及CF4和SF6的混合气体，干法刻蚀形成的过孔包括开设于所述栅极绝缘层上的第一过孔和开设于所述层间绝缘层上的第二过孔，所述第一过孔和所述第二过孔对齐且连通，使得所述源/漏极180依次穿过第二过孔和第一过孔并与所述掺杂层140连接，由于对所述栅极绝缘层150和所述层间绝缘层170采用干法刻蚀，而且所述掺杂层140将干法刻蚀产生的SiO2残留物阻挡，即避免了SiO2残留物与所述有源层130接触，省去为了去除SiO2残留物采用的湿法刻蚀，从而简化了刻蚀过孔结构的工艺流程。
为了避免栅极和阳极直接接触，在所述栅极160上形成层间绝缘层170，所述层间绝缘层170依次包括第一层间绝缘层171以及第二层间绝缘层172，所述第一层间绝缘层171形成于所述栅极160上，所述第二层间绝缘层172形成于所述第一层间绝缘层171上，所述第一层间绝缘层171的材质为SiNx，具有较强的绝缘能力，使得所述第一层间绝缘层171具有较高的击穿电压，而所述栅极160的载流子进入所述阳极的电压小于击穿电压，避免了由于所述栅极160与阳极导通导致的晶体管短路情况，所述第二层间绝缘层172材质为SiO2，具有较强的界面附着能力，利于阳极覆盖于所述第一层间绝缘层171上，而且所述第二层间绝缘层172可以更为容易形成于所述第一层间绝缘层171上，使得所述绝缘层将栅极160绝缘于阳极，即所述绝缘层将所述栅极160和阳极分隔，从而避免了栅极160和阳极直接接触。
为了便于稳定低温多晶硅薄膜晶体管的工作电流，请参阅图9，所述第一层间绝缘层171和所述第二层间绝缘层172之间设置有储能层190，所述储能层190的材质为金属钼(Mo)，金属钼因其具有较强的电子传递能力，并将电子所具有的电能存储于其中，这样，所述储能层190中将存在一定能量的活跃电子，由于晶体管在工作的过程中会存在漏电现象，为了避免漏电流影响晶体管的响应速度，需要进行电流补偿，在所述第一层间绝缘层170和所述第二绝缘层之间设置的储能层190将先前储存的电能释放，以电流的形式补充至阳极，已达到对工作电流的补偿，从而稳定了晶体管的工作电流。
为了提高所述显示装置的显示效果，请参阅图10，所述显示装置包括上述任一实施例中的低温多晶硅薄膜晶体管10以及有机电致发光器件20，所述有机电致发光器件包括阳极210、阴极220以及发光层230，所述发光层230位于所述阳极210和所述阴极220之间，所述有机电致发光器件的阳极210与所述低温多晶硅薄膜晶体管的源/漏极180连接。该有机电致发光器件形成于低温多晶硅薄膜晶体管上，例如，有机电致发光器件包括阳极210、阴极220和发光层230，所述阳极210形成于保护膜层240上，所述保护膜层240开设有接触孔，阳极210通过该接触孔与源/漏极180连接。例如，该显示装置还包括发光区域决定膜层，该发光区域决定膜层设置于阳极210和阴极220之间，且该发光区域决定膜层设置于所述发光层230的外侧，即发光区域决定膜层包覆该发光层230，所述发光区域用于透光，该发光区域用于与有机电致发光器件的发光层230对齐，使得发光层230的光线能够透过该发光区域内的各膜层而出。
为了避免阳极210的被污染，请参阅图11，所述显示装置包括低温多晶硅薄膜晶体管以及所述阳极210，所述阳极210包括相互叠置的第一氧化铟锡层、银层以及第二氧化铟锡层，所述第一氧化铟锡层与源/漏极180搭接，所述保护膜层240包括钝化层241，所述钝化层241形成于源/漏极180上，即源/漏极180和所述阳极210之间设置有钝化层241，例如，钝化层241的材质为无机绝缘材料；又如，钝化层241的材质为SiOx或SiNx；又如，钝化层241的材质为SiOx和SiNx的混合物。这样，能够实现薄膜晶体管与后续形成的所述阳极210绝缘。进一步地，为了增强钝化层241的绝缘性能，例如，钝化层241包括依次叠置的SiOx层和SiNx层，又如，钝化层241包括依次叠置的SiOx层、SiNx层和SiOx层，又如，钝化层241包括依次叠置的SiNx层、SiOx层和SiNx层，这样，通过将钝化层241设置为依次叠置的多层结构，同时综合SiOx和SiNx两种绝缘材质的良好绝缘性能，能够进一步增强钝化层241的绝缘性能，使得所述阳极210只与源/漏极180接触，从而避免了其它层级对所述阳极210的污染问题。
为了利于阳极210和源/漏极180的搭接，所述保护膜层240还包括平坦化层242，即所述阳极210和所述钝化层241之间形成有平坦化层242，所述平坦化层242的厚度为1.5μm～3.5μm。又如，平坦化层242的厚度为1.7μm～2.5μm。又如，平坦化层242的厚度为2.0μm～3.0μm。又如，平坦化层242的厚度为1.5μm、2μm或3μm。又如，平坦化层242的厚度为3.5μm。需要说明的是，平坦化层242的厚度过低，例如低于1.5μm时，不利于所述阳极210的附着，平坦化层242的厚度过高，例如高于3.5μm时，不利于后续步骤中形成的所述阳极210与所述源/漏极180连接，亦会增加显示装置的制作成本，当平坦化层242的厚度为1.5μm～3.5μm，既有利于所述阳极210的附着，又有利于后续步骤中形成的所述阳极210与源/漏极180连接，还降低了显示装置的制作成本。
为了便于形成像素点，在所述阳极210上设置像素定义层250，所述像素定义层250的材质为PI(聚酰亚胺)材质，由于在形成所述像素定义层250后需要进行烘烤操作，而聚酰亚胺材料具有优异的热稳定性、耐化学腐蚀性和机械性能的特点，其还具有抗弯强度可达到345MPa，抗弯模量达到20GPa，热固性聚酰亚胺蠕变很小，有较高的拉伸强度，聚酰亚胺的使用温度范围覆盖较广，从零下一百余摄氏度到两三百摄氏度，为了避免所述阳极210的氧化，在形成所述像素定义层250上形成有支撑(Spacer)层260，所述支撑层260和所述像素定义层250的材质相同，其中，所述支撑层260上蒸镀有所述发光层230，例如，为了避免所述发光层230的材料直接蒸镀在所述像素定义层250和所述阳极210接触，采用所述支撑层260将所述发光层230与所述像素定义层250和所述阳极210隔离；又如，在所述发光层230上蒸镀电子传输层和电子注入层时，所述支撑层260避免了蒸镀时的高温高压对薄膜晶体管产生的形状改变，起到了较好地缓冲作用。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种低温多晶硅薄膜晶体管，其特征在于，包括：
基板；
形成于所述基板上的缓冲层；
形成于所述缓冲层上的有源层；
形成于所述有源层上的掺杂层；
形成于所述掺杂层上的栅极绝缘层；
形成于所述栅极绝缘层上的栅极；
形成于所述栅极上的层间绝缘层；
所述栅极绝缘层开设有第一过孔，所述层间绝缘层开设有第二过孔，所述第一过孔和所述第二过孔连通；
形成于所述第一过孔和所述第二过孔内的源/漏极。
2.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，所述掺杂层包括两个掺杂单元，一所述掺杂单元与源极连接，另一所述掺杂单元与漏极连接。
3.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，所述掺杂层的材质包括非晶硅。
4.一种低温多晶硅薄膜晶体管的制作方法，其特征在于，包括：
在基板上形成缓冲层；
在所述缓冲层上形成有源层；
在所述有源层上形成掺杂层；
在所述缓冲层和所述掺杂层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极上形成层间绝缘层；
在所述栅极绝缘层和所述层间绝缘层上依次形成相互连通的第一过孔和第二过孔；
在所述第一过孔和所述第二过孔内形成源/漏极并与所述掺杂层连接。
5.根据权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，采用光刻胶剥离法在所述有源层上形成掺杂层。
6.根据权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，采用金属网格法在所述有源层上形成掺杂层。
7.根据权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述掺杂层的材质包括非晶硅。
8.根据权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在所述有源层上形成掺杂层之后，还包括如下步骤：
对所述掺杂层进行N型重掺杂。
9.根据权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在所述栅极绝缘层和所述层间绝缘层上形成过孔的步骤包括：
采用干法刻蚀对所述栅极绝缘层和所述层间绝缘层进行刻蚀处理，在所述栅极绝缘层和所述层间绝缘层依次形成所述第一过孔和所述第二过孔。
10.一种显示装置，其特征在于，包括：权利要求4至9中任一项所述制作方法制作得到的低温多晶硅薄膜晶体管以及有机电致发光器件，所述有机电致发光器件包括阳极、阴极以及发光层，所述发光层位于所述阳极和所述阴极之间，所述有机电致发光器件的阳极与所述低温多晶硅薄膜晶体管的源/漏极连接。
CN201711403931.6A 2017-12-22 2017-12-22 低温多晶硅薄膜晶体管及其制作方法和显示装置 Pending CN108110061A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711403931.6A CN108110061A (zh) 2017-12-22 2017-12-22 低温多晶硅薄膜晶体管及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711403931.6A CN108110061A (zh) 2017-12-22 2017-12-22 低温多晶硅薄膜晶体管及其制作方法和显示装置

Publications (1)

Publication Number Publication Date
CN108110061A true CN108110061A (zh) 2018-06-01

Family

ID=62212206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711403931.6A Pending CN108110061A (zh) 2017-12-22 2017-12-22 低温多晶硅薄膜晶体管及其制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN108110061A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
US6303946B1 (en) * 1997-07-18 2001-10-16 Lg. Philips Lcd Co., Ltd. Thin film transistor substrate and liquid crystal display unit having a low-resistance silicon compound film
CN101064345A (zh) * 2006-04-27 2007-10-31 三星电子株式会社 薄膜晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303946B1 (en) * 1997-07-18 2001-10-16 Lg. Philips Lcd Co., Ltd. Thin film transistor substrate and liquid crystal display unit having a low-resistance silicon compound film
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
CN101064345A (zh) * 2006-04-27 2007-10-31 三星电子株式会社 薄膜晶体管及其制造方法

Similar Documents

Publication Publication Date Title
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
CN105702623B (zh) Tft阵列基板的制作方法
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103107095A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20230157068A1 (en) Array substrate and manufacturing method thereof
CN107316874B (zh) 阵列基板及其制作方法、显示装置
CN100505297C (zh) 发光装置及其制造方法
CN105097841A (zh) Tft基板的制作方法及tft基板
CN104037127A (zh) 一种多晶硅层及显示基板的制备方法、显示基板
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
CN105609567A (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN113889526B (zh) 薄膜晶体管、显示基板及显示基板的制备方法
WO2021147655A1 (zh) 显示装置、阵列基板、薄膜晶体管及其制造方法
CN102646592B (zh) 薄膜场效应晶体管器件及其制备方法
CN105655407A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
CN107464851A (zh) 一种氮化镓薄膜晶体管及其制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN107623040A (zh) 一种铟镓锌氧化物薄膜晶体管及其制造方法
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN107393830A (zh) 薄膜晶体管的制备方法
WO2018192009A1 (zh) 一种制作低温多晶硅薄膜晶体管的方法
CN108110061A (zh) 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN105702684A (zh) 阵列基板及阵列基板的制备方法
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180601