JPH11352196A - Sampling digitizer - Google Patents
Sampling digitizerInfo
- Publication number
- JPH11352196A JPH11352196A JP10160332A JP16033298A JPH11352196A JP H11352196 A JPH11352196 A JP H11352196A JP 10160332 A JP10160332 A JP 10160332A JP 16033298 A JP16033298 A JP 16033298A JP H11352196 A JPH11352196 A JP H11352196A
- Authority
- JP
- Japan
- Prior art keywords
- digitizer
- sampling
- frequency signal
- signal
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、システムに既に
組み込まれているデジタイザに、専用サンプリング・デ
ジタイザを用いることなくフロントエンドのオプション
として追加できる1チャンネルから数チャンネルのサン
プリング・デジタイザに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sampling digitizer of one to several channels which can be added to a digitizer already incorporated in a system as a front-end option without using a dedicated sampling digitizer.
【0002】[0002]
【従来の技術】例えばアナログ半導体試験装置におい
て、アナログICやアナログ・デジタル混在ICのDU
T(被試験デバイス)のテストを行うためにデジタル・
アナログ変換器(以後、「DAC」という)とデジタイ
ザ(以後、「DGT」という)を搭載している。そし
て、DACでアナログ信号を発生しDUTに与えてその
応答信号をDGTでデジタイズし、DUTのアナログ特
性をテストする。ここで、DGTとはサンプリング・ク
ロックで動作するアナログ・デジタル変換器である。2. Description of the Related Art For example, in an analog semiconductor test apparatus, a DU of an analog IC or an analog / digital mixed IC is used.
Digital (DUT) to test
An analog converter (hereinafter, referred to as "DAC") and a digitizer (hereinafter, referred to as "DGT") are mounted. Then, an analog signal is generated by the DAC, applied to the DUT, and the response signal is digitized by the DGT to test the analog characteristics of the DUT. Here, the DGT is an analog-to-digital converter that operates with a sampling clock.
【0003】これらのシステムに搭載されるDGTは、
目的や用途によって各種の機種がある。例えば、1Ms
ps(サンプル/秒)と低速ではあるが18ビット分解
能の高精度DGTや、20Mspsの高速DGTや、1
00Mspsの超高速DGTや、更に数GHzまで測定
できるサンプリングDGTなどがある。図6に従来のシ
ステムに搭載されているサンプリングDGTやDGTの
ブロック図を示す。チャンネルCH1やCH2やCH3
のように、それぞれ専用ユニットとして搭載される。従
って、必要なチャンネル数によりユニットを追加する必
要があった。The DGT mounted on these systems is:
There are various models depending on the purpose and application. For example, 1Ms
ps (samples / sec), but a high-precision DGT with 18-bit resolution, a high-speed DGT of 20 Msps,
There are an ultra-high-speed DGT of 00 Msps and a sampling DGT capable of measuring up to several GHz. FIG. 6 shows a block diagram of a sampling DGT or DGT mounted on a conventional system. Channels CH1, CH2 and CH3
Each is mounted as a dedicated unit. Therefore, it is necessary to add a unit according to the required number of channels.
【0004】図6においては、CH1及びCH2は高周
波信号処理のサンプリングDGTであり、CH3は高精
度DGTである。DUTの出力端子より出力される被測
定アナログ信号は、CH1の入力端子11 、CH2の入
力端子12 、CH3の入力端子13 にそれぞれ入力され
る。CH1及びCH2ではサンプリング・ヘッド2iで
クロック発生部4iからのサンプリング・クロックで低
周波信号に変換され、それぞれのデジタイザ3iでデジ
タイズされ処理される。CH3では直接デジタイザ3で
高精度にデジタイズされ処理される。In FIG. 6, CH1 and CH2 are sampling DGTs for high-frequency signal processing, and CH3 is a high-precision DGT. Analog measured signal is outputted from the output terminal of the DUT is input to the input terminal 1 1, CH2 input terminal 1 2, CH3 input terminal 1 3 of the CH1. In CH1 and CH2, the sampling head 2i converts the signal into a low-frequency signal with the sampling clock from the clock generator 4i, and digitizes and processes the digitized signal with each digitizer 3i. CH3 is digitized and processed by the digitizer 3 with high precision.
【0005】[0005]
【発明が解決しようとする課題】このアナログ半導体試
験装置で、DGTを用途別に搭載してDUTをテストす
ることは非常に有効な手段である。しかしながら、DU
TであるアナログICやアナログ・デジタル混在ICの
発展はめざましく、より集積度が高度になり、扱う周波
数範囲も高周波から低周波まで高帯域化し、入出力ピン
数も益々多くなり、非常に高度化してきている。例え
ば、通信用LSIやTV用LSIでは数100MHzの
高周波数からオーディオ用の1KHz前後の低周波数ま
で混在しているLSIが開発され、入出力ピンは増大し
テストするピン数も増えている。It is a very effective means to test a DUT by mounting a DGT for each application in this analog semiconductor test apparatus. However, DU
The development of analog ICs and mixed analog / digital ICs, which are T, is remarkable, the degree of integration is higher, the frequency range to be handled is wider from high frequency to low frequency, and the number of input / output pins is increasing, so it is very sophisticated Have been doing. For example, for communication LSIs and TV LSIs, LSIs having high frequencies of several hundred MHz to low frequencies of about 1 KHz for audio have been developed, and the number of input / output pins has increased and the number of pins to be tested has also increased.
【0006】このようにしてDUTが多様化する度に、
専用ユニットのDGTやサンプリングDGTを追加し搭
載してテストすることは高価格となり、テストコストの
増加につながる。この発明は、DGTには最も必要な種
類のDGTを搭載し、高周波信号のテストが必要である
場合には、フロントエンドとしてサンプラ・オプション
を追加してテストできるようにし、テストコストの低減
を図ることを目的とする。Every time the DUT diversifies in this way,
Adding and installing a dedicated unit DGT or sampling DGT for testing is expensive and leads to an increase in test cost. According to the present invention, the most necessary type of DGT is mounted on the DGT, and when a high-frequency signal test is required, a sampler option can be added as a front end to perform the test, thereby reducing the test cost. The purpose is to:
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、この第1発明はシステムに組込済みのデジタイザを
基準にして、サンプリング・オプションをデジタイザの
前段に設けて、被測定信号が低周波信号のときは直接デ
ジタイザに、被測定信号が高周波信号のときはサンプリ
ング・オプションを通して被測定信号をデジタイザに伝
送して測定するようにした。According to a first aspect of the present invention, a sampling option is provided in front of a digitizer based on a digitizer already incorporated in a system so that a signal to be measured can be reduced. When the signal to be measured is a high-frequency signal, the signal to be measured is transmitted to the digitizer through a sampling option, and the signal is measured.
【0008】第2発明は複数の高周波信号をテストする
必要があるシステムの場合である。この場合には、入力
端子とサンプリング・ヘッドとを複数個並列に設け、そ
れぞれのサンプリング・ヘッドの出力信号をアナログ・
マルチプレクサで選択して組込済みのデジタイザに伝送
し、測定することとした。低周波入力信号がある場合に
は勿論、入力端子からアナログ・マルチプレクサに直接
接続する。次に、構成を述べる。The second invention is for a system which needs to test a plurality of high frequency signals. In this case, a plurality of input terminals and sampling heads are provided in parallel, and the output signals of each sampling head are converted to analog signals.
The signal was selected by the multiplexer, transmitted to the built-in digitizer, and measured. If there is a low frequency input signal, of course, the input terminal is connected directly to the analog multiplexer. Next, the configuration will be described.
【0009】第1発明は、次の通りである。組込済み
のデジタイザが存在し、高周波信号用サンプリング・デ
ジタイザを増設するシステムであって、既存のデジタ
イザと、被測定高周波信号を入力端子から入力し低周
波信号に変換するサンプリング・ヘッドと、サンプリン
グ・ヘッドからの低周波信号と直接入力する被測定低周
波信号とを切り換えていずれかの信号をデジタイザに与
えるスイッチと、サンプリング・ヘッドと既存デジタイ
ザの外部クロック信号入力端子とにサンプリング・クロ
ックを供給するクロック発生部と、から成るサンプリン
グ・オプションと、既存のデジタイザの前段にサンプ
リング・オプションを設けて高周波信号も低周波信号も
任意に測定できるようにしたものである。The first invention is as follows. A system that has a built-in digitizer and adds a sampling digitizer for high-frequency signals.The system includes an existing digitizer, a sampling head that inputs a high-frequency signal to be measured from an input terminal and converts the signal into a low-frequency signal, and a sampling device.・ Sampling clock is supplied to the switch that switches between the low-frequency signal from the head and the low-frequency signal to be directly input and supplies one of the signals to the digitizer, and the sampling clock to the sampling head and the external clock signal input terminal of the existing digitizer. And a sampling option comprising a clock generating section, and a sampling option provided before the existing digitizer so that both high-frequency signals and low-frequency signals can be arbitrarily measured.
【0010】第2発明は次による。組込済みのデジタ
イザが存在して複数の高周波信号用サンプリング・デジ
タイザを増設するシステムであって、既存のデジタイ
ザと、複数の被測定高周波信号をそれぞれの入力端子
から入力し低周波信号に変換しアナログ・マルチプレク
サに出力する複数のサンプリング・ヘッドと、複数の入
力信号のいずれかの信号を選択してデジタイザに出力信
号を与えるアナログ・マルチプレクサと、複数のサンプ
リング・ヘッドとアナログ・マルチプレクサと既存デジ
タイザの外部クロック信号入力端子とにそれぞれの信号
を生成し供給するクロック発生部と、から成る複数サン
プリング・オプションと、既存のデジタイザの前段に
複数サンプリング・オプションを設けて、複数の高周波
信号を任意に測定できるサンプリング・デジタイザであ
る。A second invention is as follows. This is a system in which a built-in digitizer exists and a plurality of sampling digitizers for high-frequency signals are added.The existing digitizer and a plurality of high-frequency signals to be measured are input from respective input terminals and converted into low-frequency signals. A plurality of sampling heads that output to the analog multiplexer, an analog multiplexer that selects any one of the plurality of input signals and supplies the output signal to the digitizer, a plurality of sampling heads, an analog multiplexer and an existing digitizer. A multi-sampling option consisting of a clock generator that generates and supplies each signal to an external clock signal input terminal, and a multi-sampling option in front of the existing digitizer to measure multiple high-frequency signals arbitrarily It is a sampling digitizer that can be used.
【0011】[0011]
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図1に本発明の一実施例の
構成図を、図2に図1のタイミングチャートを、図3に
本発明の他の実施例の構成図を、図4に図3のタイミン
グチャートを示す。図6と同一部分には同一符号を付
す。先ず、図1より説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described based on embodiments with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a timing chart of FIG. 1, FIG. 3 is a block diagram of another embodiment of the present invention, and FIG. 4 is a timing chart of FIG. 6 are given the same reference numerals. First, FIG. 1 will be described.
【0012】図1の構成は、組込済みデジタイザ3のシ
ステムにおいて、デジタイザ3の前段にサンプリング・
オプション10を設け、スイッチ11の切換によって、
被測定高周波信号もしくは従前の被測定低周波信号を測
定できるようにしたものである。サンプリング・オプシ
ョン10はサンプリング・ヘッド2とクロック発生部4
とスイッチ11とから構成される。被測定高周波信号は
入力端子12 から入力され、サンプリング・ヘッド2で
低周波に変換され、スイッチ11を経てデジタイザ3に
入力される。クロック発生部4はサンプリング・ヘッド
用クロックとデジタイザ用クロックを生成し発生してい
るThe configuration shown in FIG. 1 is a system in which a digitizer 3
An option 10 is provided, and by switching the switch 11,
The high-frequency signal to be measured or the low-frequency signal to be measured before can be measured. Sampling option 10 consists of sampling head 2 and clock generator 4
And a switch 11. Measured RF signal is inputted from the input terminal 1 2, is converted to a low frequency by the sampling head 2, is input to the digitizer 3 via the switch 11. The clock generator 4 generates and generates a sampling head clock and a digitizer clock.
【0013】図2に図1のタイミング・チャートを示し
ている。図2(A)はサンプリング・ヘッド2への入力
波形とサンプリング後の出力波形aである。図2(B)
に示すサンプリング・パルスが与えられると、そのタイ
ミングでサンプリングされる。図2(C)は低周波に変
換されたサンプリング・ヘッド2の出力波形でありデジ
タイザ3の入力波形である。図2(D)のクロック信号
のタイミング時に、図2(C)の信号はデジタイズされ
る。FIG. 2 shows a timing chart of FIG. FIG. 2A shows an input waveform to the sampling head 2 and an output waveform a after sampling. FIG. 2 (B)
When the sampling pulse shown in (1) is given, sampling is performed at that timing. FIG. 2C shows an output waveform of the sampling head 2 converted into a low frequency, which is an input waveform of the digitizer 3. At the timing of the clock signal in FIG. 2D, the signal in FIG. 2C is digitized.
【0014】図3の構成は複数の高周波信号をテストす
るために、複数サンプリング・オプション20を既存の
デジタイザ3の前段に設けたものである。複数サンプリ
ング・オプション20は複数のサンプリング・ヘッド2
i(i=1〜n)を並べて配置し複数の入力端子1iよ
り複数の被測定高周波信号を入力する。それぞれのサン
プリング・ヘッド2iはサンプリング用クロックでそれ
ぞれの入力信号をサンプリングし低周波信号に変換しア
ナログ・マルチプレクサ21に出力する。アナログ・マ
ルチプレクサ21は切り替え信号によってそのうちのい
ずれかの信号を選択する。選択された被測定信号はデジ
タイザ3に送られてデジタイズする。図示していない
が、被測定低周波信号が存在するときには、直接アナロ
グ・マルチプレクサ21に与えて選択することもでき
る。In the configuration shown in FIG. 3, a multiple sampling option 20 is provided in front of the existing digitizer 3 in order to test a plurality of high frequency signals. Multiple sampling option 20 is for multiple sampling heads 2
i (i = 1 to n) are arranged side by side, and a plurality of high frequency signals to be measured are input from a plurality of input terminals 1i. Each sampling head 2i samples each input signal with a sampling clock, converts it into a low frequency signal, and outputs it to the analog multiplexer 21. The analog multiplexer 21 selects one of the signals according to the switching signal. The selected signal under measurement is sent to the digitizer 3 and digitized. Although not shown, when a low-frequency signal to be measured exists, it can be directly supplied to the analog multiplexer 21 for selection.
【0015】クロック発生部4は複数のサンプリング・
ヘッド2i用クロックと、アナログ・マルチプレクサ2
1用切り替え信号とデジタイザ3用タイミング・クロッ
クとを、それぞれのタイミングに連動させてクロックを
生成し発生させて、それぞれの部処に供給する。The clock generator 4 has a plurality of sampling circuits.
Clock for head 2i and analog multiplexer 2
The switching signal for 1 and the timing clock for the digitizer 3 are generated and generated in synchronization with the respective timings, and supplied to the respective sections.
【0016】図4に図3のタイミングチャートを示す。
図4(A)から(C)は、複数のサンプリング・ヘッド
2iに入力される高周波信号の波形とサンプリングされ
て低周波に変換された出力波形a、b、c、である。サ
ンプリングは、図4(D)に示すサンプリング・クロッ
クのタイミングで行われる。サンプリング・ヘッド2i
の出力波形a、b、c、はアナログ・マルチプレクサ2
1に伝送されて、図4(F)に示す切り換え信号で選択
されて、図4(E)に示すアナログ信号がデジタイザ3
に伝送される。デジタイザ3では図4(H)に示すクロ
ック信号でデジタイズされ、図4(G)に示す低周波信
号であるアナログ信号a、b、…、n、は、それぞれデ
ジタル・データに変換され、例えば、図5に示す順番に
メモりされて、その後にデータ処理される。FIG. 4 shows a timing chart of FIG.
FIGS. 4A to 4C show a waveform of a high-frequency signal input to the plurality of sampling heads 2i and output waveforms a, b, and c which are sampled and converted to a low frequency. Sampling is performed at the timing of the sampling clock shown in FIG. Sampling head 2i
Output waveforms a, b, and c of the analog multiplexer 2
1 is selected by the switching signal shown in FIG. 4F, and the analog signal shown in FIG.
Is transmitted to The digitizer 3 digitizes with the clock signal shown in FIG. 4 (H), and the analog signals a, b,..., N which are the low frequency signals shown in FIG. 4 (G) are converted into digital data, respectively. The data is recorded in the order shown in FIG. 5 and then processed.
【0017】[0017]
【発明の効果】以上詳細に説明したように、この発明は
システムに適した組込済みのデジタイザ3が存在し、更
にサンプリング・デジタイザが必要になった場合に、専
用ユニットのサンプリング・デジタイザを追加設置する
ことなく、組込済みのデジタイザ3を用いて測定できる
フロントエンドのサンプリング・オプション10を提供
することができた。よって、従来通りのデジタイザの測
定もできるし、高周波信号に対するサンプリング・デジ
タイザの測定もできるようになった。As described above in detail, the present invention has a built-in digitizer 3 suitable for the system, and when a sampling digitizer is required, a sampling digitizer of a dedicated unit is added. It is possible to provide a front-end sampling option 10 that can be measured using the built-in digitizer 3 without installation. Therefore, the conventional digitizer can be measured, and the sampling digitizer can be measured for a high-frequency signal.
【0018】更に、複数のサンプリング・ヘッド2iと
アナログ・マルチプレクサ21を用いた複数サンプリン
グ・オプション20を提供することができた。組込済み
の一つのデジタイザ3を用いて、複数の被測定高周波信
号を同時に低周波に変換するサンプリング・ヘッド2i
を用いて複数の被測定信号を、一つのデジタイザ3でデ
ジタイズできることは有効である。Further, a multiple sampling option 20 using a plurality of sampling heads 2i and an analog multiplexer 21 could be provided. Sampling head 2i for simultaneously converting a plurality of high-frequency signals to be measured into low-frequency signals using one built-in digitizer 3
It is effective that a plurality of signals to be measured can be digitized by one digitizer 3 by using.
【0019】この発明は、例えばアナログ半導体試験装
置において、被測定デバイスの技術進歩が高速で多様な
DUTが出現してもサンプリング・オプション10ある
いは複数サンプリング・オプション20を用いることに
より専用ユニットを追加設置する必要がなく、テストコ
ストの低減につながり、その効果は大である。According to the present invention, for example, in an analog semiconductor test apparatus, a special unit is additionally installed by using a sampling option 10 or a plurality of sampling options 20 even if various kinds of DUTs appear with a high speed of technological progress of a device under test. There is no need to perform this, leading to a reduction in test cost, and the effect is significant.
【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図2】図1の動作を説明するタイミングチャートであ
る。図2(A)のサンプリング・ヘッド2の入力高周波
信号と出力低周波信号aであり、図2(B)は図2
(A)のサンプリング・クロックである。図2(C)は
デジタイザ3の入力波形であり、図2(D)は図2
(C)の波形をデジタイズするクロック信号である。FIG. 2 is a timing chart illustrating the operation of FIG. FIG. 2A shows the input high-frequency signal and the output low-frequency signal a of the sampling head 2 shown in FIG.
It is a sampling clock of (A). FIG. 2C shows an input waveform of the digitizer 3, and FIG.
This is a clock signal for digitizing the waveform of (C).
【図3】本発明の他の実施例の構成図である。FIG. 3 is a configuration diagram of another embodiment of the present invention.
【図4】図3の動作を説明するタイミングチャートであ
る。図4(A)〜(C)はそれぞれの高周波入力波形と
サンプル波形a、b、c、であり、図4(D)はサンプ
リング・クロックである。図4(E)はアナログ・マル
チプレクサの出力波形であり、図4(F)はマルチプレ
クサの切換信号である。図4(G)はデジタイザの入力
信号であり、図4(H)はデジタイザのクロック信号で
ある。FIG. 4 is a timing chart illustrating the operation of FIG. 4A to 4C show the respective high-frequency input waveforms and sample waveforms a, b, and c, and FIG. 4D shows the sampling clock. FIG. 4E shows the output waveform of the analog multiplexer, and FIG. 4F shows the switching signal of the multiplexer. FIG. 4G shows an input signal of the digitizer, and FIG. 4H shows a clock signal of the digitizer.
【図5】図3で測定したデータを記憶するデジタイザ・
メモリの構成例の図である。FIG. 5 is a digitizer for storing data measured in FIG.
FIG. 3 is a diagram of a configuration example of a memory.
【図6】従来のシステムに搭載される専用ユニットによ
る各チャンネルの構成例のブロック図である。FIG. 6 is a block diagram of a configuration example of each channel by a dedicated unit mounted on a conventional system.
1i(i=1〜n) 入力端子 2、2i(i=1〜n) サンプリング・ヘッド 3 デジタイザ 4、4i クロック発生部 10 サンプリング・オプション 11 スイッチ 20 複数サンプリング・オプション 21 アナログ・マルチプレクサ 1i (i = 1 to n) Input terminal 2, 2i (i = 1 to n) Sampling head 3 Digitizer 4, 4i Clock generator 10 Sampling option 11 Switch 20 Multiple sampling option 21 Analog multiplexer
Claims (2)
高周波信号用サンプリング・デジタイザを増設するシス
テムにおいて、 既存のデジタイザ(3)と、 被測定高周波信号を入力端子から入力し低周波信号に変
換するサンプリング・ヘッド(2)と、サンプリング・
ヘッド(2)からの低周波信号と直接入力する被測定低
周波信号とを切り換えていずれかの信号をデジタイザ
(3)に与えるスイッチ(11)と、サンプリング・ヘ
ッド(2)と既存デジタイザ(3)の外部クロック信号
入力端子とにサンプリング・クロックを供給するクロッ
ク発生部(4)と、から成るサンプリング・オプション
(10)と、 既存のデジタイザ(3)の前段にサンプリング・オプシ
ョン(10)を設け、高周波信号も低周波信号も任意に
測定できることを特徴とするサンプリング・デジタイ
ザ。Claims: 1. An integrated digitizer (3) is present,
In a system for adding a sampling digitizer for a high-frequency signal, an existing digitizer (3), a sampling head (2) for inputting a high-frequency signal to be measured from an input terminal and converting it to a low-frequency signal,
A switch (11) for switching between a low-frequency signal from the head (2) and a directly input low-frequency signal to be measured and supplying one of the signals to the digitizer (3); a sampling head (2) and an existing digitizer (3); And a clock generation unit (4) for supplying a sampling clock to an external clock signal input terminal of (1), and a sampling option (10) provided in front of the existing digitizer (3). A sampling digitizer characterized by being able to arbitrarily measure both high frequency signals and low frequency signals.
複数の高周波信号用サンプリング・デジタイザを増設す
るシステムにおいて、 既存のデジタイザ(3)と、 複数の被測定高周波信号をそれぞれの入力端子(1i)
から入力し低周波信号に変換しアナログ・マルチプレク
サ(21)に出力する複数のサンプリング・ヘッド(2
i)と、複数の入力信号のいずれかの信号を選択してデ
ジタイザ(3)に出力信号を与えるアナログ・マルチプ
レクサ(21)と、複数のサンプリング・ヘッド(2
i)とアナログ・マルチプレクサ(21)と既存のデジ
タイザ(3)の外部クロック信号入力端子とにそれぞれ
の信号を生成し供給するクロック発生部(4)と、から
成る複数サンプリング・オプション(20)と、 既存のデジタイザ(3)の前段に複数サンプリング・オ
プション(20)を設けて、複数の高周波信号を任意に
測定できることを特徴とするサンプリング・デジタイ
ザ。2. A built-in digitizer (3) is present,
In a system for adding a plurality of sampling digitizers for high-frequency signals, an existing digitizer (3) and a plurality of high-frequency signals to be measured are input to respective input terminals (1i).
A plurality of sampling heads (2) that input from the
i), an analog multiplexer (21) for selecting any one of the plurality of input signals and providing an output signal to the digitizer (3), and a plurality of sampling heads (2).
a multi-sampling option (20) comprising: i) an analog multiplexer (21); and a clock generator (4) for generating and supplying respective signals to an external clock signal input terminal of the existing digitizer (3). A sampling digitizer characterized in that a plurality of sampling options (20) are provided in front of an existing digitizer (3) so that a plurality of high-frequency signals can be arbitrarily measured.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10160332A JPH11352196A (en) | 1998-06-09 | 1998-06-09 | Sampling digitizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10160332A JPH11352196A (en) | 1998-06-09 | 1998-06-09 | Sampling digitizer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11352196A true JPH11352196A (en) | 1999-12-24 |
Family
ID=15712689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10160332A Pending JPH11352196A (en) | 1998-06-09 | 1998-06-09 | Sampling digitizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11352196A (en) |
-
1998
- 1998-06-09 JP JP10160332A patent/JPH11352196A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3984282B2 (en) | Test equipment | |
US8324885B2 (en) | Mixed signal acquisition system for a measurement instrument | |
US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
US6864699B2 (en) | Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals | |
US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
CA2347236A1 (en) | Integrated multi-channel analog test instrument architecture | |
US20070162800A1 (en) | Semiconductor test system | |
US6751566B2 (en) | Sampling digitizer, method for sampling digitizing, and semiconductor integrated circuit test device with sampling digitizer | |
JPH11352196A (en) | Sampling digitizer | |
KR100506778B1 (en) | Scan vector support for event based test system | |
JP2000065890A (en) | Lsi test system | |
US6373260B1 (en) | Single cable, single point, stimulus and response probing system and method | |
JP2561816B2 (en) | Timing calibration method | |
JP2000353955A (en) | Sampling digitizer | |
JPH0829500A (en) | Semiconductor testing device | |
KR20010070252A (en) | Reference voltage setting method and apparatus for semiconductor ic tester | |
KR20040013283A (en) | Integration measuring instrument | |
JP3067850U (en) | Semiconductor test equipment | |
JP2002156389A (en) | Sampling digitizer and semiconductor integrated circuit testing device provided with the sampling digitizer | |
JPH0926468A (en) | Frequency/cycle measuring device in semiconductor testing apparatus | |
US6654700B2 (en) | Testing method of semiconductor integrated circuit and equipment thereof | |
JP2001296333A (en) | Ic tester | |
WO2004003583A1 (en) | Instrument initiated communication for automatic test equipment | |
JPH06249921A (en) | Mixed-signal ic tester | |
JPH0829488A (en) | I/o pin electronics circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |