JPH11352196A - サンプリング・デジタイザ - Google Patents
サンプリング・デジタイザInfo
- Publication number
- JPH11352196A JPH11352196A JP10160332A JP16033298A JPH11352196A JP H11352196 A JPH11352196 A JP H11352196A JP 10160332 A JP10160332 A JP 10160332A JP 16033298 A JP16033298 A JP 16033298A JP H11352196 A JPH11352196 A JP H11352196A
- Authority
- JP
- Japan
- Prior art keywords
- digitizer
- sampling
- frequency signal
- signal
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 システムに組込済みのデジタイザに高周波信
号用サンプラを増設するサンプリング・デジタイザ。 【解決手段】 組込済みのデジタイザが存在し高周波
信号用サンプリング・デジタイザを増設するシステムで
あって、既存のデジタイザと、被測定高周波信号を
入力端子から入力し低周波信号に変換するサンプリング
・ヘッドと、サンプリング・ヘッドからの低周波信号と
直接入力する被測定低周波信号とを切り換えていずれか
の信号をデジタイザに与えるるスイッチと、サンプリン
グ・ヘッドと既存デジタイザの外部クロック信号入力端
子とにサンプリング・クロックを供給するクロック発生
器と、から成るサンプリング・オプションと、既存の
デジタイザの前段にサンプリング・オプションを設けて
高周波信号も低周波信号も任意に測定できるようにし
た。
号用サンプラを増設するサンプリング・デジタイザ。 【解決手段】 組込済みのデジタイザが存在し高周波
信号用サンプリング・デジタイザを増設するシステムで
あって、既存のデジタイザと、被測定高周波信号を
入力端子から入力し低周波信号に変換するサンプリング
・ヘッドと、サンプリング・ヘッドからの低周波信号と
直接入力する被測定低周波信号とを切り換えていずれか
の信号をデジタイザに与えるるスイッチと、サンプリン
グ・ヘッドと既存デジタイザの外部クロック信号入力端
子とにサンプリング・クロックを供給するクロック発生
器と、から成るサンプリング・オプションと、既存の
デジタイザの前段にサンプリング・オプションを設けて
高周波信号も低周波信号も任意に測定できるようにし
た。
Description
【０００１】
【発明の属する技術分野】この発明は、システムに既に
組み込まれているデジタイザに、専用サンプリング・デ
ジタイザを用いることなくフロントエンドのオプション
として追加できる１チャンネルから数チャンネルのサン
プリング・デジタイザに関する。
組み込まれているデジタイザに、専用サンプリング・デ
ジタイザを用いることなくフロントエンドのオプション
として追加できる１チャンネルから数チャンネルのサン
プリング・デジタイザに関する。
【０００２】
【従来の技術】例えばアナログ半導体試験装置におい
て、アナログＩＣやアナログ・デジタル混在ＩＣのＤＵ
Ｔ（被試験デバイス）のテストを行うためにデジタル・
アナログ変換器（以後、「ＤＡＣ」という）とデジタイ
ザ（以後、「ＤＧＴ」という）を搭載している。そし
て、ＤＡＣでアナログ信号を発生しＤＵＴに与えてその
応答信号をＤＧＴでデジタイズし、ＤＵＴのアナログ特
性をテストする。ここで、ＤＧＴとはサンプリング・ク
ロックで動作するアナログ・デジタル変換器である。
て、アナログＩＣやアナログ・デジタル混在ＩＣのＤＵ
Ｔ（被試験デバイス）のテストを行うためにデジタル・
アナログ変換器（以後、「ＤＡＣ」という）とデジタイ
ザ（以後、「ＤＧＴ」という）を搭載している。そし
て、ＤＡＣでアナログ信号を発生しＤＵＴに与えてその
応答信号をＤＧＴでデジタイズし、ＤＵＴのアナログ特
性をテストする。ここで、ＤＧＴとはサンプリング・ク
ロックで動作するアナログ・デジタル変換器である。
【０００３】これらのシステムに搭載されるＤＧＴは、
目的や用途によって各種の機種がある。例えば、１Ｍｓ
ｐｓ（サンプル／秒）と低速ではあるが１８ビット分解
能の高精度ＤＧＴや、２０Ｍｓｐｓの高速ＤＧＴや、１
００Ｍｓｐｓの超高速ＤＧＴや、更に数ＧＨｚまで測定
できるサンプリングＤＧＴなどがある。図６に従来のシ
ステムに搭載されているサンプリングＤＧＴやＤＧＴの
ブロック図を示す。チャンネルＣＨ１やＣＨ２やＣＨ３
のように、それぞれ専用ユニットとして搭載される。従
って、必要なチャンネル数によりユニットを追加する必
要があった。
目的や用途によって各種の機種がある。例えば、１Ｍｓ
ｐｓ（サンプル／秒）と低速ではあるが１８ビット分解
能の高精度ＤＧＴや、２０Ｍｓｐｓの高速ＤＧＴや、１
００Ｍｓｐｓの超高速ＤＧＴや、更に数ＧＨｚまで測定
できるサンプリングＤＧＴなどがある。図６に従来のシ
ステムに搭載されているサンプリングＤＧＴやＤＧＴの
ブロック図を示す。チャンネルＣＨ１やＣＨ２やＣＨ３
のように、それぞれ専用ユニットとして搭載される。従
って、必要なチャンネル数によりユニットを追加する必
要があった。
【０００４】図６においては、ＣＨ１及びＣＨ２は高周
波信号処理のサンプリングＤＧＴであり、ＣＨ３は高精
度ＤＧＴである。ＤＵＴの出力端子より出力される被測
定アナログ信号は、ＣＨ１の入力端子１1 、ＣＨ２の入
力端子１2 、ＣＨ３の入力端子１3 にそれぞれ入力され
る。ＣＨ１及びＣＨ２ではサンプリング・ヘッド２ｉで
クロック発生部４ｉからのサンプリング・クロックで低
周波信号に変換され、それぞれのデジタイザ３ｉでデジ
タイズされ処理される。ＣＨ３では直接デジタイザ３で
高精度にデジタイズされ処理される。
波信号処理のサンプリングＤＧＴであり、ＣＨ３は高精
度ＤＧＴである。ＤＵＴの出力端子より出力される被測
定アナログ信号は、ＣＨ１の入力端子１1 、ＣＨ２の入
力端子１2 、ＣＨ３の入力端子１3 にそれぞれ入力され
る。ＣＨ１及びＣＨ２ではサンプリング・ヘッド２ｉで
クロック発生部４ｉからのサンプリング・クロックで低
周波信号に変換され、それぞれのデジタイザ３ｉでデジ
タイズされ処理される。ＣＨ３では直接デジタイザ３で
高精度にデジタイズされ処理される。
【０００５】
【発明が解決しようとする課題】このアナログ半導体試
験装置で、ＤＧＴを用途別に搭載してＤＵＴをテストす
ることは非常に有効な手段である。しかしながら、ＤＵ
ＴであるアナログＩＣやアナログ・デジタル混在ＩＣの
発展はめざましく、より集積度が高度になり、扱う周波
数範囲も高周波から低周波まで高帯域化し、入出力ピン
数も益々多くなり、非常に高度化してきている。例え
ば、通信用ＬＳＩやＴＶ用ＬＳＩでは数１００ＭＨｚの
高周波数からオーディオ用の１ＫＨｚ前後の低周波数ま
で混在しているＬＳＩが開発され、入出力ピンは増大し
テストするピン数も増えている。
験装置で、ＤＧＴを用途別に搭載してＤＵＴをテストす
ることは非常に有効な手段である。しかしながら、ＤＵ
ＴであるアナログＩＣやアナログ・デジタル混在ＩＣの
発展はめざましく、より集積度が高度になり、扱う周波
数範囲も高周波から低周波まで高帯域化し、入出力ピン
数も益々多くなり、非常に高度化してきている。例え
ば、通信用ＬＳＩやＴＶ用ＬＳＩでは数１００ＭＨｚの
高周波数からオーディオ用の１ＫＨｚ前後の低周波数ま
で混在しているＬＳＩが開発され、入出力ピンは増大し
テストするピン数も増えている。
【０００６】このようにしてＤＵＴが多様化する度に、
専用ユニットのＤＧＴやサンプリングＤＧＴを追加し搭
載してテストすることは高価格となり、テストコストの
増加につながる。この発明は、ＤＧＴには最も必要な種
類のＤＧＴを搭載し、高周波信号のテストが必要である
場合には、フロントエンドとしてサンプラ・オプション
を追加してテストできるようにし、テストコストの低減
を図ることを目的とする。
専用ユニットのＤＧＴやサンプリングＤＧＴを追加し搭
載してテストすることは高価格となり、テストコストの
増加につながる。この発明は、ＤＧＴには最も必要な種
類のＤＧＴを搭載し、高周波信号のテストが必要である
場合には、フロントエンドとしてサンプラ・オプション
を追加してテストできるようにし、テストコストの低減
を図ることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この第１発明はシステムに組込済みのデジタイザを
基準にして、サンプリング・オプションをデジタイザの
前段に設けて、被測定信号が低周波信号のときは直接デ
ジタイザに、被測定信号が高周波信号のときはサンプリ
ング・オプションを通して被測定信号をデジタイザに伝
送して測定するようにした。
に、この第１発明はシステムに組込済みのデジタイザを
基準にして、サンプリング・オプションをデジタイザの
前段に設けて、被測定信号が低周波信号のときは直接デ
ジタイザに、被測定信号が高周波信号のときはサンプリ
ング・オプションを通して被測定信号をデジタイザに伝
送して測定するようにした。
【０００８】第２発明は複数の高周波信号をテストする
必要があるシステムの場合である。この場合には、入力
端子とサンプリング・ヘッドとを複数個並列に設け、そ
れぞれのサンプリング・ヘッドの出力信号をアナログ・
マルチプレクサで選択して組込済みのデジタイザに伝送
し、測定することとした。低周波入力信号がある場合に
は勿論、入力端子からアナログ・マルチプレクサに直接
接続する。次に、構成を述べる。
必要があるシステムの場合である。この場合には、入力
端子とサンプリング・ヘッドとを複数個並列に設け、そ
れぞれのサンプリング・ヘッドの出力信号をアナログ・
マルチプレクサで選択して組込済みのデジタイザに伝送
し、測定することとした。低周波入力信号がある場合に
は勿論、入力端子からアナログ・マルチプレクサに直接
接続する。次に、構成を述べる。
【０００９】第１発明は、次の通りである。組込済み
のデジタイザが存在し、高周波信号用サンプリング・デ
ジタイザを増設するシステムであって、既存のデジタ
イザと、被測定高周波信号を入力端子から入力し低周
波信号に変換するサンプリング・ヘッドと、サンプリン
グ・ヘッドからの低周波信号と直接入力する被測定低周
波信号とを切り換えていずれかの信号をデジタイザに与
えるスイッチと、サンプリング・ヘッドと既存デジタイ
ザの外部クロック信号入力端子とにサンプリング・クロ
ックを供給するクロック発生部と、から成るサンプリン
グ・オプションと、既存のデジタイザの前段にサンプ
リング・オプションを設けて高周波信号も低周波信号も
任意に測定できるようにしたものである。
のデジタイザが存在し、高周波信号用サンプリング・デ
ジタイザを増設するシステムであって、既存のデジタ
イザと、被測定高周波信号を入力端子から入力し低周
波信号に変換するサンプリング・ヘッドと、サンプリン
グ・ヘッドからの低周波信号と直接入力する被測定低周
波信号とを切り換えていずれかの信号をデジタイザに与
えるスイッチと、サンプリング・ヘッドと既存デジタイ
ザの外部クロック信号入力端子とにサンプリング・クロ
ックを供給するクロック発生部と、から成るサンプリン
グ・オプションと、既存のデジタイザの前段にサンプ
リング・オプションを設けて高周波信号も低周波信号も
任意に測定できるようにしたものである。
【００１０】第２発明は次による。組込済みのデジタ
イザが存在して複数の高周波信号用サンプリング・デジ
タイザを増設するシステムであって、既存のデジタイ
ザと、複数の被測定高周波信号をそれぞれの入力端子
から入力し低周波信号に変換しアナログ・マルチプレク
サに出力する複数のサンプリング・ヘッドと、複数の入
力信号のいずれかの信号を選択してデジタイザに出力信
号を与えるアナログ・マルチプレクサと、複数のサンプ
リング・ヘッドとアナログ・マルチプレクサと既存デジ
タイザの外部クロック信号入力端子とにそれぞれの信号
を生成し供給するクロック発生部と、から成る複数サン
プリング・オプションと、既存のデジタイザの前段に
複数サンプリング・オプションを設けて、複数の高周波
信号を任意に測定できるサンプリング・デジタイザであ
る。
イザが存在して複数の高周波信号用サンプリング・デジ
タイザを増設するシステムであって、既存のデジタイ
ザと、複数の被測定高周波信号をそれぞれの入力端子
から入力し低周波信号に変換しアナログ・マルチプレク
サに出力する複数のサンプリング・ヘッドと、複数の入
力信号のいずれかの信号を選択してデジタイザに出力信
号を与えるアナログ・マルチプレクサと、複数のサンプ
リング・ヘッドとアナログ・マルチプレクサと既存デジ
タイザの外部クロック信号入力端子とにそれぞれの信号
を生成し供給するクロック発生部と、から成る複数サン
プリング・オプションと、既存のデジタイザの前段に
複数サンプリング・オプションを設けて、複数の高周波
信号を任意に測定できるサンプリング・デジタイザであ
る。
【００１１】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の一実施例の
構成図を、図２に図１のタイミングチャートを、図３に
本発明の他の実施例の構成図を、図４に図３のタイミン
グチャートを示す。図６と同一部分には同一符号を付
す。先ず、図１より説明する。
き図面を参照して説明する。図１に本発明の一実施例の
構成図を、図２に図１のタイミングチャートを、図３に
本発明の他の実施例の構成図を、図４に図３のタイミン
グチャートを示す。図６と同一部分には同一符号を付
す。先ず、図１より説明する。
【００１２】図１の構成は、組込済みデジタイザ３のシ
ステムにおいて、デジタイザ３の前段にサンプリング・
オプション１０を設け、スイッチ１１の切換によって、
被測定高周波信号もしくは従前の被測定低周波信号を測
定できるようにしたものである。サンプリング・オプシ
ョン１０はサンプリング・ヘッド２とクロック発生部４
とスイッチ１１とから構成される。被測定高周波信号は
入力端子１2 から入力され、サンプリング・ヘッド２で
低周波に変換され、スイッチ１１を経てデジタイザ３に
入力される。クロック発生部４はサンプリング・ヘッド
用クロックとデジタイザ用クロックを生成し発生してい
る
ステムにおいて、デジタイザ３の前段にサンプリング・
オプション１０を設け、スイッチ１１の切換によって、
被測定高周波信号もしくは従前の被測定低周波信号を測
定できるようにしたものである。サンプリング・オプシ
ョン１０はサンプリング・ヘッド２とクロック発生部４
とスイッチ１１とから構成される。被測定高周波信号は
入力端子１2 から入力され、サンプリング・ヘッド２で
低周波に変換され、スイッチ１１を経てデジタイザ３に
入力される。クロック発生部４はサンプリング・ヘッド
用クロックとデジタイザ用クロックを生成し発生してい
る
【００１３】図２に図１のタイミング・チャートを示し
ている。図２（Ａ）はサンプリング・ヘッド２への入力
波形とサンプリング後の出力波形ａである。図２（Ｂ）
に示すサンプリング・パルスが与えられると、そのタイ
ミングでサンプリングされる。図２（Ｃ）は低周波に変
換されたサンプリング・ヘッド２の出力波形でありデジ
タイザ３の入力波形である。図２（Ｄ）のクロック信号
のタイミング時に、図２（Ｃ）の信号はデジタイズされ
る。
ている。図２（Ａ）はサンプリング・ヘッド２への入力
波形とサンプリング後の出力波形ａである。図２（Ｂ）
に示すサンプリング・パルスが与えられると、そのタイ
ミングでサンプリングされる。図２（Ｃ）は低周波に変
換されたサンプリング・ヘッド２の出力波形でありデジ
タイザ３の入力波形である。図２（Ｄ）のクロック信号
のタイミング時に、図２（Ｃ）の信号はデジタイズされ
る。
【００１４】図３の構成は複数の高周波信号をテストす
るために、複数サンプリング・オプション２０を既存の
デジタイザ３の前段に設けたものである。複数サンプリ
ング・オプション２０は複数のサンプリング・ヘッド２
ｉ（ｉ＝１〜ｎ）を並べて配置し複数の入力端子１ｉよ
り複数の被測定高周波信号を入力する。それぞれのサン
プリング・ヘッド２ｉはサンプリング用クロックでそれ
ぞれの入力信号をサンプリングし低周波信号に変換しア
ナログ・マルチプレクサ２１に出力する。アナログ・マ
ルチプレクサ２１は切り替え信号によってそのうちのい
ずれかの信号を選択する。選択された被測定信号はデジ
タイザ３に送られてデジタイズする。図示していない
が、被測定低周波信号が存在するときには、直接アナロ
グ・マルチプレクサ２１に与えて選択することもでき
る。
るために、複数サンプリング・オプション２０を既存の
デジタイザ３の前段に設けたものである。複数サンプリ
ング・オプション２０は複数のサンプリング・ヘッド２
ｉ（ｉ＝１〜ｎ）を並べて配置し複数の入力端子１ｉよ
り複数の被測定高周波信号を入力する。それぞれのサン
プリング・ヘッド２ｉはサンプリング用クロックでそれ
ぞれの入力信号をサンプリングし低周波信号に変換しア
ナログ・マルチプレクサ２１に出力する。アナログ・マ
ルチプレクサ２１は切り替え信号によってそのうちのい
ずれかの信号を選択する。選択された被測定信号はデジ
タイザ３に送られてデジタイズする。図示していない
が、被測定低周波信号が存在するときには、直接アナロ
グ・マルチプレクサ２１に与えて選択することもでき
る。
【００１５】クロック発生部４は複数のサンプリング・
ヘッド２ｉ用クロックと、アナログ・マルチプレクサ２
１用切り替え信号とデジタイザ３用タイミング・クロッ
クとを、それぞれのタイミングに連動させてクロックを
生成し発生させて、それぞれの部処に供給する。
ヘッド２ｉ用クロックと、アナログ・マルチプレクサ２
１用切り替え信号とデジタイザ３用タイミング・クロッ
クとを、それぞれのタイミングに連動させてクロックを
生成し発生させて、それぞれの部処に供給する。
【００１６】図４に図３のタイミングチャートを示す。
図４（Ａ）から（Ｃ）は、複数のサンプリング・ヘッド
２ｉに入力される高周波信号の波形とサンプリングされ
て低周波に変換された出力波形ａ、ｂ、ｃ、である。サ
ンプリングは、図４（Ｄ）に示すサンプリング・クロッ
クのタイミングで行われる。サンプリング・ヘッド２ｉ
の出力波形ａ、ｂ、ｃ、はアナログ・マルチプレクサ２
１に伝送されて、図４（Ｆ）に示す切り換え信号で選択
されて、図４（Ｅ）に示すアナログ信号がデジタイザ３
に伝送される。デジタイザ３では図４（Ｈ）に示すクロ
ック信号でデジタイズされ、図４（Ｇ）に示す低周波信
号であるアナログ信号ａ、ｂ、…、ｎ、は、それぞれデ
ジタル・データに変換され、例えば、図５に示す順番に
メモりされて、その後にデータ処理される。
図４（Ａ）から（Ｃ）は、複数のサンプリング・ヘッド
２ｉに入力される高周波信号の波形とサンプリングされ
て低周波に変換された出力波形ａ、ｂ、ｃ、である。サ
ンプリングは、図４（Ｄ）に示すサンプリング・クロッ
クのタイミングで行われる。サンプリング・ヘッド２ｉ
の出力波形ａ、ｂ、ｃ、はアナログ・マルチプレクサ２
１に伝送されて、図４（Ｆ）に示す切り換え信号で選択
されて、図４（Ｅ）に示すアナログ信号がデジタイザ３
に伝送される。デジタイザ３では図４（Ｈ）に示すクロ
ック信号でデジタイズされ、図４（Ｇ）に示す低周波信
号であるアナログ信号ａ、ｂ、…、ｎ、は、それぞれデ
ジタル・データに変換され、例えば、図５に示す順番に
メモりされて、その後にデータ処理される。
【００１７】
【発明の効果】以上詳細に説明したように、この発明は
システムに適した組込済みのデジタイザ３が存在し、更
にサンプリング・デジタイザが必要になった場合に、専
用ユニットのサンプリング・デジタイザを追加設置する
ことなく、組込済みのデジタイザ３を用いて測定できる
フロントエンドのサンプリング・オプション１０を提供
することができた。よって、従来通りのデジタイザの測
定もできるし、高周波信号に対するサンプリング・デジ
タイザの測定もできるようになった。
システムに適した組込済みのデジタイザ３が存在し、更
にサンプリング・デジタイザが必要になった場合に、専
用ユニットのサンプリング・デジタイザを追加設置する
ことなく、組込済みのデジタイザ３を用いて測定できる
フロントエンドのサンプリング・オプション１０を提供
することができた。よって、従来通りのデジタイザの測
定もできるし、高周波信号に対するサンプリング・デジ
タイザの測定もできるようになった。
【００１８】更に、複数のサンプリング・ヘッド２ｉと
アナログ・マルチプレクサ２１を用いた複数サンプリン
グ・オプション２０を提供することができた。組込済み
の一つのデジタイザ３を用いて、複数の被測定高周波信
号を同時に低周波に変換するサンプリング・ヘッド２ｉ
を用いて複数の被測定信号を、一つのデジタイザ３でデ
ジタイズできることは有効である。
アナログ・マルチプレクサ２１を用いた複数サンプリン
グ・オプション２０を提供することができた。組込済み
の一つのデジタイザ３を用いて、複数の被測定高周波信
号を同時に低周波に変換するサンプリング・ヘッド２ｉ
を用いて複数の被測定信号を、一つのデジタイザ３でデ
ジタイズできることは有効である。
【００１９】この発明は、例えばアナログ半導体試験装
置において、被測定デバイスの技術進歩が高速で多様な
ＤＵＴが出現してもサンプリング・オプション１０ある
いは複数サンプリング・オプション２０を用いることに
より専用ユニットを追加設置する必要がなく、テストコ
ストの低減につながり、その効果は大である。
置において、被測定デバイスの技術進歩が高速で多様な
ＤＵＴが出現してもサンプリング・オプション１０ある
いは複数サンプリング・オプション２０を用いることに
より専用ユニットを追加設置する必要がなく、テストコ
ストの低減につながり、その効果は大である。
【図１】本発明の一実施例の構成図である。
【図２】図１の動作を説明するタイミングチャートであ
る。図２（Ａ）のサンプリング・ヘッド２の入力高周波
信号と出力低周波信号ａであり、図２（Ｂ）は図２
（Ａ）のサンプリング・クロックである。図２（Ｃ）は
デジタイザ３の入力波形であり、図２（Ｄ）は図２
（Ｃ）の波形をデジタイズするクロック信号である。
る。図２（Ａ）のサンプリング・ヘッド２の入力高周波
信号と出力低周波信号ａであり、図２（Ｂ）は図２
（Ａ）のサンプリング・クロックである。図２（Ｃ）は
デジタイザ３の入力波形であり、図２（Ｄ）は図２
（Ｃ）の波形をデジタイズするクロック信号である。
【図３】本発明の他の実施例の構成図である。
【図４】図３の動作を説明するタイミングチャートであ
る。図４（Ａ）〜（Ｃ）はそれぞれの高周波入力波形と
サンプル波形ａ、ｂ、ｃ、であり、図４（Ｄ）はサンプ
リング・クロックである。図４（Ｅ）はアナログ・マル
チプレクサの出力波形であり、図４（Ｆ）はマルチプレ
クサの切換信号である。図４（Ｇ）はデジタイザの入力
信号であり、図４（Ｈ）はデジタイザのクロック信号で
ある。
る。図４（Ａ）〜（Ｃ）はそれぞれの高周波入力波形と
サンプル波形ａ、ｂ、ｃ、であり、図４（Ｄ）はサンプ
リング・クロックである。図４（Ｅ）はアナログ・マル
チプレクサの出力波形であり、図４（Ｆ）はマルチプレ
クサの切換信号である。図４（Ｇ）はデジタイザの入力
信号であり、図４（Ｈ）はデジタイザのクロック信号で
ある。
【図５】図３で測定したデータを記憶するデジタイザ・
メモリの構成例の図である。
メモリの構成例の図である。
【図６】従来のシステムに搭載される専用ユニットによ
る各チャンネルの構成例のブロック図である。
る各チャンネルの構成例のブロック図である。
１ｉ（ｉ＝１〜ｎ） 入力端子 ２、２ｉ（ｉ＝１〜ｎ） サンプリング・ヘッド ３ デジタイザ ４、４ｉ クロック発生部 １０ サンプリング・オプション １１ スイッチ ２０ 複数サンプリング・オプション ２１ アナログ・マルチプレクサ
Claims (2)
- 【請求項１】 組込済みのデジタイザ（３）が存在し、
高周波信号用サンプリング・デジタイザを増設するシス
テムにおいて、 既存のデジタイザ（３）と、 被測定高周波信号を入力端子から入力し低周波信号に変
換するサンプリング・ヘッド（２）と、サンプリング・
ヘッド（２）からの低周波信号と直接入力する被測定低
周波信号とを切り換えていずれかの信号をデジタイザ
（３）に与えるスイッチ（１１）と、サンプリング・ヘ
ッド（２）と既存デジタイザ（３）の外部クロック信号
入力端子とにサンプリング・クロックを供給するクロッ
ク発生部（４）と、から成るサンプリング・オプション
（１０）と、 既存のデジタイザ（３）の前段にサンプリング・オプシ
ョン（１０）を設け、高周波信号も低周波信号も任意に
測定できることを特徴とするサンプリング・デジタイ
ザ。 - 【請求項２】 組込済みのデジタイザ（３）が存在し、
複数の高周波信号用サンプリング・デジタイザを増設す
るシステムにおいて、 既存のデジタイザ（３）と、 複数の被測定高周波信号をそれぞれの入力端子（１ｉ）
から入力し低周波信号に変換しアナログ・マルチプレク
サ（２１）に出力する複数のサンプリング・ヘッド（２
ｉ）と、複数の入力信号のいずれかの信号を選択してデ
ジタイザ（３）に出力信号を与えるアナログ・マルチプ
レクサ（２１）と、複数のサンプリング・ヘッド（２
ｉ）とアナログ・マルチプレクサ（２１）と既存のデジ
タイザ（３）の外部クロック信号入力端子とにそれぞれ
の信号を生成し供給するクロック発生部（４）と、から
成る複数サンプリング・オプション（２０）と、 既存のデジタイザ（３）の前段に複数サンプリング・オ
プション（２０）を設けて、複数の高周波信号を任意に
測定できることを特徴とするサンプリング・デジタイ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160332A JPH11352196A (ja) | 1998-06-09 | 1998-06-09 | サンプリング・デジタイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160332A JPH11352196A (ja) | 1998-06-09 | 1998-06-09 | サンプリング・デジタイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11352196A true JPH11352196A (ja) | 1999-12-24 |
Family
ID=15712689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10160332A Pending JPH11352196A (ja) | 1998-06-09 | 1998-06-09 | サンプリング・デジタイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11352196A (ja) |
-
1998
- 1998-06-09 JP JP10160332A patent/JPH11352196A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418452A (en) | Apparatus for testing integrated circuits using time division multiplexing | |
| JP3984282B2 (ja) | 試験装置 | |
| US8324885B2 (en) | Mixed signal acquisition system for a measurement instrument | |
| US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
| US6864699B2 (en) | Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals | |
| US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
| CA2347236A1 (en) | Integrated multi-channel analog test instrument architecture | |
| US20070162800A1 (en) | Semiconductor test system | |
| US6751566B2 (en) | Sampling digitizer, method for sampling digitizing, and semiconductor integrated circuit test device with sampling digitizer | |
| JPH11352196A (ja) | サンプリング・デジタイザ | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| US6373260B1 (en) | Single cable, single point, stimulus and response probing system and method | |
| JP2561816B2 (ja) | タイミング較正方法 | |
| KR20030077941A (ko) | 이벤트 기반 테스트 시스템을 위한 스캔 벡터 지원 | |
| JP2000353955A (ja) | サンプリング・デジタイザ | |
| JPH0829500A (ja) | 半導体試験装置 | |
| KR20040013283A (ko) | 통합 계측기 | |
| JP3067850U (ja) | 半導体試験装置 | |
| JP2002156389A (ja) | サンプリングデジタイザ及びこのサンプリングデジタイザを備えた半導体集積回路試験装置 | |
| JPH0926468A (ja) | 半導体試験装置における周波数／周期測定装置 | |
| US6654700B2 (en) | Testing method of semiconductor integrated circuit and equipment thereof | |
| JP2001296333A (ja) | Ｉｃテスタ | |
| WO2004003583A1 (en) | Instrument initiated communication for automatic test equipment | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| JPH0829488A (ja) | Ｉ／ｏピンエレクトロニクス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |