JPH11202968A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 低消費電力モードへの遷移にともなうピーク
的な電力消費を解消する。 【解決手段】 制御信号発生回路４は、発振回路２、お
よび、制御回路３Ａ，３Ｂを制御することにより、クロ
ックＭＣ，ＰＣの双方が供給される通常モード、クロッ
クＰＣのみが供給される低消費電力モードであるウェイ
トモード、クロックＭＣ，ＰＣの双方の供給が停止され
るもう一つの低消費電力モードであるストップモードの
３クロックモードを実現する。制御信号発生回路４の制
御を指示する制御入力信号ＥＩ，ＳＩは、ＣＰＵ５を介
することなく、外部要求信号ＥＲＡ，ＥＲＢにもとづい
て、ＩＣＵ６から直接に入力される。低消費電力モード
への遷移が、ＣＰＵ５の動作を必要としないので、ピー
ク的な電力消費が付随しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電池での駆動に
好適なシングルチップ型のマイクロコンピュータに関
し、特に、低消費電力モードへの遷移を、多大な電力消
費をともなうことなく実現するための改良に関する。

【０００２】

【従来の技術】近年、家電製品及び情報機器の高性能
化、小型化が急速に進んでいるが、それら家電製品や情
報機器の中でも、携帯用小型機器の発達には目ざましい
ものがある。この携帯用小型機器の進歩を実現した重要
な部品の一つとして、単一の半導体チップ（半導体基
板）にすべての回路要素が組み込まれたシングルチップ
型のマイクロコンピュータが挙げられる。携帯用小型機
器では、マイクロコンピュータの採用により、使用部品
の集積化、小型化、低消費電力化が可能となった。特
に、携帯用小型機器の電力を供給する部品である電池の
小型化、軽量化が実現し、それによって、小型機器の携
帯性が画期的に促進された。

【０００３】＜従来装置の構成＞図８は、この発明の背
景となる従来のシングルチップ型のマイクロコンピュー
タの内部構成を示すブロック図である。このマイクロコ
ンピュータ１５０には、回路要素の中の主要部、すなわ
ち主要回路として、ＣＰＵ（中央演算処理部）５、ＩＣ
Ｕ６（割り込み制御部）６、メモリ７、入出力インタフ
ェース８、および、周辺回路９が備わっている。ＣＰＵ
５は、プログラムにもとづいて、演算処理を実行する。
メモリ７は、ＣＰＵ５によって実行されるプログラム
や、ＣＰＵ５によって読み書きされるデータを記憶する
半導体記憶素子であり、ＣＰＵ５によってアクセスされ
るＲＯＭおよびＲＡＭを総称している。

【０００４】入出力インタフェース８は、外部装置との
間でデータをやり取りするための入出力ポートを制御す
る装置部分であり、外部装置に対するインタフェースと
して機能する。この入出力インタフェース８は、パラレ
ルインタフェース、シリアルインタフェース、または、
それらの双方を含んでいる。周辺回路９には、通常にお
いて、タイマ、アナログデジタルコンバータ、デジタル
アナログコンバータ、および、パルスウイズスモジュレ
ータ（パルス幅変調器）などが含まれる。

【０００５】ＩＣＵ６は、ＣＰＵ５の割り込み処理を制
御する装置部分である。ＩＣＵ６は、周辺回路９に属す
るタイマ等から送出され、信号線９１を通じて入力され
る内部要求信号ＩＲ、および、外部端子１３を通じて入
力される外部要求信号ＥＲに応答して、信号線６５を通
じてＩＣＵ６へと制御信号を伝達する。

【０００６】内部要求信号ＩＲおよび外部要求信号ＥＲ
は、いずれも、ＣＰＵ５へ割り込み処理を要求する信
号、すなわち、割り込み要求信号である。内部要求信号
ＩＲは、マイクロコンピュータ１５０の内部で生成さ
れ、外部要求信号ＥＲは、外部から入力される点で、互
いに相違する。外部端子１３は、外部要求信号ＥＲ、す
なわち、外部割り込み要求信号を中継する端子、すなわ
ち、外部割り込み入力端子である。

【０００７】これらの主要回路は、３種のバスライン５
１，５２，５３を通じて、互いに結合している。バスラ
イン５１は、アドレス信号を伝達するアドレスバスライ
ンであり、バスライン５２は、データの転送を担うデー
タバスラインであり、バスライン５３は、ＣＰＵ５とそ
の他の回路要素との間で制御信号を伝送する制御信号バ
スラインである。

【０００８】主要回路の中で、周辺回路９を除く装置部
分（仮に、「中心回路」と称する）、すなわち、ＣＰＵ
５、ＩＣＵ６、メモリ７、および、入出力インタフェー
ス８には、制御回路３Ａおよび信号線３１Ａを通じて、
クロックＭＣが供給される。クロックＭＣは、中心回路
で用いられるクロック信号、すなわち、主システムクロ
ック信号である。制御回路３Ａは、クロックＭＣの出力
を制御する主システムクロック出力制御回路である。ま
た、信号線３１Ａは、クロックＭＣを伝達する信号線、
すなわち、主システムクロック線である。

【０００９】一方、周辺回路９には、制御回路３Ｂおよ
び信号線３１Ｂを通じて、クロックＰＣが供給される。
クロックＰＣは、周辺回路９で用いられるクロック信
号、すなわち、周辺回路用クロック信号である。制御回
路３Ｂは、クロックＰＣの出力を制御する周辺回路用ク
ロック出力制御回路である。また、信号線３１Ｂは、ク
ロックＰＣを伝達する信号線、すなわち、周辺回路用ク
ロック線である。

【００１０】制御回路３Ａ，３Ｂは、発振回路２および
信号線２１を通じて、クロックソースＳＣの供給を受け
る。発振回路２には、端子１１，１２が接続されてい
る。これらの端子１１，１２には、図示しない外部の発
振子（セラミック発振子、水晶発振子など）が接続さ
れ、接続された発信子は、発振回路２に備わる発振増幅
素子の作用によって自励発振する。その結果、発振回路
２からはクロックソースＳＣが出力される。

【００１１】発振回路２には、通例において、発振子の
自励発振によって生成された正弦波の原発振信号を、矩
形波へと波形成型した上で、あるいは、さらに分周を行
った上で、クロックソースＳＣとして出力するクロック
波形成型回路が備わる。また、発振子を接続する代わり
に、波形成型された外部クロックを、端子１１を通じ
て、入力することも可能である。このとき、端子１２は
開放されるか、あるいは、端子１１へ入力される外部ク
ロックとは逆位相の信号が端子１２へ入力される。

【００１２】制御回路３Ａ，３Ｂの動作は、制御信号発
生回路４によって制御される。すなわち、制御回路３Ａ
は、制御信号発生回路４で生成され信号線４１Ａを通じ
て入力される制御信号ＭＣＳ、すなわち、主システムク
ロック制御信号に応答して、クロックソースＳＣをクロ
ックＭＣとして出力したり、あるいは、クロックＭＣの
出力を停止したりする。同様に、制御回路３Ｂは、制御
信号発生回路４で生成され信号線４１Ｂを通じて入力さ
れる制御信号ＰＣＳ、すなわち、周辺回路用クロック制
御信号に応答して、クロックソースＳＣをクロックＰＣ
として出力したり、あるいは、クロックＰＣの出力を停
止したりする。

【００１３】発振回路２も、制御信号発生回路４によっ
て制御される。すなわち、発振回路２は、制御信号発生
回路４で生成され信号線４２を通じて入力される制御信
号ＥＣＳ、すなわち、外部クロック発振制御信号に応答
して、クロックソースＳＣを出力したり、あるいは、ク
ロックソースＳＣの出力を停止したりする。なお、発振
回路２、制御回路３Ａ，３Ｂ、および、制御信号発生回
路４は、マイクロコンピュータ１５０の基準クロック
（システムクロック）であるクロックＭＣ，ＰＣの出力
を制御する基準クロック制御回路１２０を構成する。

【００１４】＜３種のクロックモード＞制御信号発生回
路４は、ＣＰＵ５およびＩＣＵ６から送出される各種の
トリガ信号にもとづいて、制御信号ＭＣＳ，ＰＣＳ，Ｅ
ＣＳを生成する。それによって、制御信号発生回路４
は、ＣＰＵ５の処理、あるいは、ＩＣＵ６へ入力される
外部要求信号ＥＲまたは内部要求信号ＩＲに応答して、
３種のクロックモードを実現する。これらの複数のクロ
ックモードは、電力が電池ーで供給されることを考慮し
て、マイクロコンピュータ１５０の消費電力を節減する
ために導入された技術である。

【００１５】すなわち、制御信号発生回路４は、ＣＰＵ
５あるいはＩＣＵ６から特別の指示がない通常の動作状
態においては、クロックソースＳＣ、および、クロック
ＭＣ，ＰＣが出力されるクロックモード、すなわち通常
（ノーマル）モードを実現する。これにより、ＣＰＵ
５、メモリ７等の中心回路が、クロックＭＣの供給を受
けて正常に動作するとともに、周辺回路９も、クロック
ＰＣの供給を受けて正常に動作する。

【００１６】すなわち、通常モードは、主要回路のすべ
てが正常に動作する通常の動作状態に対応する。通常モ
ードでは、マイクロコンピュータ１５０の消費電力は最
も高くなる。したがって、電池ー等によって供給される
マイクロコンピュータ１５０の電源電圧が十分に高いと
きには、ＣＰＵ５あるいは要求信号ＥＲ，ＩＲによっ
て、通常モードが選択され、マイクロコンピュータ１５
０のすべての機能が発揮される。

【００１７】通常モードにあるときに、トリガ信号Ｓ
Ｑ、すなわち、システムクロック停止トリガ信号が、Ｃ
ＰＵ５で生成され、信号線５５を通じて制御信号発生回
路４へ入力されると、制御信号発生回路４は、制御信号
ＭＣＳを通じて、制御回路３ＡへクロックＭＣの出力の
停止を指示する。これによって、クロックＭＣの出力が
停止する一方で、クロックＰＣの出力は継続されるクロ
ックモード、すなわち、ウェイトモードが実現する。こ
のとき、信号線３１Ａの信号は、一定の信号レベル（ハ
イレベルまたはロウレベル）に固定される。

【００１８】ウェイトモードでは、主要回路の中で、周
辺回路９のみが、クロックＰＣの供給を受けて正常な動
作を継続し、クロックＭＣに同期して動作するＣＰＵ
５、メモリ７等の中心回路は、動作を停止する。その結
果、バスライン５１、５２，５３の信号には変化のない
状態が実現し、マイクロコンピュータ１５０の消費電力
は、通常モードに比べて大幅に節減される。

【００１９】すなわち、ウェイトモードは、消費電力を
節減する低消費電力技術として導入されたクロックモー
ドである。したがって、ノーマルモードからウェイトモ
ードへの遷移は、マイクロコンピュータ１５０の電源電
圧が、所定の基準値以下にまで低下したときに選択され
る。この選択は、ＣＰＵ５によって行われる。

【００２０】通常モードあるいはウェイトモードにある
ときに、トリガ信号ＥＱ、すなわち、外部クロック発振
停止トリガ信号が、ＣＰＵ５で生成され、信号線５４を
通じて制御信号発生回路４へ入力されると、制御信号発
生回路４は、制御信号ＥＣＳを通じて、発振回路２へ動
作の停止を指示する。これによって、クロックソースＳ
Ｃの出力が停止するので、クロックＭＣ，ＰＣの双方が
停止する。あるいは、制御信号ＭＣＳを通じて、制御回
路３Ａへ、クロックＭＣの出力の停止を指示すると同時
に、制御信号ＰＣＳを通じて、制御回路３Ｂへ、クロッ
クＰＣの出力の停止を指示することによって、クロック
ＭＣ，ＰＣの双方の停止を実現する技術も知られてい
る。

【００２１】これによって、クロックＭＣとクロックＰ
Ｃの双方の出力が停止するクロックモード、すなわち、
ストップモードが実現する。このとき、信号線３１Ａ，
３１Ｂの信号は、それぞれ、一定の信号レベル（ハイレ
ベルまたはロウレベル）に固定される。ストップモード
では、主要回路のすべてが動作を停止する。その結果、
マイクロコンピュータ１５０の消費電力は、ウェイトモ
ードにおけるよりも節減される。特に、発振回路２の動
作が停止するときには、消費電力はさらに節減される。

【００２２】すなわち、ストップモードは、ウェイトモ
ードよりもさらに消費電力の節減を効果的に達成する超
低消費電力技術として導入されたクロックモードであ
る。したがって、通常モードまたはウェイトモードから
ストップモードへの遷移は、通例において、マイクロコ
ンピュータ１５０の電源電圧が、前述の所定の基準値よ
りもさらに低く設定される別の基準値以下にまで低下し
たときに選択される。この選択も、ＣＰＵ５によって行
われる。

【００２３】これに対して、ストップモードからウェイ
トモードあるいは通常モードへの遷移、すなわち、スト
ップモードの解除は、内部要求信号ＩＲまたは外部要求
信号ＥＲが、ＩＣＵ６へ入力されることによって行われ
る。同じく、ウェイトモードから通常モードへの遷移、
すなわち、ウェイトモードの解除も、外部要求信号ＥＲ
または内部要求信号ＩＲが、ＩＣＵ６へ入力されること
によって行われる。ＩＣＵ６は、外部要求信号ＥＲまた
は内部要求信号ＩＲが入力されると、信号線６５を通じ
て制御信号発生回路４およびＣＰＵ５へトリガ信号ＳＳ
を入力する。これによって、ストップモードおよびウェ
イトモードの解除が実現する。

【００２４】図９は、ＩＣＵ６の内部構成を示すブロッ
ク図である。外部端子１３（単数とは限らない）を通じ
て入力された外部要求信号ＥＲ、および、信号線９１を
通じて入力されたる内部要求信号ＩＲは、いずれも、ラ
ッチ回路６７によってラッチされる。すなわち、ラッチ
回路６７は、割り込み要求信号ラッチ回路として構成さ
れている。

【００２５】ラッチされた外部要求信号ＥＲおよび内部
要求信号ＩＲは、判定回路６８によって、割り込みが許
可されているか否かの判定にかけられる。すなわち、判
定回路６８は、割り込み許可判定回路として構成されて
いる。例えば、クロックモードがウェイトモードあるい
はストップモードにあるときには、それらのモードを解
除するために入力される外部要求信号ＥＲまたは内部要
求信号ＩＲに対しては、割り込みを許可すべく判定が行
われる。

【００２６】判定回路６８によって割り込みが許可され
た外部要求信号ＥＲまたは内部要求信号ＩＲは、判別回
路６９へと入力される。判別回路６９は、割り込み順位
判別回路であり、入力される複数の要求信号の中から、
優先順位が最も高いものを選択し、トリガ信号ＳＳとし
て信号線６５へと出力する。 ＜クロックモードの遷移の詳細＞図８に戻って、以下に
おいて、クロックモードの遷移にともなう各装置部分の
動作について詳細に説明する。はじめに、通常モードと
ウェイトモードの間の遷移について説明する。ウェイト
モードから通常モードへの遷移が、内部要求信号ＩＲに
応答して行われることを前提とする場合には、通常モー
ドからウェイトモードへの遷移の際に、ＣＰＵ５は、周
辺回路９に含まれる図示しないタイマに対する設定を行
う。すなわち、タイマに付随する図示しない動作モード
レジスタに対して、所定のデータが書き込まれる。これ
によって、タイマにはクロックモード遷移の時期が設定
される。ウェイトモードから通常モードへの復帰が、外
部要求信号ＥＲに応答して行われることを前提するとき
には、タイマの設定は不要である。

【００２７】ＣＰＵ５は、同時に、ＩＣＵ６に対して
も、所定の設定を行う。それによって、ＩＣＵ６は、内
部要求信号ＩＲがタイマによって生成され信号線９１を
通じて入力されたとき、または、外部要求信号ＥＲが外
部端子１３を通じて入力されたときに、ウェイトモード
の解除を指示するトリガ信号ＳＳを出力可能な状態とな
る。これらの設定が完了した後に、クロックＭＣの固定
を指示するトリガ信号ＳＱが、ＣＰＵ５から制御信号発
生回路４へと入力される。その結果、すでに述べた要領
で、通常モードからウェイトモードへの遷移が完了す
る。

【００２８】トリガ信号ＳＱの送出は、ＣＰＵ５が特定
命令であるウエイト命令を実行するか、あるいは、ＣＰ
Ｕ５がアクセス命令を実行することによりモードエント
リーレジスタ（ウエイトモードやストップモードへの遷
移を制御する機能を有する特定のレジスタ）に対して書
込みあるいは読出しが行われるか、のいずれかによっ
て、行われる。以上のように、通常モードからウェイト
モードへの遷移の際には、ＣＰＵ５の動作が不可欠であ
る。

【００２９】ウェイトモードでは、タイマを含む周辺回
路９は動作を継続する。したがって、タイマが設定され
ているときには、タイマは、設定された時間が経過した
ときに、ウェイトモードの解除を要求する内部割り込み
要求信号である内部要求信号ＩＲを出力する。この内部
要求信号ＩＲは、信号線９１を通じて、ＩＣＵ６へ付与
される。

【００３０】ＩＣＵ６は、内部要求信号ＩＲ、あるい
は、外部要求信号ＥＲが、入力されると、クロックＭＣ
の供給の再開を指示するトリガ信号ＳＳを、信号線６５
を通じて制御信号発生回路４へ入力する。それと同時
に、ＩＣＵ６は、ＣＰＵ５に対して、割り込みの実行を
要求する所定の要求信号を、同じ信号線６５を通じて入
力する。

【００３１】その結果、制御回路３ＡからのクロックＭ
Ｃの供給が開始され、ＣＰＵ５を含めた中心回路が、動
作可能となる。ＣＰＵ５は、まず、ＩＣＵ６から受け取
った所定の要求信号にもとづいて、所定の割り込み処理
を実行する。その結果、ＣＰＵ５は、データ転送や演算
処理などの通常モードにおける処理を再開する。

【００３２】つぎに、通常モードとストップモードとの
間の遷移について説明する。ストップモードでは、周辺
回路９の動作も停止することから、ストップモードの解
除が、内部要求信号ＩＲにもとづいて行われることはな
く、ストップモードの解除は、外部要求信号ＥＲにのみ
応答して実行される。したがって、通常モードからスト
ップモードへの遷移に際して、周辺回路９のタイマへの
設定は行われない。

【００３３】ＣＰＵ５は、通常モードからストップモー
ドへの遷移に際して、ＩＣＵ６に対しては、所定の設定
を行う。それによって、ＩＣＵ６は、外部要求信号ＥＲ
が外部端子１３を通じて入力されたときに、ストップモ
ードの解除を指示するトリガ信号ＳＳを出力可能な状態
となる。これらの設定が完了した後に、クロックＭＣと
クロックＰＣの双方の固定、あるいは、クロックソース
ＳＣの固定を指示するトリガ信号ＥＱが、ＣＰＵ５から
制御信号発生回路４へと入力される。その結果、すでに
述べた要領で、通常モードからストップモードへの遷移
が完了する。

【００３４】トリガ信号ＥＱの送出は、ＣＰＵ５が特定
命令であるストップ命令を実行するか、あるいは、ＣＰ
Ｕ５がアクセス命令を実行することによりモードエント
リーレジスタに対して書込みあるいは読出しが行われる
か、のいずれかによって、行われる。以上のように、通
常モードからストップモードへの遷移の際にも、ＣＰＵ
５の動作が不可欠である。

【００３５】ＩＣＵ６は、ストップモードにあるとき
に、外部要求信号ＥＲの入力を受けると、クロックＭＣ
とクロックＰＣの供給、あるいは、クロックソースＳＣ
の供給の再開を指示するトリガ信号ＳＳを、信号線６５
を通じて制御信号発生回路４へ入力する。それと同時
に、ＩＣＵ６は、ＣＰＵ５に対して、割り込みの実行を
要求する所定の要求信号を、同じ信号線６５を通じて入
力する。

【００３６】その結果、クロックＭＣ，ＰＣの供給が開
始され、ＣＰＵ５を含めた中心回路および周辺回路９
が、動作可能となる。ＣＰＵ５は、まず、ＩＣＵ６から
受け取った所定の要求信号にもとづいて、所定の割り込
み処理を実行する。その結果、ＣＰＵ５は、データ転送
や演算処理などの通常モードにおける処理を再開する。

【００３７】また、ウェイトモードからストップモード
への遷移の際の各装置部分の動作は、通常モードからス
トップモードへの遷移の際の動作と同様に行われる。す
なわち、ウェイトモードにおいて動作を休止していたＣ
ＰＵ５は、クロックモードがウェイトモードからストッ
プモードへと遷移する際には、一旦、動作を再開し、Ｉ
ＣＵ６や制御信号発生回路４に対する所定の動作を実行
する。そのためには、クロックＭＣの供給も、一時的な
がら再開される。すなわち、ウェイトモードからストッ
プモードへ遷移は、一時的に、通常モードへの復帰を通
過することによって実現する。

【００３８】ストップモードからウェイトモードへの遷
移も、ストップモードから通常モードへの遷移と同様に
行われる。すなわち、外部端子１３を通じてＩＣＵ６へ
入力される外部要求信号ＥＲに応答して、ストップモー
ドからウェイトモードへの遷移が開始される。すなわ
ち、ＩＣＵ６は、ストップモードにあるときに、外部要
求信号ＥＲの入力を受けると、クロックＰＣの供給、あ
るいは、クロックソースＳＣの供給の再開を指示するト
リガ信号ＳＳを、信号線６５を通じて制御信号発生回路
４へ入力する。

【００３９】その結果、クロックＰＣの供給が開始さ
れ、周辺回路９が動作可能となる。ただし、通常モード
への遷移とは異なり、トリガ信号ＳＳは、ＣＰＵ５へは
入力されず、ＣＰＵ５は、割り込み処理を行うことな
く、ウェイトモードへの遷移が完了する。

【００４０】以上のように、マイクロコンピュータ１５
０では、その動作状態が、電源電圧の高さに応じて、３
通りのクロックモードの間を遷移するので、消費電力が
大幅に節減される。その結果、電池ーを電源とする携帯
用小型機器への利用が大きく促進された。

【００４１】

【発明が解決しようとする課題】しかしながら、従来装
置であるマイクロコンピュータ１５０には、以下に述べ
るように、クロックモードが、低消費電力モード（ウェ
イトモード、ストップモードなど、消費電力を抑えるた
めの、通常モードとは異なるクロックモード）へ遷移す
る際に、過大な電力消費が発生するという問題点があっ
た。

【００４２】上記したように、通常モードからウェイト
モードへの遷移、通常モードからストップモードへの遷
移、および、ウェイトモードからストップモードへの遷
移のいずれにおいても、ＣＰＵ５がウエイト命令やスト
ップ命令等の特定命令を実行するか、あるいは、ＣＰＵ
５がアクセス命令を実行することにより、モードエント
リーレジスタに対して書込みあるいは読出しが行われる
か、いずれかによって、実現される。すなわち、消費電
力モードへの遷移に際しては、ＣＰＵ５の動作と、ＣＰ
Ｕ５が命令を読み出すためのメモリ７の読出し動作が、
不可避的に行われる。

【００４３】この動作にともなって、マイクロコンピュ
ータ１５０は、ウェイトモードやストップモードにおけ
る消費電力に比べてはるかに多大な電力を、一時的にで
はあるが消費する。低消費電力モードへの遷移にともな
うピーク的な電力消費は、電池を電源とする携帯用小型
機器においては、時に大きな問題を生起する。

【００４４】例えば、マイクロコンピュータ１５０を搭
載した機器を、電池で駆動する際には、クロックモード
がウエイトモードにあるときに、電池の残有電力が残り
少なくなり、その結果、電池が供給する電源電圧が、Ｃ
ＰＵ５の動作限界に相当する電圧（動作限界電圧）にま
で低下することがあり得る。このときにおいても、電力
の消費を抑えるために、クロックモードをウェイトモー
ドからストップモードへと移すためには、一時的ながら
多大な電力を消費する上述した動作を経る必要があっ
た。

【００４５】また、通常モードでの動作中に、電池が供
給する電源電圧が低くなったために、クロックモードを
通常モードからウェイトモードへ遷移させる必要が生じ
たときにも、ピーク的な電力消費を経ることなしには、
ウェイトモードへの遷移は行われ得なかった。このよう
に、電池の残留電力が、乏しくなって、消費電力を節減
する必要が生じたときに、電力の節減を達成するために
は、一時的ながら、それに逆行するように、多大な電力
を消費することが強いられていた。

【００４６】そのため、電池の残留電力が乏しくなっ
て、低消費電力モードへの遷移を実行する際に、電力が
ピーク的に消費されるために、電池が供給する電源電圧
が、ＣＰＵ５の動作限界電圧にまで低下する場合があっ
た。その結果、ＣＰＵ５が正常に動作することができず
に、時に、ＣＰＵ５の暴走が生じることがあった。ＣＰ
Ｕ５が、一旦、暴走すると、メモリ７に含まれるＲＡＭ
等の揮発性メモリに記憶されるデータが、正常な値のま
まで保持されているという保証が、ＣＰＵ５の予期でき
ない動作によって、得られなくなる。その結果、電池の
電圧が、正常の高さにまで復帰した後においても、ＣＰ
Ｕ５が、以前の状態へ復帰することができない場合があ
った。

【００４７】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、ピーク的な電
力消費をともなうことなく、低消費電力モードへの遷移
を可能にするマイクロコンピュータを提供することを目
的とする。

【００４８】

【課題を解決するための手段】第１の発明の装置は、回
路要素が単一の半導体チップに組み込まれたシングルチ
ップ型のマイクロコンピュータにおいて、前記回路要素
として、主要回路と、当該主要回路にクロックを供給す
る基準クロック制御回路と、を備え、前記主要回路は、
少なくとも、ＣＰＵと、前記ＣＰＵによってアクセスさ
れるメモリと、入力される割り込み要求信号に応答して
前記ＣＰＵの割り込み処理を制御するＩＣＵと、を含ん
でいる。そして、前記基準クロック制御回路は、入力さ
れる制御入力信号に応答して、前記主要回路の中で、前
記クロックに同期して動作する回路のすべてに前記クロ
ックを供給する通常モードと、前記主要回路の中で、前
記ＣＰＵを含む少なくとも一部の回路に対しては、前記
クロックの供給を停止する低消費電力モードとの、二つ
のクロックモードの間を遷移可能である。前記マイクロ
コンピュータは、前記回路要素として、前記割り込み要
求信号として、外部から入力される外部要求信号を前記
ＩＣＵへと中継する外部端子と、前記外部要求信号に応
答して前記ＩＣＵが出力する信号を、前記ＣＰＵを中継
することなく、前記制御入力信号として前記基準クロッ
ク制御回路へと伝える信号線と、をさらに備える。

【００４９】第２の発明の装置は、第１の発明のマイク
ロコンピュータにおいて、前記制御入力信号として外部
から入力される外部入力信号を前記信号線へと中継する
別の外部端子を、前記回路要素として、さらに備える。

【００５０】第３の発明の装置は、第１または第２の発
明のマイクロコンピュータにおいて、前記主要回路が、
内部要求信号を生成し、前記割り込み要求信号として、
前記ＩＣＵへと送出可能な周辺回路を、さらに含み、前
記ＩＣＵは、前記内部要求信号にも応答して、前記制御
入力信号を出力する。

【００５１】第４の発明の装置は、第１または第２の発
明のマイクロコンピュータにおいて、前記主要回路が、
前記制御入力信号として内部要求信号を生成し、前記信
号線へと送出する周辺回路を、さらに含む。

【００５２】第５の発明の装置は、第３または第４の発
明のマイクロコンピュータにおいて、前記低消費電力モ
ードが、前記周辺回路への前記クロックの供給のみを停
止するウェイトモードと、前記主要回路のすべての回路
に対して前記クロックの供給を停止するストップモード
とを、含んでおり、前記基準クロック制御回路は、前記
制御入力信号に応答して、前記ウェイトモードと前記ス
トップモードとの間を、さらに遷移可能である。

【００５３】第６の発明の装置は、第５の発明のマイク
ロコンピュータにおいて、前記回路要素として、電源電
圧検出回路を、さらに備え、当該電源電圧検出回路は、
前記マイクロコンピュータに供給される電源電圧を監視
し、当該電源電圧が、与えられた第１基準電圧を超えて
低下したときには前記ウェイトモードへの遷移を指示す
る信号を、また、前記電源電圧が、与えられた第２基準
電圧を超えて低下したときには前記ストップモードへの
遷移を指示する信号を、前記制御入力信号として、前記
信号線へと送出する。

【００５４】第７の発明の装置は、第５または第６の発
明のマイクロコンピュータにおいて、前記基準クロック
制御回路が、クロックソースを生成する発振回路と、前
記クロックソースを、前記主要回路の中で前記周辺回路
以外の前記クロックを必要とする回路へ、前記クロック
として供給する第１制御回路と、前記クロックソース
を、前記周辺回路へ、前記クロックとして供給する第２
制御回路と、前記制御入力信号に応答して、制御信号を
前記第１および第２制御回路へ入力することにより、当
該第１および第２制御回路の制御を行う制御信号発生回
路と、を備えている。そして、前記制御信号発生回路
は、前記制御入力信号がストップモードへの遷移を指示
するときには、前記第１および第２制御回路の双方が、
前記クロックの供給を停止するように、前記制御を行
い、前記制御入力信号がウェイトモードへの遷移を指示
するときには、前記第１制御回路は前記クロックの供給
を停止し、前記第２制御回路は前記クロックの供給を行
うように、前記制御を行い、前記制御入力信号が通常モ
ードへの遷移を指示するときには、前記第１および前記
第２制御回路の双方が、前記クロックの供給を行うよう
に、前記制御を行う。

【００５５】第８の発明の装置は、第５または第６の発
明のマイクロコンピュータにおいて、前記基準クロック
制御回路が、クロックソースを生成する発振回路と、前
記クロックソースを、前記主要回路の中で前記周辺回路
以外の前記クロックを必要とする回路へ、前記クロック
として供給する第１制御回路と、前記クロックソース
を、前記周辺回路へ、前記クロックとして供給する第２
制御回路と、前記制御入力信号に応答して、制御信号を
前記発振回路および前記第１制御回路へ入力することに
より、前記発振回路および前記第１制御回路の制御を行
う制御信号発生回路と、を備えている。そして、前記制
御信号発生回路は、前記制御入力信号がストップモード
への遷移を指示するときには、前記クロックソースの生
成が停止するように、前記発振回路の制御を行い、前記
制御入力信号がウェイトモードへの遷移を指示するとき
には、前記発振回路は前記クロックソースの生成を行
い、前記第１制御回路は前記クロックの供給を停止する
ように、前記制御を行い、前記制御入力信号が通常モー
ドへの遷移を指示するときには、前記発振回路が前記ク
ロックソースの生成を行い、前記第１制御回路が、前記
クロックの供給を行うように、前記制御を行う。

【００５６】

【発明の実施の形態】＜各実施の形態の概略＞以下にお
いて、本発明の実施の形態のマイクロコンピュータにつ
いて説明する。以下に説明する各実施の形態の装置も、
図８および図９に示した従来のマイクロコンピュータ１
５０と同様に、シングルチップ型のマイクロコンピュー
タとして構成される。これらの装置は、低消費電力モー
ドへの遷移を、ＣＰＵ５の動作を介することなく実現す
る点において、従来装置１５０とは特徴的に異なってい
る。これによって、低消費電力モードへの遷移にともな
うピーク的な電力消費が解消される。

【００５７】しかも、この特徴ある動作が、従来装置１
５０に対して、主としてその配線を変更するのみで実現
される。すなわち、各実施の形態は、従来装置１５０を
構成する半導体チップにおいて、主として、その上層部
に位置する配線のパターンを変更するのみ、言い換える
と、配線パターンを形成するためのマスクパターンを変
更するのみで、従来装置１５０が、特徴ある新たな装置
として生まれ変わることを可能にする。

【００５８】ピーク的な電力消費の問題を生起しない低
消費電力モードの解除に関しては、従来装置１５０と実
質的に変わりがない。すなわち、従来装置１５０と同様
の構成および動作によって、低消費電力モードの解除が
達成される。なお、以下の各実施の形態では、冗長な説
明を避けるために、以下に参照する図１〜図７におい
て、図８および図９と同一部分については、同一符号を
付してその詳細な説明を略する。

【００５９】＜実施の形態１＞図１は、実施の形態１の
マイクロコンピュータの構成を示すブロック図である。
このマイクロコンピュータ１０１では、トリガ信号Ｅ
Ｑ，ＳＱをＣＰＵ５から制御信号発生回路４へと伝える
ための信号線５４，５５（図８）は、除去されている。
そして、その代わりに、制御信号ＥＣＳの出力を制御す
る制御入力信号ＥＩ、および、制御信号ＭＣＳ，ＰＣＳ
の出力を制御する制御入力信号ＳＩを、ＩＣＵ６から制
御信号発生回路４へと伝える信号線６１，６２が配設さ
れている。

【００６０】制御入力信号ＥＩは、制御信号発生回路４
に対して、制御信号ＥＣＳによる発振回路２の制御を指
示する外部クロック制御入力信号であり、信号線６１
は、この信号を伝達する外部クロック制御入力信号線で
ある。また、制御入力信号ＳＩは、制御信号発生回路４
に対して、制御信号ＭＣＳ、ＰＣＳによる制御回路３
Ａ，３Ｂの制御を指示するシステムクロック制御入力信
号であり、信号線６２は、この信号を伝達するシステム
クロック制御入力信号線である。

【００６１】制御入力信号ＥＩ，ＳＩは、外部端子１３
Ａ，１３Ｂを通じてＩＣＵ６へ入力される外部要求信号
ＥＲＡ，ＥＲＢにもとづいて、制御信号発生回路４によ
って出力される。図２のブロック図に、装置１０１の制
御信号発生回路４の内部構成を示す。図２が示すよう
に、制御入力信号ＥＩ，ＳＩを伝達する信号線６１，６
２は、判定回路６８の出力に直結されている。

【００６２】図１に戻って、装置１０１が使用される際
には、従来装置１５０と同様に、通例において、図示し
ない外部の電源電圧検出回路が、装置１０１に接続され
る。この電源電圧検出回路は、装置１０１に供給される
電源電圧を監視する装置である。電源電圧検出回路は、
電源電圧が、あらかじめ設定された第１の基準電圧、例
えばＣＰＵ５の動作限界電圧にまで低下すると、第１の
所定の信号を出力し、第２の基準電圧、例えば、ＩＣＵ
６の動作限界電圧にまで低下すると、第２の所定の信号
を出力する。

【００６３】装置１０１は、これらの第１および第２の
所定の信号を、それぞれ、外部端子１３Ａ，１３Ｂを通
じて受信する。受信された信号は、それぞれ、外部要求
信号ＥＲＡ，ＥＲＢとして、ＩＣＵ６へ伝えられる。ク
ロックモードが、通常モードからウェイトモードへと遷
移するときには、装置１０１の各要素は、つぎのように
動作する。

【００６４】クロックモードが通常モードにあるときに
は、ＩＣＵ６の判定回路６８は、外部要求信号ＥＲＡ，
ＥＲＢを許可すべく設定されている。このため、外部の
電源電圧検出回路が、電源電圧が第１の基準電圧にまで
低下したことを検出し、その結果、外部要求信号ＥＲＡ
がＩＣＵ６へ入力されると、外部要求信号ＥＲＡは、制
御入力信号ＳＩとして、制御信号発生回路４へ伝えられ
る。制御信号発生回路４は、制御入力信号ＳＩを受信す
ると、トリガ信号ＳＱ（図８）を受信したときと同等に
動作する。

【００６５】すなわち、制御信号発生回路４は、制御信
号ＰＣＳを制御回路３Ａへ送出することにより、制御回
路３Ａに対して、クロックＭＣの出力を固定すべく指示
する。その結果、クロックＭＣが固定される一方で、ク
ロックＰＣは出力を継続するウェイトモードが実現す
る。このように、装置１０１では、通常モードからウェ
イトモードへの遷移が、ＣＰＵ５を介することなく、外
部要求信号ＥＲＡの入力によって実現する。

【００６６】つぎに、クロックモードが、ウェイトモー
ドからストップモードへと遷移するときには、装置１０
１の各要素は、つぎのように動作する。ウェイトモード
においては、ＩＣＵ６の設定は、通常モードにおける設
定をそのまま維持する。したがって、外部の電源電圧検
出回路が、電源電圧が第２の基準電圧にまで低下したこ
とを検出し、その結果、外部要求信号ＥＲＢがＩＣＵ６
へ入力されると、外部要求信号ＥＲＢは、制御入力信号
ＥＩとして、制御信号発生回路４へ伝えられる。制御信
号発生回路４は、制御入力信号ＥＩを受信すると、トリ
ガ信号ＥＱ（図８）を受信したときと同等に動作する。

【００６７】すなわち、制御信号発生回路４は、制御信
号ＥＣＳを発振回路２へと送出することにより、発振回
路２に対して、その動作を停止し、クロックソースＳＣ
の出力を固定すべく指示する。その結果、クロックＭ
Ｃ，ＰＣの双方が固定されるストップモードが実現す
る。このように、装置１０１では、ウェイトモードから
ストップモードへの遷移が、ＣＰＵ５を介することな
く、外部要求信号ＥＲＢの入力によって実現する。

【００６８】また、通常モードからストップモードへの
遷移も、電源電圧検出回路が出力する第２の所定の信号
を、外部要求信号ＥＲＢとしてＩＣＵ６へ入力すること
によって、ウェイトモードからストップモードへの遷移
と同様に実現する。制御信号発生回路４は、制御信号Ｅ
ＣＳを送出することによって、クロックソースＳＣを固
定するように発振回路２を制御する。このように、装置
１０１では、通常モードからストップモードへの遷移
も、ＣＰＵ５を介することなく、外部要求信号ＥＲＢの
入力によって実現する。

【００６９】既述したように、ストップモードの解除お
よびウェイトモードの解除に関しては、装置１０１は従
来装置１５０と実質的に変わりない。ストップモードか
らウェイトモードへの遷移について簡単に説明すると、
電源電圧検出回路は、電源電圧が、例えばＣＰＵ５の動
作限界電圧を超えるほどに高くなると、第１の所定の信
号を、外部端子１３Ａへと出力する。ＩＣＵ６は、この
信号を外部要求信号ＥＲＡとして受信し、制御入力信号
ＥＩとして、あるいは、従来装置１５０と同様にトリガ
信号ＳＳ（もう一つの制御入力信号）として、制御信号
発生回路４へ送出する。

【００７０】制御信号発生回路４は、制御入力信号ＥＩ
またはトリガ信号ＳＳを受信すると、制御信号ＥＣＳを
送出することによって、クロックソースＳＣの固定を解
除するように発振回路２を制御する。これにより、クロ
ックＰＣの出力が再開され、ウェイトモードが実現す
る。ＩＣＵ６がトリガ信号ＳＳを送出しても、トリガ信
号ＳＳはＣＰＵ５に対して、割り込み要求信号としては
機能せず、ＣＰＵ５の動作を伴わない点は、従来装置１
５０と同様である。

【００７１】ウェイトモードおよびストップモードから
通常モードへの遷移は、従来装置１５０と同様に、外部
要求信号ＥＲまたは内部要求信号ＩＲに応答して、ＩＣ
Ｕ６から制御信号発生回路４へとトリガ信号ＳＳが伝え
られて、ウェイトモードの解除が指示されるとともに、
トリガ信号ＳＳがＣＰＵ５へも伝えられて、所定の割り
込み処理の実行が要求されることによって実現する。

【００７２】以上に述べたように、装置１０１では、通
常モードからウェイトモードへの遷移、通常モードまた
はウェイトモードからストップモードへの遷移、のいず
れも、ＣＰＵ５の動作を介することなく、外部要求信号
ＥＲＡ，ＥＲＢの入力にもとづいて行われる。このた
め、これらの遷移にともなう一時的な消費電力の上昇が
解消され、その結果、安定した動作が実現し、装置の信
頼性が向上する。また、ストップモードが発振回路２の
停止をともなうので、ストップモードにおける消費電力
が、特に効果的に節減される。

【００７３】＜実施の形態２＞図３は、実施の形態２の
マイクロコンピュータの構成を示すブロック図である。
このマイクロコンピュータ１０２では、制御信号ＭＣＳ
の出力を制御する制御入力信号ＭＩ、および、制御信号
ＰＣＳの出力を制御する制御入力信号ＰＩを、ＩＣＵ６
から制御信号発生回路４へと伝える信号線６４，６３
が、装置１０１の信号線６１，６２に代わって配設され
ている。

【００７４】また、制御信号ＥＣＳを制御信号発生回路
４から発振回路２へと伝える信号線４２（図１）は、配
設されず、制御信号発生回路４による発振回路２の制御
は行われない。すなわち、装置１０２は、発振回路２の
停止によってではなく、制御回路３Ａ，３Ｂがクロック
ＭＣ，ＰＣの出力を固定することによって、ストップモ
ードが実現される点において、装置１０１とは特徴的に
異なっている。

【００７５】制御入力信号ＭＩは、制御信号発生回路４
に対して、制御信号ＭＣＳによる制御回路３Ａの制御を
指示する主システムクロック制御入力信号であり、信号
線６４は、この信号を伝達する主システムクロック制御
入力信号線である。また、制御入力信号ＰＩは、制御信
号発生回路４に対して、制御信号ＰＣＳによる制御回路
３Ｂの制御を指示する周辺回路用クロック制御入力信号
であり、信号線６３は、この信号を伝達する周辺回路用
クロック制御入力信号線である。

【００７６】制御入力信号ＭＩ，ＰＩは、外部端子１３
Ａ，１３Ｂを通じてＩＣＵ６へ入力される外部要求信号
ＥＲＡ，ＥＲＢにもとづいて、制御信号発生回路４によ
って出力される。図示を略するが、信号線６３，６４
は、図２のブロック図における信号線６１，６２と同様
に、判定回路６８の出力に直結される。装置１０２に接
続される外部の電源電圧検出回路が出力する第１および
第２の所定の信号は、それぞれ、外部端子１３Ａ，１３
Ｂを通じて受信される。受信された信号は、それぞれ、
外部要求信号ＥＲＡ，ＥＲＢとして、ＩＣＵ６へ伝えら
れる。

【００７７】クロックモードが、通常モードからウェイ
トモードへと遷移するときには、装置１０２の各要素
は、つぎのように動作する。クロックモードが通常モー
ドにあるときには、装置１０１と同様に、ＩＣＵ６の判
定回路６８は、外部要求信号ＥＲＡ，ＥＲＢを許可すべ
く設定されている。このため、外部の電源電圧検出回路
が、電源電圧が第１の基準電圧にまで低下したことを検
出し、その結果、外部要求信号ＥＲＡがＩＣＵ６へ入力
されると、外部要求信号ＥＲＡは、制御入力信号ＭＩと
して、制御信号発生回路４へ伝えられる。制御信号発生
回路４は、制御入力信号ＭＩを受信すると、トリガ信号
ＳＱ（図８）を受信したときと同等に動作する。

【００７８】すなわち、制御信号発生回路４は、制御信
号ＭＣＳを制御回路３Ａへ送出することにより、制御回
路３Ａに対して、クロックＭＣの出力を固定すべく指示
する。その結果、クロックＭＣが固定される一方で、ク
ロックＰＣは出力を継続するウェイトモードが実現す
る。このように、装置１０２においても、通常モードか
らウェイトモードへの遷移が、ＣＰＵ５を介することな
く、外部要求信号ＥＲＡの入力によって実現する。

【００７９】つぎに、クロックモードが、ウェイトモー
ドからストップモードへと遷移するときには、装置１０
２の各要素は、つぎのように動作する。ウェイトモード
においては、装置１０１と同様に、ＩＣＵ６の設定は、
通常モードにおける設定をそのまま維持する。したがっ
て、外部の電源電圧検出回路が、電源電圧が第２の基準
電圧にまで低下したことを検出し、その結果、外部要求
信号ＥＲＢがＩＣＵ６へ入力されると、外部要求信号Ｅ
ＲＢは、制御入力信号ＰＩとして、制御信号発生回路４
へ伝えられる。

【００８０】制御信号発生回路４は、制御入力信号ＰＩ
を受信すると、制御信号ＰＣＳを制御回路３Ｂへと送出
することにより、制御回路３Ｂに対して、クロックＰＣ
の出力を固定すべく指示する。その結果、クロックＭ
Ｃ，ＰＣの双方が固定されるストップモードが実現す
る。このように、装置１０２では、ウェイトモードから
ストップモードへの遷移が、ＣＰＵ５を介することな
く、外部要求信号ＥＲＢの入力によって実現する。

【００８１】また、通常モードからストップモードへの
遷移も、電源電圧検出回路が出力する第２の所定の信号
を、外部要求信号ＥＲＢとしてＩＣＵ６へ入力すること
によって、ウェイトモードからストップモードへの遷移
と同様に実現する。制御信号発生回路４は、制御信号Ｍ
ＣＳ，ＰＣＳの双方を送出することにより、クロックＭ
Ｃ，ＰＣの双方を固定すべく制御回路３Ａ，３Ｂを制御
する。このように、装置１０２では、通常モードからス
トップモードへの遷移も、ＣＰＵ５を介することなく、
外部要求信号ＥＲＢの入力によって実現する。

【００８２】ストップモードからウェイトモードへの遷
移について簡単に説明すると、電源電圧が、例えばＣＰ
Ｕ５の動作限界電圧を超えるほどに高くなることによっ
て、第１の所定の信号が、電源電圧検出回路から外部端
子１３Ａへと入力されると、ＩＣＵ６は、この信号を外
部要求信号ＥＲＡとして受信し、制御入力信号ＰＩとし
て、あるいは、従来装置１５０と同様にトリガ信号ＳＳ
として、制御信号発生回路４へ送出する。

【００８３】制御信号発生回路４は、制御入力信号ＰＩ
またはトリガ信号ＳＳを受信すると、制御信号ＰＣＳを
送出することによって、クロックＰＣの固定を解除する
ように制御回路３Ｂを制御する。これにより、クロック
ＰＣの出力が再開され、ウェイトモードが実現する。Ｉ
ＣＵ６がトリガ信号ＳＳを送出しても、トリガ信号ＳＳ
はＣＰＵ５に対して、割り込み要求信号としては機能せ
ず、ＣＰＵ５の動作を伴わない点は、従来装置１５０と
同様である。ウェイトモードおよびストップモードから
通常モードへの遷移は、従来装置１５０、装置１０１と
同様に行われる。

【００８４】以上に述べたように、装置１０２では、通
常モードからウェイトモードへの遷移、通常モードまた
はウェイトモードからストップモードへの遷移、のいず
れも、ＣＰＵ５の動作を介することなく、外部要求信号
ＥＲＡ，ＥＲＢの入力にもとづいて行われる。このた
め、これらの遷移にともなう一時的な消費電力の上昇が
解消され、その結果、安定した動作が実現し、装置の信
頼性が向上する。

【００８５】また、ストップモードが、発振回路２の動
作を停止させることなく実現するので、信号線４２（図
１）を通じて制御信号発生回路４が発振回路２を制御す
るようには構成されていないマイクロコンピュータに対
しても、信号線６３，６４に関して配線パターンを変更
するだけで、装置１０２が構成できるという利点があ
る。

【００８６】＜実施の形態３＞図４は、実施の形態３の
マイクロコンピュータの構成を示すブロック図である。
この装置１０３は、制御信号ＥＣＳの出力を制御する制
御入力信号ＥＩが、ＩＣＵ６を中継することなく、外部
端子１４から信号線６１を通じて、制御信号発生回路４
へと直接に入力されている点において、装置１０１とは
特徴的に異なっている。信号線６１はＩＣＵ６から切り
離されている。すなわち、外部端子１４は、制御信号発
生回路４へ直結した外部クロック制御入力端子として、
設置されている。

【００８７】通常モードおよびウェイトモードからスト
ップモードへと遷移する際には、外部端子１４および信
号線６１を通じて、制御入力信号ＥＩが制御信号発生回
路４へと直接に入力される。制御信号発生回路４は、制
御入力信号ＥＩの入力を受けると、装置１０１と同様の
動作を通じて、クロックソースＳＣを固定し、ストップ
モードを実現する。

【００８８】ストップモードからウェイトモードへと遷
移する際にも、外部端子１４および信号線６１を通じ
て、制御入力信号ＥＩが制御信号発生回路４へと直接に
入力される。制御信号発生回路４は、制御入力信号ＥＩ
の入力を受けると、装置１０１と同様の動作を通じて、
クロックソースＳＣの固定を解除し、ウェイトモードへ
の遷移を実現する。

【００８９】制御信号発生回路４が、入力される制御入
力信号ＥＩについて、ストップモードへの遷移の指示
と、ストップモードの解除の指示とを識別するために
は、例えば、制御入力信号ＥＩの立ち下がりエッジを、
ストップモードへの遷移の指示に割り当て、逆に、立ち
上がりエッジを、ストップモードの解除の指示へと割り
当てるとよい。

【００９０】以上のように、装置１０３では、制御入力
信号ＥＩが、ＩＣＵ６を中継せずに、制御信号発生回路
４へと直接に入力されるので、装置１０２の効果に加え
て、ＩＣＵ６の回路構成が簡素化されるという効果が得
られる。

【００９１】＜実施の形態４＞図５は、実施の形態４の
マイクロコンピュータの構成を示すブロック図である。
この装置１０４は、制御信号ＥＣＳの出力を制御するた
めの制御入力信号ＥＩを中継する外部端子１４が、二つ
の外部端子１４Ａ，１４Ｂに分離されている点におい
て、装置１０３とは特徴的に異なっている。一方の外部
端子１４Ａには、ストップモードへの遷移を指示する制
御入力信号ＥＩが入力され、他方の外部端子１４Ｂに
は、ストップモードの解除を指示する制御入力信号ＥＩ
が入力される。すなわち、２系統の信号が、別個の外部
端子１４Ａ，１４Ｂを通じて入力される。

【００９２】例えば、制御信号発生回路４は、外部端子
１４Ａを通じて入力された制御入力信号ＥＩの立ち下が
りエッジに応答して、クロックソースＳＣを固定するよ
うに発振回路２を制御し、ストップモードを実現する。
制御信号発生回路４は、また、外部端子１４Ｂを通じて
入力された制御入力信号ＥＩの立ち上がりエッジに応答
して、クロックソースＳＣの固定を解除するように発振
回路２を制御し、ストップモードの解除を実現する。制
御入力信号ＥＩ，ＳＩにもとづく制御信号発生回路４の
動作、および、それにもとづくクロックモードの遷移に
ついては、装置１０３と同様であり、説明を略する。

【００９３】＜実施の形態５＞図６は、実施の形態５の
マイクロコンピュータの構成を示すブロック図である。
この装置１０５は、制御信号発生回路４の動作を指示す
るための制御入力信号ＥＩ，ＳＩの双方が、外部端子１
４Ａ，１４Ｂを通じて、ＩＣＵ６を介することなく外部
から直接に入力可能であるとともに、信号線９１Ａ，９
１Ｂを通じて、ＩＣＵ６を介することなく周辺回路９か
ら直接に入力可能である点において、装置１０４とは特
徴的に異なっている。したがって、ＩＣＵ６の回路構成
が、さらに簡素化されるという利点が生まれる。

【００９４】外部端子１４Ａを通じて入力された外部要
求信号ＥＲＡは、信号線６１を通じて、制御入力信号Ｅ
Ｉとして制御信号発生回路４へ入力される。同様に、内
部割り込み要求信号である内部要求信号ＩＲＡが、周辺
回路９に含まれるタイマ等から出力され、この内部要求
信号ＩＲＡが、信号線９１Ａを通じて、制御入力信号Ｅ
Ｉとして制御信号発生回路４へ入力可能となっている。

【００９５】制御信号発生回路４は、装置１０１と同様
に、制御入力信号ＥＩにもとづいて、発振回路２を制御
し、クロックソースＳＣの固定開始および固定解除を実
現する。すなわち、ＩＣＵ６を介することなく、しか
も、外部要求信号ＥＲＡと内部要求信号ＩＲＡのいずれ
によっても、ストップモードの開始および解除を行うこ
とが可能となっている。

【００９６】外部端子１４Ｂを通じて入力された外部要
求信号ＥＲＢは、信号線６２を通じて、制御入力信号Ｓ
Ｉとして制御信号発生回路４へ入力される。同様に、内
部割り込み要求信号である内部要求信号ＩＲＢが、周辺
回路９のタイマ等から出力され、この内部要求信号ＩＲ
Ｂが、信号線９１Ｂを通じて、制御入力信号ＳＩとして
制御信号発生回路４へ入力可能となっている。

【００９７】制御信号発生回路４は、装置１０１と同様
に、制御入力信号ＳＩにもとづいて、制御回路３Ａを制
御し、クロックＭＣの固定開始および固定解除を実現す
る。すなわち、ＩＣＵ６を介することなく、しかも、外
部要求信号ＥＲＢと内部要求信号ＩＲＢのいずれによっ
ても、ウェイトモードの開始および解除を行うことが可
能となっている。

【００９８】制御入力信号ＥＩおよび制御入力信号ＳＩ
にもとづく制御信号発生回路４の動作、および、それに
もとづくクロックモードの遷移については、装置１０１
と同様であるので、詳細な説明は略する。

【００９９】＜実施の形態６＞図７は、実施の形態６の
マイクロコンピュータの構成を示すブロック図である。
この装置１０６は、電源電圧検出回路２００を備えてお
り、その出力信号が信号線６１，６２へと入力可能に構
成されている点において、装置１０５とは、特徴的に異
なっている。電源電圧検出回路２００は、装置１０６を
構成する他の回路とともに、シングルチップの中に組み
込まれている。

【０１００】電源電圧検出回路２００には、基準電圧発
生回路２０とクロックモード変更要求信号発生回路１０
とが備わっている。図示を略するが、基準電圧発生回路
２０は、前述の第１および第２の基準電圧を発生する回
路と、これらの基準電圧と電源電圧とを比較する比較回
路とを備えている。比較回路は、電源電圧と第１の基準
電圧との間の比較結果を表現する検出信号ＣＶと、電源
電圧と第２の基準電圧との間の比較結果を表現する検出
信号ＰＶとを、生成する。

【０１０１】ＣＰＵ動作電圧範囲検出信号である検出信
号ＣＶは、信号線２０１を通じて、要求信号発生回路１
０へと伝送される。同様に、周辺回路動作電圧範囲検出
信号である検出信号ＰＶは、信号線２０２を通じて、要
求信号発生回路１０へと伝えられる。要求信号発生回路
１０は、検出信号ＣＶ，ＰＶにもとづいて、要求信号Ｗ
Ｔ，ＳＴを出力する。

【０１０２】すなわち、電源電圧が第１の基準電圧以下
に低下するときには、通常モードからウェイトモードへ
の遷移を指示すべく要求信号ＷＴが出力される。また、
電源電圧が、さらに低下し、第２の基準電圧以下になる
と、ウェイトモードからストップモードへの遷移を指示
すべく要求信号ＳＴが出力される。電源電圧が、上昇
し、第２の基準電圧以上に達すると、ストップモードか
らウェイトモードへの遷移を指示すべく、ストップモー
ドの解除を要求する要求信号ＳＴが出力される。

【０１０３】電源電圧が上昇するときには、第２の基準
電圧とは異なる第３の基準電圧を比較の対象として、ス
トップモードからウェイトモードへの遷移を指示する要
求信号ＳＴが出力されてもよい。すなわち、ある遷移と
その逆の遷移との間で、互いに、同一の基準電圧が電源
電圧の比較の対象とされる必要はない。

【０１０４】要求信号ＷＴは、信号線１０１および信号
線６２を通じて、制御入力信号ＳＩとして、制御信号発
生回路４へと入力される。また、要求信号ＳＴは、信号
線１０２および信号線６１を通じて、制御入力信号ＥＩ
として、制御信号発生回路４へと入力される。制御入力
信号ＥＩおよび制御入力信号ＳＩにもとづく制御信号発
生回路４の動作、および、それにもとづくクロックモー
ドの遷移については、装置１０１と同様であるので、詳
細な説明は略する。

【０１０５】以上のように、装置１０６では、電源電圧
検出回路２００が内蔵されているので、電源電圧の高さ
に応じて、クロックモードの遷移が自動的に行われる。
したがって、電源電圧検出回路を、外部装置として、装
置１０６へ接続する必要がなく、装置１０６を利用する
機器の設計が容易であるという利点が得られる。

【０１０６】

【発明の効果】第１の発明の装置では、制御入力信号に
もとづいて二つのクロックモードを実現する基準クロッ
ク制御回路に、制御入力信号がＩＣＵから与えられ、Ｃ
ＰＵは制御入力信号の付与に介在しない。このため、従
来装置に不可避であった低消費電力モードへの遷移にと
もなうピーク的な電力消費がなくなり、装置の誤動作の
問題が解消される。

【０１０７】また、従来装置において、ＣＰＵから基準
クロック制御回路へと接続されていた配線を、ＩＣＵか
ら基準クロック制御回路へと接続する配線へと置き換え
るだけで、発明の装置が実現する。すなわち、半導体チ
ップの製造の過程で、配線パターンを規定するマスクパ
ターンを変更するだけで、従来装置の製造に関する他の
資源をそのまま生かして、新規な特徴ある装置を実現す
ることができる。このことは、製造工程の低廉化をもた
らすだけでなく、従来装置よりも装置の規模、すなわち
チップ面積を拡大することなく、発明の装置が得られる
ことをも意味する。

【０１０８】第２の発明の装置では、制御入力信号をＩ
ＣＵを介することなく、直接に基準クロック制御回路へ
と入力することも可能である。このため、制御入力信号
の一部、例えば、低消費電力モードへの遷移とその解除
のいずれか、あるいは、低消費電力モードが複数のモー
ドを含むときには、その中の特定のモードへの遷移とそ
の解除などを、ＩＣＵを介せずに、外部から直接に基準
クロック制御回路へと付与することが可能である。それ
によって、ＩＣＵの構造を簡素化することができる。

【０１０９】第３の発明の装置では、周辺回路が備わ
り、しかも、ＩＣＵへ接続されているので、例えばタイ
マなどによって、内部要求信号を生成し、これを契機に
低消費電力モードから通常モードへの遷移等を実現する
ことが可能である。

【０１１０】第４の発明の装置では、周辺回路が備わ
り、しかも、その出力が制御入力信号として直接に基準
クロック制御回路へ入力されるので、例えばタイマなど
によって、内部要求信号を生成し、これを契機に低消費
電力モードから通常モードへの遷移等を実現することが
可能である。ＩＣＵが介在しないので、ＩＣＵの構造を
簡素化することができる。

【０１１１】第５の発明の装置では、基準クロック制御
回路が、低消費電力モードとして、周辺回路が動作を継
続するウェイトモードと、すべての主要回路が停止し消
費電力がより効果的に節減されるストップモードとの二
種のモードを含み、制御入力信号にもとづいて、これら
の間での遷移も可能である。このため、より実用に即
し、しかも、消費電力の効果的な節減が実現する。

【０１１２】第６の発明の装置では、電源電圧検出回路
が内蔵されているので、装置の外部に電源電圧検出回路
を設置する必要がない。したがって、発明の装置が応用
される機器の設計が容易化されるとともに、機器のさら
なる小型化がもたらされる。

【０１１３】第７の発明の装置では、第１および第２制
御回路の双方が、クロックの供給を停止することによっ
て、ストップモードが実現する。このため、発振回路の
停止を行わずにストップモードを実現する簡便なタイプ
の従来装置の製造に関する資源を、有効に利用すること
ができる。

【０１１４】第８の発明の装置では、発振回路によるク
ロックソースの供給を停止することによって、ストップ
モードが実現するので、ストップモードにおける消費電
力の節減効果が高い。

【図面の簡単な説明】

【図１】 実施の形態１の装置のブロック図である。

【図２】 実施の形態１のＩＣＵの内部ブロック図であ
る。

【図３】 実施の形態２の装置のブロック図である。

【図４】 実施の形態３の装置のブロック図である。

【図５】 実施の形態４の装置のブロック図である。

【図６】 実施の形態５の装置のブロック図である。

【図７】 実施の形態６の装置のブロック図である。

【図８】 従来の装置のブロック図である。

【図９】 従来のＩＣＵの内部ブロック図である。

【符号の説明】

２ 発振回路、３Ａ，３Ｂ 制御回路、４ 制御信号発
生回路、５ ＣＰＵ、６ ＩＣＵ、７ メモリ、９ 周
辺回路、１３，１３Ａ，１３Ｂ，１４，１４Ａ，１４Ｂ
外部端子、６１，６２，６３，６４，６５ 信号線、
１２０ 基準クロック制御回路、２００ 電源電圧検出
回路、ＥＩ，ＳＩ，ＭＩ，ＰＩ，ＳＳ制御入力信号、Ｅ
Ｒ，ＥＲＡ，ＥＲＢ 外部要求信号、ＩＲ 内部要求信
号。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 回路要素が単一の半導体チップに組み込
   まれたシングルチップ型のマイクロコンピュータにおい
   て、 前記回路要素として、 主要回路と、当該主要回路にクロックを供給する基準ク
   ロック制御回路と、を備え、 前記主要回路は、少なくとも、ＣＰＵと、前記ＣＰＵに
   よってアクセスされるメモリと、入力される割り込み要
   求信号に応答して前記ＣＰＵの割り込み処理を制御する
   ＩＣＵと、を含んでおり、 前記基準クロック制御回路は、 入力される制御入力信号に応答して、前記主要回路の中
   で、前記クロックに同期して動作する回路のすべてに前
   記クロックを供給する通常モードと、前記主要回路の中
   で、前記ＣＰＵを含む少なくとも一部の回路に対して
   は、前記クロックの供給を停止する低消費電力モードと
   の、二つのクロックモードの間を遷移可能であり、 前記マイクロコンピュータは、前記回路要素として、 前記割り込み要求信号として、外部から入力される外部
   要求信号を前記ＩＣＵへと中継する外部端子と、 前記外部要求信号に応答して前記ＩＣＵが出力する信号
   を、前記ＣＰＵを中継することなく、前記制御入力信号
   として前記基準クロック制御回路へと伝える信号線と、
   をさらに備えるマイクロコンピュータ。
2. 【請求項２】 請求項１に記載のマイクロコンピュータ
   において、 前記制御入力信号として外部から入力される外部入力信
   号を前記信号線へと中継する別の外部端子を、前記回路
   要素として、さらに備えるマイクロコンピュータ。
3. 【請求項３】 請求項１または請求項２に記載のマイク
   ロコンピュータにおいて、 前記主要回路が、 内部要求信号を生成し、前記割り込み要求信号として、
   前記ＩＣＵへと送出可能な周辺回路を、さらに含み、 前記ＩＣＵは、前記内部要求信号にも応答して、前記制
   御入力信号を出力するマイクロコンピュータ。
4. 【請求項４】 請求項１または請求項２に記載のマイク
   ロコンピュータにおいて、 前記主要回路が、 前記制御入力信号として内部要求信号を生成し、前記信
   号線へと送出する周辺回路を、さらに含むマイクロコン
   ピュータ。
5. 【請求項５】 請求項３または請求項４に記載のマイク
   ロコンピュータにおいて、 前記低消費電力モードが、前記周辺回路への前記クロッ
   クの供給のみを停止するウェイトモードと、前記主要回
   路のすべての回路に対して前記クロックの供給を停止す
   るストップモードとを、含んでおり、 前記基準クロック制御回路は、前記制御入力信号に応答
   して、前記ウェイトモードと前記ストップモードとの間
   を、さらに遷移可能であるマイクロコンピュータ。
6. 【請求項６】 請求項５に記載のマイクロコンピュータ
   において、 前記回路要素として、電源電圧検出回路を、さらに備
   え、 当該電源電圧検出回路は、前記マイクロコンピュータに
   供給される電源電圧を監視し、当該電源電圧が、与えら
   れた第１基準電圧を超えて低下したときには前記ウェイ
   トモードへの遷移を指示する信号を、また、前記電源電
   圧が、与えられた第２基準電圧を超えて低下したときに
   は前記ストップモードへの遷移を指示する信号を、前記
   制御入力信号として、前記信号線へと送出するマイクロ
   コンピュータ。
7. 【請求項７】 請求項５または請求項６に記載のマイク
   ロコンピュータにおいて、 前記基準クロック制御回路が、 クロックソースを生成する発振回路と、 前記クロックソースを、前記主要回路の中で前記周辺回
   路以外の前記クロックを必要とする回路へ、前記クロッ
   クとして供給する第１制御回路と、 前記クロックソースを、前記周辺回路へ、前記クロック
   として供給する第２制御回路と、 前記制御入力信号に応答して、制御信号を前記第１およ
   び第２制御回路へ入力することにより、当該第１および
   第２制御回路の制御を行う制御信号発生回路と、を備
   え、 前記制御信号発生回路は、 前記制御入力信号がストップモードへの遷移を指示する
   ときには、前記第１および第２制御回路の双方が、前記
   クロックの供給を停止するように、前記制御を行い、 前記制御入力信号がウェイトモードへの遷移を指示する
   ときには、前記第１制御回路は前記クロックの供給を停
   止し、前記第２制御回路は前記クロックの供給を行うよ
   うに、前記制御を行い、 前記制御入力信号が通常モードへの遷移を指示するとき
   には、前記第１および前記第２制御回路の双方が、前記
   クロックの供給を行うように、前記制御を行うマイクロ
   コンピュータ。
8. 【請求項８】 請求項５または請求項６に記載のマイク
   ロコンピュータにおいて、 前記基準クロック制御回路が、 クロックソースを生成する発振回路と、 前記クロックソースを、前記主要回路の中で前記周辺回
   路以外の前記クロックを必要とする回路へ、前記クロッ
   クとして供給する第１制御回路と、 前記クロックソースを、前記周辺回路へ、前記クロック
   として供給する第２制御回路と、 前記制御入力信号に応答して、制御信号を前記発振回路
   および前記第１制御回路へ入力することにより、前記発
   振回路および前記第１制御回路の制御を行う制御信号発
   生回路と、を備え、 前記制御信号発生回路は、 前記制御入力信号がストップモードへの遷移を指示する
   ときには、前記クロックソースの生成が停止するよう
   に、前記発振回路の制御を行い、 前記制御入力信号がウェイトモードへの遷移を指示する
   ときには、前記発振回路は前記クロックソースの生成を
   行い、前記第１制御回路は前記クロックの供給を停止す
   るように、前記制御を行い、 前記制御入力信号が通常モードへの遷移を指示するとき
   には、前記発振回路が前記クロックソースの生成を行
   い、前記第１制御回路が、前記クロックの供給を行うよ
   うに、前記制御を行うマイクロコンピュータ。