JP3621497B2 - コンピュータシステム及び同システムにおけるクロック停止信号制御方法 - Google Patents
コンピュータシステム及び同システムにおけるクロック停止信号制御方法 Download PDFInfo
- Publication number
- JP3621497B2 JP3621497B2 JP04491996A JP4491996A JP3621497B2 JP 3621497 B2 JP3621497 B2 JP 3621497B2 JP 04491996 A JP04491996 A JP 04491996A JP 4491996 A JP4491996 A JP 4491996A JP 3621497 B2 JP3621497 B2 JP 3621497B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- logic state
- stop signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ラップトップタイプまたはノートブックタイプのポータブルパソーナルコンピュータシステムに係り、特に消費電力の低減のためにクロック停止信号によりＣＰＵの動作速度を制御する機能を持つコンピュータシステム及びクロック停止信号制御方法に関する。
【０００２】
【従来の技術】
近年、携行が容易でバッテリにより動作可能なラップトップタイプまたはノートブックタイプのパーソナルポータブルコンピュータが種々開発されている。この種のコンピュータシステムにおいては、図３（ａ）に示すように、ＣＰＵ３１に対して、システムのコントローラ３２からクロック停止信号（スタートクロック信号、ＳＴＰＣＬＫ信号）と称されるＣＰＵ３１の動作速度を制御するための信号が供給されるようになっており、そのＳＴＰＣＬＫ信号の論理状態によってＣＰＵ３１の動作が一時時に停止され、消費電力が低減されるようになっている。
【０００３】
このＳＴＰＣＬＫ信号を利用した消費電力低減の実現のために、図３（ａ）のコンピュータシステムでは、インターバルストップクロックモードと呼ばれる特定モードが用意されている。
【０００４】
このモードは、セットアップ画面上でユーザが選択できるもので、当該モードが選択されると、コントローラ３２からＣＰＵ３１に、図３（ｂ）に示すように、ローレベル（ここではアクティブ）の期間とハイレベル（非アクティブ）の期間を交互に（ここでは３２μｓ毎に）繰り返すＳＴＰＣＬＫ信号が出力される。ＣＰＵ３１では、このＳＴＰＣＬＫ信号のアクティブの期間と非アクティブの期間の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを断続的に繰り返す。
【０００５】
このように、インターバルストップクロックモードでは、ＣＰＵ３１は一時停止の期間と命令実行可能な期間とを繰り返すため節電が可能となり、しかも断続的な停止であって完全停止でないため低速ながら（性能は低下するものの）処理も行える。このため、インターバルストップクロックモードは、コンピュータシステムをバッテリで駆動する場合にユーザにとって便利な機能である。
【０００６】
【発明が解決しようとする課題】
ところが従来のコンピュータシステムでは、インターバルストップクロックモードが設定されると、ＣＰＵの状態に無関係に、当該ＣＰＵを断続的に一時停止させてしまうため、当該ＣＰＵに負荷がかかっている時間でも性能低下を招いてしまうという不具合がある。特に、ハードディスク装置（ＨＤＤ）のように高速なハードウェアデバイス（Ｉ／Ｏデバイス）からＣＰＵへの割込みが発生した場合に、ＣＰＵの性能が低下していたのでは問題である。
【０００７】
本発明は上記事情を考慮してなされたものでその目的は、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、クロック停止信号（ＳＴＰＣＬＫ信号）を強制的に非アクティブにすることにより、ＣＰＵに負荷のかかる割込み処理を先に行わせ、消費電力低減を基本としながら、性能低下を防ぐことができるコンピュータシステム及び同システムにおけるクロック停止信号制御方法を提供することにある。
【０００８】
本発明の他の目的は、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、クロック停止信号（ＳＴＰＣＬＫ信号）を強制的に非アクティブにし、且つその非アクティブの期間を、高速デバイスからの割込みほど長く設定することにより、ＣＰＵにかかる負荷に見合ったＣＰＵの動作環境が実現でき、消費電力低減を基本としながら、性能低下を防ぐことができるコンピュータシステム及び同システムにおけるクロック停止信号制御方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の観点に係るコンピュータシステムは、クロック停止信号入力端子を有し、当該端子に入力されるクロック停止信号（ＳＴＰＣＬＫ信号）が第１の論理状態と第２の論理状態を交互に繰り返す特定モード（インターバルストップクロックモード）時には、その第１の論理状態と第２の論理状態の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを繰り返すＣＰＵを備えたコンピュータシステムにおいて、当該システム内で発生される上記ＣＰＵへの各種ハードウェア割込み要求信号を検出する割込み検出手段と、上記特定モード時に、上記割込み検出手段による割込み要求信号検出に応じてクロック停止信号を強制的に第２の論理状態に設定するクロック停止信号一時停止手段とを設けたことを特徴とする。
【００１０】
この第１の観点に係るコンピュータシステムにおいては、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、ＳＴＰＣＬＫ信号が強制的に第２の論理状態（非アクティブ状態）にされるため、その期間ＣＰＵは命令実行可能状態となり、当該ＣＰＵに負荷のかかる割込み処理を行うことができる。これにより、消費電力低減を基本としながら、割込み処理時のＣＰＵの性能低下を防ぐことが可能となる。
【００１１】
本発明の第２の観点に係るコンピュータシステムは、コンピュータシステム内で発生されるＣＰＵへの各種ハードウェア割込み要求信号を検出するだけでなく、その割込みの種類を判別する割込み種類検出手段と、特定モード時に、この割込み種類検出手段による割込み検出に応じてクロック停止信号を強制的に第２の論理状態に設定し、その設定期間を上記割込み種類検出手段により判別された割込み種類に応じて可変するクロック停止信号一時停止手段とを設け、高速なデバイスからの割込みほど、第２の論理状態への設定期間を長くするようにしたことを特徴とする。
【００１２】
この第２の観点に係るコンピュータシステムにおいては、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、ＳＴＰＣＬＫ信号が強制的に第２の論理状態（非アクティブ状態）にされ、しかもその設定期間が割込みの種類に応じて可変され、高速デバイスからの割込みほど長く設定される。即ち、第２の観点に係るコンピュータシステムにおいて、高速なデバイスからの割込みが発生した場合には、ＣＰＵの処理が続けて発生する可能性が高いので、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が長く設定される。これに対し、低速なデバイスからの割込みが発生した場合には、その後、ＣＰＵの処理が一時的に止まっても性能低下にはならないので、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が短く設定される。
【００１３】
このように、高速なデバイス（例えばハードディスク装置）からの割込みと、低速なデバイスからの割込みの種類を判別し、ＣＰＵにより大きな負荷のかかる割込み処理が行われるところほど、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間を長くすることによって、消費電力低減を基本としながら、割込み処理時の性能低下を防ぐことが可能となる。
【００１４】
ここで、上記コンピュータシステムにおいて、例えばＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃ Ａｒｒａｙ ）アクセスに代表される画像メモリアクセスが発生した場合には、まとまった量の表示データ転送が発生する可能性が大きい。そこで、画像メモリアクセスの発生を検出し、その検出信号を割込み要求信号の一種として扱うようにするならば、画像メモリアクセスが発生した場合にも、ＳＴＰＣＬＫ信号を画像メモリアクセスに対応する期間だけ強制的に非アクティブ状態にすることができ、画像メモリアクセス時の性能低下を防ぐことが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態につき図面を参照して説明する。
図１は本発明の一実施形態を示すコンピュータシステムのブロック構成図である。このコンピュータシステムは、ラップトップタイプまたはノートブックタイプのバッテリ駆動可能なパーソナルコンピュータシステムであり、ＣＰＵ１１、システムコントローラ１２、メインメモリ１３、ＢＩＯＳ ＲＯＭ１４、及びバス変換回路１５を備えている。
【００１６】
ＣＰＵ１１及びメインメモリ１３は、６２ビット幅のデータバスを含むＣＰＵバス１００に接続されている。ＣＰＵバス１００は、バス変換回路１５を介して３２ビット幅のデータバスを含むＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ）仕様のシステムバス２００に接続されている。
【００１７】
また、このシステムには、割込みコントローラ１６、システムタイマ１７、キーボードコントローラ（ＫＢＣ）１８、２台のハードディスク装置（ＨＤＤ）１９−１，１９−２、ＬＡＮカード等の通信制御装置２０、及び他の各種Ｉ／Ｏデバイス２１が設けられており、これらは図示せぬＩＳＡ（Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）仕様のシステムバス及びバスブリッジ装置を介してシステムバス２００に接続されている。
【００１８】
更に、このシステムには、ＶＲＡＭ（ビデオＲＡＭ）２２及びディスプレイコントローラ２３が設けられている。このディスプレイコントローラ２３は、システムバス２００に接続されている。
【００１９】
ＣＰＵ１１としては、例えば、米インテル社により製造販売されている“ペンティアム（Ｐｅｎｔｉｕｍ ）”と称されるマイクロプロセッサが使用される。このＣＰＵ１１は、クロック停止信号（ＳＴＰＣＬＫ信号）の入力端子を有し、当該端子に入力されるＳＴＰＣＬＫ信号により当該ＣＰＵ１１の動作速度が制御されるようになっている。例えば、ＳＴＰＣＬＫ信号が図３（ｂ）に示したようにアクティブ状態（ローレベル）と非アクティブ状態（ハイレベル）を交互に繰り返すインターバルストップクロックモード時には、ＣＰＵ１１は、そのアクティブ状態と非アクティブ状態の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを繰り返す。これにより、低速となるものの、消費電力を低減することが可能となる。この他、ＣＰＵ１１は、ＳＴＰＣＬＫ信号が常に非アクティブ状態に設定されるノーマルモード時には、命令実行可能な第２の状態となって、電力消費は多くなるものの、高速処理が可能となる。
【００２０】
更にＣＰＵ１１は、次のようなシステム管理機能を備えている。
即ちＣＰＵ１１は、アプリケーションプログラムやＯＳなどのプログラムを実行するためのモード（リアルモード）等の他、システム管理モード（ＳＭＭ；Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｍｏｄｅ）と称されるシステム管理または電力管理専用のシステム管理プログラムを実行するための動作モードを有している。このシステム管理モード（ＳＭＭ）は、システム管理割込み（ＳＭＩ；Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｒｕｐｔ ）がＣＰＵ１１に発行されたときに設定される。ＳＭＭでは、システム管理またはパワーセーブ制御専用のシステム管理プログラムが実行される。
【００２１】
ＳＭＩはマスク不能割込みＮＭＩ（Ｎｏｎ Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）の一種であるが、通常のＮＭＩやマスク可能割込みＩＮＴＲよりも優先度の高い、最優先度の割り込みである。このＳＭＩを発行することによって、システム管理プログラムとして用意された種々のＳＭＩサービスルーチンを、実行中のアプリケーションプログラムやＯＳ環境に依存せずに起動することができる。このＳＭＩの発生要因は種々あるが、本発明に直接関係しないため説明を省略する。また、ＮＭＩはＩ／ＯチャネルチェックなどのＮＭＩ発生要因に応答して発生されるものであるが、これについても本発明に直接関係しないため説明を省略する。
【００２２】
メインメモリ１３は、オペレーティングシステム、処理対象のアプリケーションプログラム、およびアプリケーションプログラムによって作成されたユーザデータ等を格納する。ＳＭＲＡＭ（Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ ＲＡＭ ）５０は、メインメモリ１３のアドレス３００００Ｈから３ＦＦＦＦＨ（末尾のＨは１６進表現を示す）までのアドレス空間にマッピングされるオ−バレイであり、ＳＭＩ信号がＣＰＵ１１に入力されたときだけアクセス可能となる。
【００２３】
ＣＰＵ１１がＳＭＭに移行する時には、ＣＰＵステータス、つまりＳＭＩが発生されたときのＣＰＵ１１のレジスタ等が、ＳＭＲＡＭ５０にスタック形式でセーブされる。このＳＭＲＡＭ５０には、ＢＩＯＳ ＲＯＭ１４のシステム管理プログラムを呼び出すための命令が格納されている。この命令は、ＣＰＵ１１がＳＭＭに入ったときに最初に実行される命令であり、この命令実行によってシステム管理プログラムに制御が移る。
【００２４】
ＢＩＯＳ ＲＯＭ１４は、ＢＩＯＳ（Ｂａｓｉｃ Ｉ／Ｏ Ｓｙｓｔｅｍ）を記憶するためのものであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。ＢＩＯＳは、リアルモードで動作するように構成されている。このＢＩＯＳには、システムブート時に実行されるＩＲＴルーチンと、各種Ｉ／Ｏデバイスを制御するためのデバイスドライバと、システム管理プログラムが含まれている。システム管理プログラムは、ＳＭＭにおいて実行されるプログラムである。
【００２５】
バス変換回路１５は、ＣＰＵバス１００の６２ビットデータバスとシステムバス２００の３２ビットデータバスとの間のバス幅変換などを行う。
割込みコントローラ１６は、システムタイマ１７、キーホードコントローラ１７、ハードディスク装置１９−１，１９−２、通信制御装置２０、及びその他のＩ／Ｏデバイス２１からのハードウェア割込み要求信号ＩＲＱ０〜ＩＲＱ１５を受信し、その割込み要求信号の優先順位に従ってＣＰＵ１１への割込み信号ＩＮＴＲの発生を制御する。この場合、発生された割込み要求信号を示すステータス情報は、割込みコントローラ１６内のステータスレジスタに保持される。割込み信号ＩＮＴＲは、ハードウェア割込み要求信号（ＩＲＱ０〜ＩＲＱ１５）のいずれか１つが発生されたときに発生される。
【００２６】
ここで、ＩＲＱ０は、例えば５５ｍ秒単位でシステムタイマ１８から発生されるタイマ割込み要求信号である。ＩＲＱ１は、キー入力時にキーホードコントローラ１７から発生されるキーボード割込み要求信号である。また、キーホードコントローラ１７からの割り込み要求信号には、マウス操作時に発生される割込み要求信号ＩＲＱ１２もある。ＩＲＱ１３は、通信制御装置２０からの割込み要求信号、ＩＲＱ１４，ＩＲＱ１５はハードディスク装置１９−１，１９−２（のコントローラ）からの割込み要求信号である。ＩＲＱ２〜ＩＲＱ１１は、システム内のその他の各種Ｉ／Ｏデバイス２１からの割込み要求信号である。
【００２７】
ＶＲＡＭ２２は図示せぬディスプレイに表示する表示データを格納する。
ディスプレイコントローラ（グラフィックスコントローラ）２３は、水平・垂直周波数を設定してディスプレイに表示する解像度を決定し、それに応じてＶＲＡＭ２２をアクセスして画面表示を制御する。また、ディスプレイコントローラ２３は、ＣＰＵ１１からの（ＶＧＡアクセスに代表される）ＶＲＡＭ２２アクセスを検出し、ＶＲＡＭアクセス検出信号２３１を出力する。
【００２８】
次に、システムコントローラ１２に設けられた、本発明に直接関係するＳＴＰＣＬＫ信号の発生制御のためのハードウェア構成について説明する。
システムコントローラ１２は、例えばゲートアレイで構成され、レジスタ群（Ｉ／Ｏレジスタ群）１２１、ストップクロック生成回路１２２、割込み種類検出回路１２３、及びストップクロック一時停止回路１２４を有している。
【００２９】
レジスタ群１２１は、ＣＰＵ１１によってリード／ライト可能なレジスタの集合である。レジスタ群１２１には、インターバルストップクロックモード時にストップクロック生成回路１２２によりＳＴＰＣＬＫ信号を図３（ｂ）と同じタイミングで発生させるための特定コマンド、インターバルストップクロックモード時に割込みが発生した場合に、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する期間を指定するタイマ値、及びＳＭＩの発生要因を示すＳＭＩステータス情報等がセットされる。
【００３０】
ストップクロック生成回路１２２は、ＣＰＵ１１によってレジスタ群１２１に上記特定コマンドがセットされることにより、基本的には図３（ｂ）と同じタイミングでＳＴＰＣＬＫ信号を発生する。
【００３１】
割込み種類検出回路１２３は、システム内で発生されるＣＰＵ１１への各種ハードウェア割込み要求信号ＩＲＱ０〜ＩＲＱ１５，ＳＭＩ，ＮＭＩを検出すると共に、その割込みの種類を判別する。もし、同時に複数の割込み要求信号を検出した場合には、その中で最も優先順位の高い割込み要求信号の種類が判別される。また割込み種類検出回路１２３は、ディスプレイコントローラ２３からのＶＲＡＭアクセス検出信号２３１も割込み要求信号として扱って、当該信号２３１の発生を検出し、その種類を判別する。
【００３２】
ストップクロック一時停止回路１２４は、インターバルストップクロックモード時に割込み種類検出回路１２３により割込み要求信号が検出された場合、ＳＴＰＣＬＫ信号をその割込み種類に対応してレジスタ群１２１にセットされているタイマ値の示す期間だけ強制的に非アクティブ状態に設定するようにストップクロック生成回路１２２を制御する。
【００３３】
以下、図１のシステムがインターバルストップクロックモードに設定されている場合における、ＳＴＰＣＬＫ信号を用いたＣＰＵ１１の動作速度制御について、図２のタイミングチャートを参照して説明する。
【００３４】
まず、インターバルストップクロックモードは、［従来の技術］の欄で述べたように、セットアップ画面上でユーザが当該モードを選択することにより設定される。この設定処理は、ＣＰＵ１１がＢＩＯＳ ＲＯＭ１４の所定ルーチンを実行することで行われる。
【００３５】
ＣＰＵ１１は、ユーザにより節電のためにインターバルストップクロックモードが選択されると、システムコントローラ１２内のレジスタ群１２１に（ＳＴＰＣＬＫ信号を図３（ｂ）と同じタイミングで発生させるための）特定コマンドと、各割込み種類（ＶＲＡＭアクセス検出信号２３１も含む）毎のタイマ値（ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する期間を指定するタイマ値）をセットする。このタイマ値には、例えば２０ （＝１）ｍｓ，２１ （＝２）ｍｓ，２２ （＝４）ｍｓ，…，２１０（＝１０２４）ｍｓの範囲内で、高速デバイスからの割込みほど大きな値が選ばれている。例えば、ハードディスク装置１９−１，１９−２からの割込み要求信号ＩＲＱ１４，ＩＲＱ１５に対応するタイマ値Ｔ１４，Ｔ１５は、通信制御装置２０からの割込み要求信号ＩＲＱ１３に対応するタイマ値Ｔ１３より十分大きな値に選定されている。
【００３６】
システムコントローラ１２内のストップクロック生成回路１２２は、レジスタ群１２１に特定コマンドがセットされると、図２（ａ）に示すようにアクティブ状態（ローレベル）と非アクティブ状態（ハイレベル）とを交互に繰り返すＳＴＰＣＬＫ信号を生成出力する。このＳＴＰＣＬＫ信号の周期は、図３（ｂ）に示した場合と同様に６４μｓであり、アクティブ状態の期間と非アクティブ状態の期間は共に３２μｓである。
【００３７】
このＳＴＰＣＬＫ信号はＣＰＵ１１（のＳＴＰＣＬＫ信号端子）に供給される。ＣＰＵ１１は、ストップクロック生成回路１２２から供給されるＳＴＰＣＬＫ信号がアクティブ状態にある期間は、命令実行を一時停止し、当該ＳＴＰＣＬＫ信号が非アクティブ状態にある期間だけ、命令実行可能状態となって命令を実行する。
【００３８】
このように、インターバルストップクロックモードでは、ＣＰＵ３１は一時停止の期間と命令実行可能な期間とを繰り返すため節電が可能となり、しかも断続的な停止であって完全停止でないため低速ながら（性能は低下するものの）処理も行える。
【００３９】
さて、インターバルストップクロックモード時に、ハードウェアデバイスの１つからＣＰＵ１１への割込み要求信号が発生したものとする。
この割込み要求信号は割込みコントローラ１６に入力されると同時にシステムコントローラ１２内の割込み種類検出回路１２３にも入力される。
【００４０】
割込みコントローラ１６は、この割込み要求信号を検出して、その要求を受け付けると、ＣＰＵ１１への割込み信号ＩＮＴＲを発生すると共に、受け付けた割込み要求を示すステータス情報を当該コントローラ１６内のステータスレジスタに保持する。
【００４１】
一方、割込み種類検出回路１２３は、上記入力される割込み要求信号を検出すると、その割込み要求信号の種類（割込み種類）を判別し、その判別した割込み種類の情報をストップクロック一時停止回路１２４に出力する。
【００４２】
ストップクロック一時停止回路１２４は、割込み種類検出回路１２３から出力された割込み種類情報を受け取ると、その割込み種類に対応してレジスタ群１２１（内のレジスタ）に設定されているタイマ値を読み込んで、内部のタイマにセットして当該タイマを起動すると共に、ストップクロック生成回路１２２に対して、ＳＴＰＣＬＫ信号を非アクティブ状態にすることを要求する。
【００４３】
するとストップクロック生成回路１２２は、レジスタ群１２１に設定されている特定コマンドに無関係に、スタートクロック一時停止回路１２４内のタイマがタイムアウトするまでの期間、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する。
【００４４】
これにより、高速デバイスである例えばハードディスク装置１９−１から割込み要求信号ＩＲＱ１４が発生した場合であれば、ストップクロック一時停止回路１２４ではタイマ値Ｔ１４の時間カウントが行われることから、図２（ｂ）に示すように、その発生時から時間Ｔ１４の期間、ＳＴＰＣＬＫ信号は非アクティブ状態に設定される。
【００４５】
ここで、ストップクロック生成回路１２２では、インターバルストップクロックモード時のＳＴＰＣＬＫ信号の周期を管理するために、図３（ｂ）に示したような３２μｓ毎のアクティブ期間と非アクティブ期間をカウントしており、ストップクロック一時停止回路１２４での時間カウント（ここではＴ１４のカウント）が終了した時点で、当該ストップクロック生成回路１２２での時間カウントに従うＳＴＰＣＬＫ信号の生成出力状態に復帰する。
【００４６】
一方、低速デバイスである例えば通信制御装置２０から（ネットワークアクセス等のための）割込み要求信号ＩＲＱ１３が発生した場合であれば、ストップクロック一時停止回路１２４では（上記タイマ値Ｔ１４より小さい）タイマ値Ｔ１３の時間カウントが行われることから、図２（ｃ）に示すように、その発生時から時間Ｔ１３の期間、ＳＴＰＣＬＫ信号は非アクティブ状態に設定される。
【００４７】
さて、割込みコントローラ１６によりハードウェアデバイスからの割込み要求が受け付けられた結果、当該コントローラ１６から発生された割込み信号ＩＮＴＲはＣＰＵ１１に入力される。このとき、ストップクロック生成回路１２２から出力されているＳＴＰＣＬＫ信号は、割込み種類検出回路１２３の割込み検出に応じて強制的に非アクティブ状態に設定されていることから、ＣＰＵ１１は断続的な停止状態とならない。
【００４８】
このためＣＰＵ１１は、割込みコントローラ１６からの割込み信号ＩＮＴＲに応じて、当該コントローラ１６のステータスレジスタに保持されている割込み要因（割込み要求信号を示すステータス情報）を直ちに参照して対応する割込み処理を開始することができる。
【００４９】
ここで、ハードディスク装置１９−１など、高速なデバイスからの割込みの発生時には、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が図２（ｂ）に示したように長く設定されるため、ＣＰＵ１１は高速デバイスからの割込み処理を性能を落とさずに実行できる。
【００５０】
また、通信制御装置２０など、低速なデバイスからの割込みの発生時には、消費電力低減を優先させて、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が図２（ｃ）に示したように短く設定されるが、低速デバイスからの割込み処理の量は少ないため、やはり性能低下を落とさずに実行できる。
【００５１】
次に、インターバルストップクロックモード時において、ＣＰＵ１１からＶＧＡアクセスなどのＶＲＡＭ２２へのアクセス要求が発生した場合について説明する。
【００５２】
この場合、ディスプレイコントローラ２３はＣＰＵ１１からＶＲＡＭ２２へのアクセス要求を検出してＶＲＡＭアクセス検出信号２３１を発生する。このＶＲＡＭアクセス検出信号２３１は割込み種類検出回路１２３に導かれる。割込み種類検出回路１２３は、ディスプレイコントローラ２３からＶＲＡＭアクセス検出信号２３１が発生されると、それをハードウェア割込み要求信号の一種として検出し、その割込み種類の情報をストップクロック一時停止回路１２４に出力する。
【００５３】
ストップクロック一時停止回路１２４は、割込み種類検出回路１２３からＶＲＡＭアクセス検出信号２３１を示す割込み種類情報を受け取ると、その割込み種類に対応してレジスタ群１２１（内のレジスタ）に設定されているタイマ値を読み込んで、内部のタイマにセットして当該タイマを起動すると共に、ストップクロック生成回路１２２に対して、ＳＴＰＣＬＫ信号を非アクティブ状態にすることを要求する。
【００５４】
するとストップクロック生成回路１２２は、レジスタ群１２１に設定されている特定コマンドに無関係に、スタートクロック一時停止回路１２４内のタイマがタイムアウトするまでの期間、即ちＶＲＡＭアクセス検出信号２３１に対応して設定されている期間、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する。
【００５５】
これによりＣＰＵ１１は、インターバルストップクロックモード時でありながら、ＶＲＡＭ２２との間のまとまった量の表示データ転送を性能を落とさずに実行することができる。
【００５６】
【発明の効果】
以上詳述したように本発明によれば、ＣＰＵの動作速度を制御するクロック停止信号（ＳＴＰＣＬＫ信号）のアクティブ状態と非アクティブ状態とが交互に繰り返されるインターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、ＳＴＰＣＬＫ信号を強制的に非アクティブにするようにしたので、消費電力低減を基本としながら、ＣＰＵの処理が確実に発生するところでは、性能低下を招かずに割込み処理を行うことができる。
【００５７】
また本発明によれば、インターバルストップクロックモード時に、ＣＰＵへのハードウェア割込みが発生した場合に、ＳＴＰＣＬＫ信号を強制的に非アクティブにし、且つその非アクティブの期間をＣＰＵに大きな負荷のかかる高速デバイスからの割込みの場合ほど長く設定するようにしたので、消費電力低減を基本としながら、どのような割込み処理であってもＣＰＵの性能低下を防ぐことができる。
【００５８】
また本発明によれば、ＶＧＡアクセスなどの画像メモリアクセスが発生した場合にも、ＳＴＰＣＬＫ信号を強制的に非アクティブにすることにより、消費電力低減を基本としながら、性能低下を招かずに、まとまった量の表示データ転送処理を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すコンピュータシステムのブロック構成図。
【図２】図１のシステムがインターバルストップクロックモードに設定されている場合における、ＳＴＰＣＬＫ信号を用いたＣＰＵ１１の動作速度制御を説明するためのタイミングチャート。
【図３】従来のコンピュータシステムがインターバルストップクロックモードに設定されている場合における、ＳＴＰＣＬＫ信号を用いたＣＰＵの動作速度制御を説明するための図。
【符号の説明】
１１…ＣＰＵ、
１２…システムコントローラ、
１６…割込みコントローラ、
１７…システムタイマ、
１８…キーボードコントローラ（ＫＢＣ）、
１９−１，１９−２…ハードディスク装置（ＨＤＤ）、
２０…通信制御装置、
２１…他のＩ／Ｏデバイス、
２２…ＶＲＡＭ、
２３…ディスプレイコントローラ、
１２１…レジスタ群、
１２２…ストップクロック生成回路、
１２３…割込み種類検出回路（割込み検出手段、割込み種類検出手段）、
１２４…ストップクロック一時停止回路（クロック停止信号一時停止手段）。
【発明の属する技術分野】
本発明は、ラップトップタイプまたはノートブックタイプのポータブルパソーナルコンピュータシステムに係り、特に消費電力の低減のためにクロック停止信号によりＣＰＵの動作速度を制御する機能を持つコンピュータシステム及びクロック停止信号制御方法に関する。
【０００２】
【従来の技術】
近年、携行が容易でバッテリにより動作可能なラップトップタイプまたはノートブックタイプのパーソナルポータブルコンピュータが種々開発されている。この種のコンピュータシステムにおいては、図３（ａ）に示すように、ＣＰＵ３１に対して、システムのコントローラ３２からクロック停止信号（スタートクロック信号、ＳＴＰＣＬＫ信号）と称されるＣＰＵ３１の動作速度を制御するための信号が供給されるようになっており、そのＳＴＰＣＬＫ信号の論理状態によってＣＰＵ３１の動作が一時時に停止され、消費電力が低減されるようになっている。
【０００３】
このＳＴＰＣＬＫ信号を利用した消費電力低減の実現のために、図３（ａ）のコンピュータシステムでは、インターバルストップクロックモードと呼ばれる特定モードが用意されている。
【０００４】
このモードは、セットアップ画面上でユーザが選択できるもので、当該モードが選択されると、コントローラ３２からＣＰＵ３１に、図３（ｂ）に示すように、ローレベル（ここではアクティブ）の期間とハイレベル（非アクティブ）の期間を交互に（ここでは３２μｓ毎に）繰り返すＳＴＰＣＬＫ信号が出力される。ＣＰＵ３１では、このＳＴＰＣＬＫ信号のアクティブの期間と非アクティブの期間の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを断続的に繰り返す。
【０００５】
このように、インターバルストップクロックモードでは、ＣＰＵ３１は一時停止の期間と命令実行可能な期間とを繰り返すため節電が可能となり、しかも断続的な停止であって完全停止でないため低速ながら（性能は低下するものの）処理も行える。このため、インターバルストップクロックモードは、コンピュータシステムをバッテリで駆動する場合にユーザにとって便利な機能である。
【０００６】
【発明が解決しようとする課題】
ところが従来のコンピュータシステムでは、インターバルストップクロックモードが設定されると、ＣＰＵの状態に無関係に、当該ＣＰＵを断続的に一時停止させてしまうため、当該ＣＰＵに負荷がかかっている時間でも性能低下を招いてしまうという不具合がある。特に、ハードディスク装置（ＨＤＤ）のように高速なハードウェアデバイス（Ｉ／Ｏデバイス）からＣＰＵへの割込みが発生した場合に、ＣＰＵの性能が低下していたのでは問題である。
【０００７】
本発明は上記事情を考慮してなされたものでその目的は、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、クロック停止信号（ＳＴＰＣＬＫ信号）を強制的に非アクティブにすることにより、ＣＰＵに負荷のかかる割込み処理を先に行わせ、消費電力低減を基本としながら、性能低下を防ぐことができるコンピュータシステム及び同システムにおけるクロック停止信号制御方法を提供することにある。
【０００８】
本発明の他の目的は、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、クロック停止信号（ＳＴＰＣＬＫ信号）を強制的に非アクティブにし、且つその非アクティブの期間を、高速デバイスからの割込みほど長く設定することにより、ＣＰＵにかかる負荷に見合ったＣＰＵの動作環境が実現でき、消費電力低減を基本としながら、性能低下を防ぐことができるコンピュータシステム及び同システムにおけるクロック停止信号制御方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の観点に係るコンピュータシステムは、クロック停止信号入力端子を有し、当該端子に入力されるクロック停止信号（ＳＴＰＣＬＫ信号）が第１の論理状態と第２の論理状態を交互に繰り返す特定モード（インターバルストップクロックモード）時には、その第１の論理状態と第２の論理状態の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを繰り返すＣＰＵを備えたコンピュータシステムにおいて、当該システム内で発生される上記ＣＰＵへの各種ハードウェア割込み要求信号を検出する割込み検出手段と、上記特定モード時に、上記割込み検出手段による割込み要求信号検出に応じてクロック停止信号を強制的に第２の論理状態に設定するクロック停止信号一時停止手段とを設けたことを特徴とする。
【００１０】
この第１の観点に係るコンピュータシステムにおいては、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、ＳＴＰＣＬＫ信号が強制的に第２の論理状態（非アクティブ状態）にされるため、その期間ＣＰＵは命令実行可能状態となり、当該ＣＰＵに負荷のかかる割込み処理を行うことができる。これにより、消費電力低減を基本としながら、割込み処理時のＣＰＵの性能低下を防ぐことが可能となる。
【００１１】
本発明の第２の観点に係るコンピュータシステムは、コンピュータシステム内で発生されるＣＰＵへの各種ハードウェア割込み要求信号を検出するだけでなく、その割込みの種類を判別する割込み種類検出手段と、特定モード時に、この割込み種類検出手段による割込み検出に応じてクロック停止信号を強制的に第２の論理状態に設定し、その設定期間を上記割込み種類検出手段により判別された割込み種類に応じて可変するクロック停止信号一時停止手段とを設け、高速なデバイスからの割込みほど、第２の論理状態への設定期間を長くするようにしたことを特徴とする。
【００１２】
この第２の観点に係るコンピュータシステムにおいては、インターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、ＳＴＰＣＬＫ信号が強制的に第２の論理状態（非アクティブ状態）にされ、しかもその設定期間が割込みの種類に応じて可変され、高速デバイスからの割込みほど長く設定される。即ち、第２の観点に係るコンピュータシステムにおいて、高速なデバイスからの割込みが発生した場合には、ＣＰＵの処理が続けて発生する可能性が高いので、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が長く設定される。これに対し、低速なデバイスからの割込みが発生した場合には、その後、ＣＰＵの処理が一時的に止まっても性能低下にはならないので、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が短く設定される。
【００１３】
このように、高速なデバイス（例えばハードディスク装置）からの割込みと、低速なデバイスからの割込みの種類を判別し、ＣＰＵにより大きな負荷のかかる割込み処理が行われるところほど、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間を長くすることによって、消費電力低減を基本としながら、割込み処理時の性能低下を防ぐことが可能となる。
【００１４】
ここで、上記コンピュータシステムにおいて、例えばＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃ Ａｒｒａｙ ）アクセスに代表される画像メモリアクセスが発生した場合には、まとまった量の表示データ転送が発生する可能性が大きい。そこで、画像メモリアクセスの発生を検出し、その検出信号を割込み要求信号の一種として扱うようにするならば、画像メモリアクセスが発生した場合にも、ＳＴＰＣＬＫ信号を画像メモリアクセスに対応する期間だけ強制的に非アクティブ状態にすることができ、画像メモリアクセス時の性能低下を防ぐことが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態につき図面を参照して説明する。
図１は本発明の一実施形態を示すコンピュータシステムのブロック構成図である。このコンピュータシステムは、ラップトップタイプまたはノートブックタイプのバッテリ駆動可能なパーソナルコンピュータシステムであり、ＣＰＵ１１、システムコントローラ１２、メインメモリ１３、ＢＩＯＳ ＲＯＭ１４、及びバス変換回路１５を備えている。
【００１６】
ＣＰＵ１１及びメインメモリ１３は、６２ビット幅のデータバスを含むＣＰＵバス１００に接続されている。ＣＰＵバス１００は、バス変換回路１５を介して３２ビット幅のデータバスを含むＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ）仕様のシステムバス２００に接続されている。
【００１７】
また、このシステムには、割込みコントローラ１６、システムタイマ１７、キーボードコントローラ（ＫＢＣ）１８、２台のハードディスク装置（ＨＤＤ）１９−１，１９−２、ＬＡＮカード等の通信制御装置２０、及び他の各種Ｉ／Ｏデバイス２１が設けられており、これらは図示せぬＩＳＡ（Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）仕様のシステムバス及びバスブリッジ装置を介してシステムバス２００に接続されている。
【００１８】
更に、このシステムには、ＶＲＡＭ（ビデオＲＡＭ）２２及びディスプレイコントローラ２３が設けられている。このディスプレイコントローラ２３は、システムバス２００に接続されている。
【００１９】
ＣＰＵ１１としては、例えば、米インテル社により製造販売されている“ペンティアム（Ｐｅｎｔｉｕｍ ）”と称されるマイクロプロセッサが使用される。このＣＰＵ１１は、クロック停止信号（ＳＴＰＣＬＫ信号）の入力端子を有し、当該端子に入力されるＳＴＰＣＬＫ信号により当該ＣＰＵ１１の動作速度が制御されるようになっている。例えば、ＳＴＰＣＬＫ信号が図３（ｂ）に示したようにアクティブ状態（ローレベル）と非アクティブ状態（ハイレベル）を交互に繰り返すインターバルストップクロックモード時には、ＣＰＵ１１は、そのアクティブ状態と非アクティブ状態の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを繰り返す。これにより、低速となるものの、消費電力を低減することが可能となる。この他、ＣＰＵ１１は、ＳＴＰＣＬＫ信号が常に非アクティブ状態に設定されるノーマルモード時には、命令実行可能な第２の状態となって、電力消費は多くなるものの、高速処理が可能となる。
【００２０】
更にＣＰＵ１１は、次のようなシステム管理機能を備えている。
即ちＣＰＵ１１は、アプリケーションプログラムやＯＳなどのプログラムを実行するためのモード（リアルモード）等の他、システム管理モード（ＳＭＭ；Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｍｏｄｅ）と称されるシステム管理または電力管理専用のシステム管理プログラムを実行するための動作モードを有している。このシステム管理モード（ＳＭＭ）は、システム管理割込み（ＳＭＩ；Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｒｕｐｔ ）がＣＰＵ１１に発行されたときに設定される。ＳＭＭでは、システム管理またはパワーセーブ制御専用のシステム管理プログラムが実行される。
【００２１】
ＳＭＩはマスク不能割込みＮＭＩ（Ｎｏｎ Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）の一種であるが、通常のＮＭＩやマスク可能割込みＩＮＴＲよりも優先度の高い、最優先度の割り込みである。このＳＭＩを発行することによって、システム管理プログラムとして用意された種々のＳＭＩサービスルーチンを、実行中のアプリケーションプログラムやＯＳ環境に依存せずに起動することができる。このＳＭＩの発生要因は種々あるが、本発明に直接関係しないため説明を省略する。また、ＮＭＩはＩ／ＯチャネルチェックなどのＮＭＩ発生要因に応答して発生されるものであるが、これについても本発明に直接関係しないため説明を省略する。
【００２２】
メインメモリ１３は、オペレーティングシステム、処理対象のアプリケーションプログラム、およびアプリケーションプログラムによって作成されたユーザデータ等を格納する。ＳＭＲＡＭ（Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ ＲＡＭ ）５０は、メインメモリ１３のアドレス３００００Ｈから３ＦＦＦＦＨ（末尾のＨは１６進表現を示す）までのアドレス空間にマッピングされるオ−バレイであり、ＳＭＩ信号がＣＰＵ１１に入力されたときだけアクセス可能となる。
【００２３】
ＣＰＵ１１がＳＭＭに移行する時には、ＣＰＵステータス、つまりＳＭＩが発生されたときのＣＰＵ１１のレジスタ等が、ＳＭＲＡＭ５０にスタック形式でセーブされる。このＳＭＲＡＭ５０には、ＢＩＯＳ ＲＯＭ１４のシステム管理プログラムを呼び出すための命令が格納されている。この命令は、ＣＰＵ１１がＳＭＭに入ったときに最初に実行される命令であり、この命令実行によってシステム管理プログラムに制御が移る。
【００２４】
ＢＩＯＳ ＲＯＭ１４は、ＢＩＯＳ（Ｂａｓｉｃ Ｉ／Ｏ Ｓｙｓｔｅｍ）を記憶するためのものであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。ＢＩＯＳは、リアルモードで動作するように構成されている。このＢＩＯＳには、システムブート時に実行されるＩＲＴルーチンと、各種Ｉ／Ｏデバイスを制御するためのデバイスドライバと、システム管理プログラムが含まれている。システム管理プログラムは、ＳＭＭにおいて実行されるプログラムである。
【００２５】
バス変換回路１５は、ＣＰＵバス１００の６２ビットデータバスとシステムバス２００の３２ビットデータバスとの間のバス幅変換などを行う。
割込みコントローラ１６は、システムタイマ１７、キーホードコントローラ１７、ハードディスク装置１９−１，１９−２、通信制御装置２０、及びその他のＩ／Ｏデバイス２１からのハードウェア割込み要求信号ＩＲＱ０〜ＩＲＱ１５を受信し、その割込み要求信号の優先順位に従ってＣＰＵ１１への割込み信号ＩＮＴＲの発生を制御する。この場合、発生された割込み要求信号を示すステータス情報は、割込みコントローラ１６内のステータスレジスタに保持される。割込み信号ＩＮＴＲは、ハードウェア割込み要求信号（ＩＲＱ０〜ＩＲＱ１５）のいずれか１つが発生されたときに発生される。
【００２６】
ここで、ＩＲＱ０は、例えば５５ｍ秒単位でシステムタイマ１８から発生されるタイマ割込み要求信号である。ＩＲＱ１は、キー入力時にキーホードコントローラ１７から発生されるキーボード割込み要求信号である。また、キーホードコントローラ１７からの割り込み要求信号には、マウス操作時に発生される割込み要求信号ＩＲＱ１２もある。ＩＲＱ１３は、通信制御装置２０からの割込み要求信号、ＩＲＱ１４，ＩＲＱ１５はハードディスク装置１９−１，１９−２（のコントローラ）からの割込み要求信号である。ＩＲＱ２〜ＩＲＱ１１は、システム内のその他の各種Ｉ／Ｏデバイス２１からの割込み要求信号である。
【００２７】
ＶＲＡＭ２２は図示せぬディスプレイに表示する表示データを格納する。
ディスプレイコントローラ（グラフィックスコントローラ）２３は、水平・垂直周波数を設定してディスプレイに表示する解像度を決定し、それに応じてＶＲＡＭ２２をアクセスして画面表示を制御する。また、ディスプレイコントローラ２３は、ＣＰＵ１１からの（ＶＧＡアクセスに代表される）ＶＲＡＭ２２アクセスを検出し、ＶＲＡＭアクセス検出信号２３１を出力する。
【００２８】
次に、システムコントローラ１２に設けられた、本発明に直接関係するＳＴＰＣＬＫ信号の発生制御のためのハードウェア構成について説明する。
システムコントローラ１２は、例えばゲートアレイで構成され、レジスタ群（Ｉ／Ｏレジスタ群）１２１、ストップクロック生成回路１２２、割込み種類検出回路１２３、及びストップクロック一時停止回路１２４を有している。
【００２９】
レジスタ群１２１は、ＣＰＵ１１によってリード／ライト可能なレジスタの集合である。レジスタ群１２１には、インターバルストップクロックモード時にストップクロック生成回路１２２によりＳＴＰＣＬＫ信号を図３（ｂ）と同じタイミングで発生させるための特定コマンド、インターバルストップクロックモード時に割込みが発生した場合に、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する期間を指定するタイマ値、及びＳＭＩの発生要因を示すＳＭＩステータス情報等がセットされる。
【００３０】
ストップクロック生成回路１２２は、ＣＰＵ１１によってレジスタ群１２１に上記特定コマンドがセットされることにより、基本的には図３（ｂ）と同じタイミングでＳＴＰＣＬＫ信号を発生する。
【００３１】
割込み種類検出回路１２３は、システム内で発生されるＣＰＵ１１への各種ハードウェア割込み要求信号ＩＲＱ０〜ＩＲＱ１５，ＳＭＩ，ＮＭＩを検出すると共に、その割込みの種類を判別する。もし、同時に複数の割込み要求信号を検出した場合には、その中で最も優先順位の高い割込み要求信号の種類が判別される。また割込み種類検出回路１２３は、ディスプレイコントローラ２３からのＶＲＡＭアクセス検出信号２３１も割込み要求信号として扱って、当該信号２３１の発生を検出し、その種類を判別する。
【００３２】
ストップクロック一時停止回路１２４は、インターバルストップクロックモード時に割込み種類検出回路１２３により割込み要求信号が検出された場合、ＳＴＰＣＬＫ信号をその割込み種類に対応してレジスタ群１２１にセットされているタイマ値の示す期間だけ強制的に非アクティブ状態に設定するようにストップクロック生成回路１２２を制御する。
【００３３】
以下、図１のシステムがインターバルストップクロックモードに設定されている場合における、ＳＴＰＣＬＫ信号を用いたＣＰＵ１１の動作速度制御について、図２のタイミングチャートを参照して説明する。
【００３４】
まず、インターバルストップクロックモードは、［従来の技術］の欄で述べたように、セットアップ画面上でユーザが当該モードを選択することにより設定される。この設定処理は、ＣＰＵ１１がＢＩＯＳ ＲＯＭ１４の所定ルーチンを実行することで行われる。
【００３５】
ＣＰＵ１１は、ユーザにより節電のためにインターバルストップクロックモードが選択されると、システムコントローラ１２内のレジスタ群１２１に（ＳＴＰＣＬＫ信号を図３（ｂ）と同じタイミングで発生させるための）特定コマンドと、各割込み種類（ＶＲＡＭアクセス検出信号２３１も含む）毎のタイマ値（ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する期間を指定するタイマ値）をセットする。このタイマ値には、例えば２０ （＝１）ｍｓ，２１ （＝２）ｍｓ，２２ （＝４）ｍｓ，…，２１０（＝１０２４）ｍｓの範囲内で、高速デバイスからの割込みほど大きな値が選ばれている。例えば、ハードディスク装置１９−１，１９−２からの割込み要求信号ＩＲＱ１４，ＩＲＱ１５に対応するタイマ値Ｔ１４，Ｔ１５は、通信制御装置２０からの割込み要求信号ＩＲＱ１３に対応するタイマ値Ｔ１３より十分大きな値に選定されている。
【００３６】
システムコントローラ１２内のストップクロック生成回路１２２は、レジスタ群１２１に特定コマンドがセットされると、図２（ａ）に示すようにアクティブ状態（ローレベル）と非アクティブ状態（ハイレベル）とを交互に繰り返すＳＴＰＣＬＫ信号を生成出力する。このＳＴＰＣＬＫ信号の周期は、図３（ｂ）に示した場合と同様に６４μｓであり、アクティブ状態の期間と非アクティブ状態の期間は共に３２μｓである。
【００３７】
このＳＴＰＣＬＫ信号はＣＰＵ１１（のＳＴＰＣＬＫ信号端子）に供給される。ＣＰＵ１１は、ストップクロック生成回路１２２から供給されるＳＴＰＣＬＫ信号がアクティブ状態にある期間は、命令実行を一時停止し、当該ＳＴＰＣＬＫ信号が非アクティブ状態にある期間だけ、命令実行可能状態となって命令を実行する。
【００３８】
このように、インターバルストップクロックモードでは、ＣＰＵ３１は一時停止の期間と命令実行可能な期間とを繰り返すため節電が可能となり、しかも断続的な停止であって完全停止でないため低速ながら（性能は低下するものの）処理も行える。
【００３９】
さて、インターバルストップクロックモード時に、ハードウェアデバイスの１つからＣＰＵ１１への割込み要求信号が発生したものとする。
この割込み要求信号は割込みコントローラ１６に入力されると同時にシステムコントローラ１２内の割込み種類検出回路１２３にも入力される。
【００４０】
割込みコントローラ１６は、この割込み要求信号を検出して、その要求を受け付けると、ＣＰＵ１１への割込み信号ＩＮＴＲを発生すると共に、受け付けた割込み要求を示すステータス情報を当該コントローラ１６内のステータスレジスタに保持する。
【００４１】
一方、割込み種類検出回路１２３は、上記入力される割込み要求信号を検出すると、その割込み要求信号の種類（割込み種類）を判別し、その判別した割込み種類の情報をストップクロック一時停止回路１２４に出力する。
【００４２】
ストップクロック一時停止回路１２４は、割込み種類検出回路１２３から出力された割込み種類情報を受け取ると、その割込み種類に対応してレジスタ群１２１（内のレジスタ）に設定されているタイマ値を読み込んで、内部のタイマにセットして当該タイマを起動すると共に、ストップクロック生成回路１２２に対して、ＳＴＰＣＬＫ信号を非アクティブ状態にすることを要求する。
【００４３】
するとストップクロック生成回路１２２は、レジスタ群１２１に設定されている特定コマンドに無関係に、スタートクロック一時停止回路１２４内のタイマがタイムアウトするまでの期間、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する。
【００４４】
これにより、高速デバイスである例えばハードディスク装置１９−１から割込み要求信号ＩＲＱ１４が発生した場合であれば、ストップクロック一時停止回路１２４ではタイマ値Ｔ１４の時間カウントが行われることから、図２（ｂ）に示すように、その発生時から時間Ｔ１４の期間、ＳＴＰＣＬＫ信号は非アクティブ状態に設定される。
【００４５】
ここで、ストップクロック生成回路１２２では、インターバルストップクロックモード時のＳＴＰＣＬＫ信号の周期を管理するために、図３（ｂ）に示したような３２μｓ毎のアクティブ期間と非アクティブ期間をカウントしており、ストップクロック一時停止回路１２４での時間カウント（ここではＴ１４のカウント）が終了した時点で、当該ストップクロック生成回路１２２での時間カウントに従うＳＴＰＣＬＫ信号の生成出力状態に復帰する。
【００４６】
一方、低速デバイスである例えば通信制御装置２０から（ネットワークアクセス等のための）割込み要求信号ＩＲＱ１３が発生した場合であれば、ストップクロック一時停止回路１２４では（上記タイマ値Ｔ１４より小さい）タイマ値Ｔ１３の時間カウントが行われることから、図２（ｃ）に示すように、その発生時から時間Ｔ１３の期間、ＳＴＰＣＬＫ信号は非アクティブ状態に設定される。
【００４７】
さて、割込みコントローラ１６によりハードウェアデバイスからの割込み要求が受け付けられた結果、当該コントローラ１６から発生された割込み信号ＩＮＴＲはＣＰＵ１１に入力される。このとき、ストップクロック生成回路１２２から出力されているＳＴＰＣＬＫ信号は、割込み種類検出回路１２３の割込み検出に応じて強制的に非アクティブ状態に設定されていることから、ＣＰＵ１１は断続的な停止状態とならない。
【００４８】
このためＣＰＵ１１は、割込みコントローラ１６からの割込み信号ＩＮＴＲに応じて、当該コントローラ１６のステータスレジスタに保持されている割込み要因（割込み要求信号を示すステータス情報）を直ちに参照して対応する割込み処理を開始することができる。
【００４９】
ここで、ハードディスク装置１９−１など、高速なデバイスからの割込みの発生時には、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が図２（ｂ）に示したように長く設定されるため、ＣＰＵ１１は高速デバイスからの割込み処理を性能を落とさずに実行できる。
【００５０】
また、通信制御装置２０など、低速なデバイスからの割込みの発生時には、消費電力低減を優先させて、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態にする期間が図２（ｃ）に示したように短く設定されるが、低速デバイスからの割込み処理の量は少ないため、やはり性能低下を落とさずに実行できる。
【００５１】
次に、インターバルストップクロックモード時において、ＣＰＵ１１からＶＧＡアクセスなどのＶＲＡＭ２２へのアクセス要求が発生した場合について説明する。
【００５２】
この場合、ディスプレイコントローラ２３はＣＰＵ１１からＶＲＡＭ２２へのアクセス要求を検出してＶＲＡＭアクセス検出信号２３１を発生する。このＶＲＡＭアクセス検出信号２３１は割込み種類検出回路１２３に導かれる。割込み種類検出回路１２３は、ディスプレイコントローラ２３からＶＲＡＭアクセス検出信号２３１が発生されると、それをハードウェア割込み要求信号の一種として検出し、その割込み種類の情報をストップクロック一時停止回路１２４に出力する。
【００５３】
ストップクロック一時停止回路１２４は、割込み種類検出回路１２３からＶＲＡＭアクセス検出信号２３１を示す割込み種類情報を受け取ると、その割込み種類に対応してレジスタ群１２１（内のレジスタ）に設定されているタイマ値を読み込んで、内部のタイマにセットして当該タイマを起動すると共に、ストップクロック生成回路１２２に対して、ＳＴＰＣＬＫ信号を非アクティブ状態にすることを要求する。
【００５４】
するとストップクロック生成回路１２２は、レジスタ群１２１に設定されている特定コマンドに無関係に、スタートクロック一時停止回路１２４内のタイマがタイムアウトするまでの期間、即ちＶＲＡＭアクセス検出信号２３１に対応して設定されている期間、ＳＴＰＣＬＫ信号を強制的に非アクティブ状態に設定する。
【００５５】
これによりＣＰＵ１１は、インターバルストップクロックモード時でありながら、ＶＲＡＭ２２との間のまとまった量の表示データ転送を性能を落とさずに実行することができる。
【００５６】
【発明の効果】
以上詳述したように本発明によれば、ＣＰＵの動作速度を制御するクロック停止信号（ＳＴＰＣＬＫ信号）のアクティブ状態と非アクティブ状態とが交互に繰り返されるインターバルストップクロックモード（特定モード）時に、ＣＰＵへのハードウェア割込みが発生した場合には、ＳＴＰＣＬＫ信号を強制的に非アクティブにするようにしたので、消費電力低減を基本としながら、ＣＰＵの処理が確実に発生するところでは、性能低下を招かずに割込み処理を行うことができる。
【００５７】
また本発明によれば、インターバルストップクロックモード時に、ＣＰＵへのハードウェア割込みが発生した場合に、ＳＴＰＣＬＫ信号を強制的に非アクティブにし、且つその非アクティブの期間をＣＰＵに大きな負荷のかかる高速デバイスからの割込みの場合ほど長く設定するようにしたので、消費電力低減を基本としながら、どのような割込み処理であってもＣＰＵの性能低下を防ぐことができる。
【００５８】
また本発明によれば、ＶＧＡアクセスなどの画像メモリアクセスが発生した場合にも、ＳＴＰＣＬＫ信号を強制的に非アクティブにすることにより、消費電力低減を基本としながら、性能低下を招かずに、まとまった量の表示データ転送処理を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すコンピュータシステムのブロック構成図。
【図２】図１のシステムがインターバルストップクロックモードに設定されている場合における、ＳＴＰＣＬＫ信号を用いたＣＰＵ１１の動作速度制御を説明するためのタイミングチャート。
【図３】従来のコンピュータシステムがインターバルストップクロックモードに設定されている場合における、ＳＴＰＣＬＫ信号を用いたＣＰＵの動作速度制御を説明するための図。
【符号の説明】
１１…ＣＰＵ、
１２…システムコントローラ、
１６…割込みコントローラ、
１７…システムタイマ、
１８…キーボードコントローラ（ＫＢＣ）、
１９−１，１９−２…ハードディスク装置（ＨＤＤ）、
２０…通信制御装置、
２１…他のＩ／Ｏデバイス、
２２…ＶＲＡＭ、
２３…ディスプレイコントローラ、
１２１…レジスタ群、
１２２…ストップクロック生成回路、
１２３…割込み種類検出回路（割込み検出手段、割込み種類検出手段）、
１２４…ストップクロック一時停止回路（クロック停止信号一時停止手段）。
Claims (2)
- クロック停止信号入力端子を有し、当該端子に入力されるクロック停止信号が第１の論理状態と第２の論理状態を交互に繰り返す特定モード時には、その第１の論理状態と第２の論理状態の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを繰り返すＣＰＵを備えたコンピュータシステムにおいて、
前記コンピュータシステム内で発生される前記ＣＰＵへの各種ハードウェア割込み要求信号を検出すると共に、その割込みの種類を判別する割込み種類検出手段と、
前記特定モード時に、前記割込み種類検出手段による割込み検出に応じて前記クロック停止信号を強制的に前記第２の論理状態に設定するクロック停止信号一時停止手段であって、前記第２の論理状態の設定期間を前記割込み種類検出手段により判別された割込み種類に応じて可変し、高速なデバイスからの割込みほど、前記第２の論理状態を長く設定するクロック停止信号一時停止手段と
を具備することを特徴とするコンピュータシステム。 - クロック停止信号入力端子を有し、当該端子に入力されるクロック停止信号が第１の論理状態と第２の論理状態を交互に繰り返す特定モード時には、その第１の論理状態と第２の論理状態の繰り返しに応じて命令実行が一時停止される第１の状態と命令実行可能な第２の状態とを繰り返すＣＰＵを備えたコンピュータシステムにおけるクロック停止信号制御方法であって、
前記コンピュータシステム内で発生される前記ＣＰＵへの各種ハードウェア割込み要求信号を検出して、その割込みの種類を判別し、
前記特定モード時に、前記ハードウェア割込み要求信号の検出に応じて前記クロック停止信号を強制的に前記第２の論理状態に設定し、
前記第２の論理状態の設定期間を前記判別された割込み種類に応じて可変して、高速なデバイスからの割込みほど、前記第２の論理状態を長く設定する
ことを特徴とするクロック停止信号制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04491996A JP3621497B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 |
| US08/808,415 US5878251A (en) | 1996-03-01 | 1997-02-28 | Computer system and stop clock signal control method for use in the system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04491996A JP3621497B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237130A JPH09237130A (ja) | 1997-09-09 |
| JP3621497B2 true JP3621497B2 (ja) | 2005-02-16 |
Family
ID=12704886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04491996A Expired - Fee Related JP3621497B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5878251A (ja) |
| JP (1) | JP3621497B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11202968A (ja) * | 1998-01-20 | 1999-07-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6065122A (en) * | 1998-03-13 | 2000-05-16 | Compaq Computer Corporation | Smart battery power management in a computer system |
| US6202104B1 (en) * | 1998-07-28 | 2001-03-13 | Siemens Aktiengesellschaft | Processor having a clock driven CPU with static design |
| JP3827050B2 (ja) * | 1999-03-09 | 2006-09-27 | 株式会社ルネサステクノロジ | Ｉｃカードと半導体集積回路装置 |
| JP3252827B2 (ja) | 1999-04-21 | 2002-02-04 | 日本電気株式会社 | 電源電圧変動抑制回路 |
| US6685334B2 (en) | 2002-04-30 | 2004-02-03 | G-5 Electronics | System and method of power management for a solar powered device |
| JP3776870B2 (ja) * | 2002-11-12 | 2006-05-17 | 株式会社東芝 | 情報処理装置および省電力制御方法 |
| TWI242133B (en) * | 2003-12-02 | 2005-10-21 | Via Tech Inc | Interrupt signal control method |
| JP2005332245A (ja) * | 2004-05-20 | 2005-12-02 | Fujitsu Ltd | 情報処理装置及び情報処理装置を利用した媒体記憶装置 |
| US20060179199A1 (en) * | 2005-02-04 | 2006-08-10 | Dell Products L.P. | Information handling system featuring reduced amount of time for handling interrupts |
| JP2011090626A (ja) * | 2009-10-26 | 2011-05-06 | Seiko Epson Corp | 集積回路装置および電子機器 |
| US20110302660A1 (en) * | 2010-06-02 | 2011-12-08 | Rupaka Mahalingaiah | Method and apparatus for securing digital devices with locking clock mechanism |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4748559A (en) * | 1979-08-09 | 1988-05-31 | Motorola, Inc. | Apparatus for reducing power consumed by a static microprocessor |
| US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
| US5025387A (en) * | 1988-09-06 | 1991-06-18 | Motorola, Inc. | Power saving arrangement for a clocked digital circuit |
| US5546568A (en) * | 1993-12-29 | 1996-08-13 | Intel Corporation | CPU clock control unit |
| US5692197A (en) * | 1995-03-31 | 1997-11-25 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption in a computer network without sacrificing performance |
-
1996
- 1996-03-01 JP JP04491996A patent/JP3621497B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-28 US US08/808,415 patent/US5878251A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09237130A (ja) | 1997-09-09 |
| US5878251A (en) | 1999-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055643A (en) | System management method and apparatus for supporting non-dedicated event detection | |
| JP2974950B2 (ja) | 情報処理システム | |
| JP4792113B2 (ja) | プロセッサ間割り込み | |
| JP3621497B2 (ja) | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 | |
| JP2886491B2 (ja) | 情報処理システム | |
| JP2838375B2 (ja) | Ｓｃｓｉディスクドライブパワーダウン装置 | |
| US6832311B2 (en) | Information processing system and resume processing method used in the system | |
| JP3055917B2 (ja) | データ転送制御装置 | |
| JPH05108218A (ja) | コンピユータシステム | |
| EP0437550B1 (en) | Information processing system emulation apparatus and method | |
| KR100237991B1 (ko) | 정보 처리 시스템 | |
| US6317841B1 (en) | Computer system using stop clock function of CPU to enter low power state | |
| US6125236A (en) | Method and apparatus for providing user control of multimedia parameters | |
| JP4371466B2 (ja) | コンピュータシステム及びそのｉ／ｏ装置の制御方法 | |
| JPH0689269A (ja) | プロセッサの制御装置、プロセッサの休止装置およびそれらの方法 | |
| CN1297892C (zh) | 用于微处理器的中断控制器 | |
| US6438701B1 (en) | Method and apparatus for externally generating system control interrupts as resume events from power-on suspend mode | |
| JPH07311686A (ja) | コンピュータシステム、およびその中でシステム管理割込を発生し処理するための方法 | |
| US5931930A (en) | Processor that indicates system bus ownership in an upgradable multiprocessor computer system | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JP2000285227A (ja) | 情報処理装置とその制御方法 | |
| JP2001022337A (ja) | 省電力モニタ制御装置及び省電力モニタ制御方法 | |
| JP2765267B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JP2003345474A (ja) | コンピュータシステムおよびデータ転送制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041118 |
|
| LAPS | Cancellation because of no payment of annual fees |