JPS58168122A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS58168122A JPS58168122A JP57052024A JP5202482A JPS58168122A JP S58168122 A JPS58168122 A JP S58168122A JP 57052024 A JP57052024 A JP 57052024A JP 5202482 A JP5202482 A JP 5202482A JP S58168122 A JPS58168122 A JP S58168122A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- power supply
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/906—Solar cell systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Calculators And Similar Devices (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電子式小型計算機や電子式時計等、消費電力
が極めて小さな演算処理装置に関する。
が極めて小さな演算処理装置に関する。
〔発明の技術的背景とその間１点〕
最近のＬ８Ｉ（大規模集積回路）の発達に伴い、電子式
小型計算機や電子式時計等の電子装置は、その演算回路
をただ１個のＬＳＩのみで実現しているものが一般的に
なってきている。
小型計算機や電子式時計等の電子装置は、その演算回路
をただ１個のＬＳＩのみで実現しているものが一般的に
なってきている。
またこの種ＬＳＩにおける消費電流も、０ＭＯ８構造を
採用することにより、３ｖ又は１．５ｖ程度の電圧でｌ
Ｏ声Ａ以下というように非常に低いものも実現できるよ
うになってきた。このようなＬＳＩ技術の進歩に伴い、
使用される電源供給手段の方も著しく変化してきている
。すなわち、電子式小型計算機や電子式時計等の小型電
子装量は電源として各種の電−を、使用しているか、Ｌ
ＳＩの低消費電力化に伴い、使用電池も小型軽量でより
電流容量の小さなものが可能になってきた。以上のよう
な背景から、最近では上記小屋電子装置に太陽電池が５
年用されるようになってきている。
採用することにより、３ｖ又は１．５ｖ程度の電圧でｌ
Ｏ声Ａ以下というように非常に低いものも実現できるよ
うになってきた。このようなＬＳＩ技術の進歩に伴い、
使用される電源供給手段の方も著しく変化してきている
。すなわち、電子式小型計算機や電子式時計等の小型電
子装量は電源として各種の電−を、使用しているか、Ｌ
ＳＩの低消費電力化に伴い、使用電池も小型軽量でより
電流容量の小さなものが可能になってきた。以上のよう
な背景から、最近では上記小屋電子装置に太陽電池が５
年用されるようになってきている。
第１図は電池として太陽電池を使用した電子式小型計算
機の構成を示すブロック図である。
機の構成を示すブロック図である。
図においてＪは複数個のセルを直列接続して構成される
太陽電池であり、この太陽電池１の負極側は抵抗２を介
してＬＳＩＪの電源電圧ＶＤＤ（負極性電圧）の供給端
子４に接続され、正極側はＬａＩ３の基準電、圧ｖｉｓ
（正極性延圧）°の供給端子５に直接接続されている。
太陽電池であり、この太陽電池１の負極側は抵抗２を介
してＬＳＩＪの電源電圧ＶＤＤ（負極性電圧）の供給端
子４に接続され、正極側はＬａＩ３の基準電、圧ｖｉｓ
（正極性延圧）°の供給端子５に直接接続されている。
才た上記端子４．５間にはコンデンサ６と、直列接続さ
れた２個の発光ダイオード１．８か並列接続されている
。上記２個の発光ダイオードｒ、ａは太陽電池１に照射
されている光の照度が極めて高い時、この発光ダイオー
ド１．８に電流を流すことによってＬＳＩ３に過大な電
圧が印加されるのを防止するために設け゛られているも
のであり、Ｉた抵抗２とコンデンサ６とは照度の急激な
変化に対して、ＬＳＩ１３に印加される電圧の変動を防
止するために設けられている。
れた２個の発光ダイオード１．８か並列接続されている
。上記２個の発光ダイオードｒ、ａは太陽電池１に照射
されている光の照度が極めて高い時、この発光ダイオー
ド１．８に電流を流すことによってＬＳＩ３に過大な電
圧が印加されるのを防止するために設け゛られているも
のであり、Ｉた抵抗２とコンデンサ６とは照度の急激な
変化に対して、ＬＳＩ１３に印加される電圧の変動を防
止するために設けられている。
上記Ｌ８！３は演算を行ないこの演算結果を表示するた
めに用いられる表示信号を発生する才での一連の処理を
行なうすべての回路、たとえば演算回路、発振ａｍおよ
び表示態動回路等を含み１このＬＳＩＪにはキーボード
９と液晶表示装置Ｋが接続される。
めに用いられる表示信号を発生する才での一連の処理を
行なうすべての回路、たとえば演算回路、発振ａｍおよ
び表示態動回路等を含み１このＬＳＩＪにはキーボード
９と液晶表示装置Ｋが接続される。
第２図は照度（ＬＵＸ ）をパラメータとした一般的な
太陽電池の電圧−電流特性図である。
太陽電池の電圧−電流特性図である。
図示するように、太陽電池の特性は、照度が高くなると
電力容量は高くなり、これとは反対に照度か低くなると
電力容量も低くなるという特性を持っている。このよう
な特性のために、太陽！池を使用した電子装置のＬＳＩ
には酸化銀電池等の一般の電池を使用した場合のような
一定電圧を供給することができない。すなわち、周囲の
照度が変化したり、光源に対する太陽電池の向きなどの
変化によってその出方電圧値が大きく変動する。
電力容量は高くなり、これとは反対に照度か低くなると
電力容量も低くなるという特性を持っている。このよう
な特性のために、太陽！池を使用した電子装置のＬＳＩ
には酸化銀電池等の一般の電池を使用した場合のような
一定電圧を供給することができない。すなわち、周囲の
照度が変化したり、光源に対する太陽電池の向きなどの
変化によってその出方電圧値が大きく変動する。
ところで電子式小型計算機等の電子装置は、外部からの
コントロール信号を受は付ける状態、すなわち前記キー
ボード９からの、キー信号の入力を待っているキー待ち
の状態と、キー信号か入力されて何らかの演算処理を行
なっている状態、すなわち演算処理状態との２つの状態
を持っている。もちろんこれら２つの状態の区別のない
ものもあるが、以下の説明を簡単にするために上記２つ
の状態があるものとして考える。
コントロール信号を受は付ける状態、すなわち前記キー
ボード９からの、キー信号の入力を待っているキー待ち
の状態と、キー信号か入力されて何らかの演算処理を行
なっている状態、すなわち演算処理状態との２つの状態
を持っている。もちろんこれら２つの状態の区別のない
ものもあるが、以下の説明を簡単にするために上記２つ
の状態があるものとして考える。
上記２つの状態で、演算処理状態の時はキー待ちの状態
の時よりもり、８ＩｊＪこおける消費電流が大きいのが
普通である。この理由は演算処理状態の時の方がキー待
ちの状態の時よりもＬＳＩ３の中で有効に動作している
回路が多いためである。
の時よりもり、８ＩｊＪこおける消費電流が大きいのが
普通である。この理由は演算処理状態の時の方がキー待
ちの状態の時よりもＬＳＩ３の中で有効に動作している
回路が多いためである。
前記第２図中の直、線Ｌ１はＬＳＩＪがキー待ちの状態
でのＬＳＩＪの電圧−電流特性を表わすものであり、同
じく直線Ｌ２はＬＳＩ ？が演算処理状態での電圧−電
流特性を表わすものである・第２図においていま、照度
が１５０ＬＵＸの時、キー待ちの状１！（ｔ１線Ｌｌ）
ではＬＳＩ３に印加される電圧は約−２，２２Ｖである
が、キー信号が入力して演算処理状態（直線Ｌ２）にな
ると約−ｔ、９ｓＶｔで落ちてし才う。一方、ＬＳＩＪ
には最小動作電圧ＶＤＤＭＩＮがあり、動作電圧がこの
電圧ＶＤＩＩＭＩＭよりも低くなるとＬＳＩ３は誤動作
をすることになる０そして上記電圧ＶＤＤＭＩＮはたと
えば榔準動作電圧が−３，Ｏｖの電子式小屋計算機用の
Ｌ８Ｉｒは−２，Ｏｖ程度である。したがって、いま上
記のような最小動作電圧を持つＬＳＩＪを第２図番こ示
すような特性の太陽電池で動作させる場合、照度が１５
０ＬＵＸ程度以下では電源電圧が−２，ＯＶよりも落ち
て誤動作してしまう。すなわち、太陽電池を用いた従来
の演算処理装置では照度がある程度以下に低下すると誤
動作するという欠点かある。
でのＬＳＩＪの電圧−電流特性を表わすものであり、同
じく直線Ｌ２はＬＳＩ ？が演算処理状態での電圧−電
流特性を表わすものである・第２図においていま、照度
が１５０ＬＵＸの時、キー待ちの状１！（ｔ１線Ｌｌ）
ではＬＳＩ３に印加される電圧は約−２，２２Ｖである
が、キー信号が入力して演算処理状態（直線Ｌ２）にな
ると約−ｔ、９ｓＶｔで落ちてし才う。一方、ＬＳＩＪ
には最小動作電圧ＶＤＤＭＩＮがあり、動作電圧がこの
電圧ＶＤＩＩＭＩＭよりも低くなるとＬＳＩ３は誤動作
をすることになる０そして上記電圧ＶＤＤＭＩＮはたと
えば榔準動作電圧が−３，Ｏｖの電子式小屋計算機用の
Ｌ８Ｉｒは−２，Ｏｖ程度である。したがって、いま上
記のような最小動作電圧を持つＬＳＩＪを第２図番こ示
すような特性の太陽電池で動作させる場合、照度が１５
０ＬＵＸ程度以下では電源電圧が−２，ＯＶよりも落ち
て誤動作してしまう。すなわち、太陽電池を用いた従来
の演算処理装置では照度がある程度以下に低下すると誤
動作するという欠点かある。
〔発明の目的〕
したがってこの発明の目的は、太陽電池を電源電圧供給
手段として用いた演算処理装置において、ある程度まで
照度が低下して太陽電池からの出力電圧が低下しても、
誤動作を起こすことのない演算処理装置を提供する。く
とにある。
手段として用いた演算処理装置において、ある程度まで
照度が低下して太陽電池からの出力電圧が低下しても、
誤動作を起こすことのない演算処理装置を提供する。く
とにある。
この発明に係る演算処理装置は、演算処理回路と、この
演算処理回路を駆動するためのクロック信号を発生する
クロック発生回路と、電源電圧と所定の検出電圧との一
致を検出する２つの電圧検出回路とを設け、上記一方の
電圧検出回路−こおいて上記演算処理回路の最小動作電
圧に近い小さな値の検出、電圧との一致が検出された際
に上記クロック発生回路の動作を停止することによって
上記演算処理回路を動作停止状態にして消費電流を減少
させ、この期間に電源電圧を増加させ１上記クロック発
生回路の動作停止後電源電圧が増加して、上記他方の電
圧検出回路において電源電圧と値の大きな他方の検出電
圧との一致が検出された際に、上記クロック発生回路醤
絡の動作を再開させて再び上記演算処理回路を動作させ
るようにしたものである。
演算処理回路を駆動するためのクロック信号を発生する
クロック発生回路と、電源電圧と所定の検出電圧との一
致を検出する２つの電圧検出回路とを設け、上記一方の
電圧検出回路−こおいて上記演算処理回路の最小動作電
圧に近い小さな値の検出、電圧との一致が検出された際
に上記クロック発生回路の動作を停止することによって
上記演算処理回路を動作停止状態にして消費電流を減少
させ、この期間に電源電圧を増加させ１上記クロック発
生回路の動作停止後電源電圧が増加して、上記他方の電
圧検出回路において電源電圧と値の大きな他方の検出電
圧との一致が検出された際に、上記クロック発生回路醤
絡の動作を再開させて再び上記演算処理回路を動作させ
るようにしたものである。
以下図面を参照してこの発明の一実施例を説明する。第
３図はこの発明に係る演算処理装置の一実施例の回路構
成図であり、前記菓１図に示すｔｇｒＪの内部構成が示
めされている。図において２つの電圧検出回路２１．２
２は前記端子４における電ＩＩＩＩＩＬ圧ＶＤＤと予め
設定された所定の検出電圧■１＊ｖｌそれぞれとの一致
を検出するためのものである。上記一方の電圧検出回路
２１はＶＤＤの値がｖｌの値よりも大きい時（絶対値で
大きい時）には１１”レベルの信号を出力し、またＶＤ
Ｄとｖｌとの一致を検出した場合には＠ ＯＩＩレベル
信号を出力する。上記他方の電、圧検出回路２２はＶＤ
Ｄの値がＶ！の値よりも小さい時（絶対値で小さい時）
には１０”レベルの信号を出力し、またＶＤＤとｖｔと
の一致を検出した場合には＠１＃レベル信号を出力する
。上記一方の電圧検出回路２１からの出力 □は
インバータ２３を介してＡＮＤゲート２４の一方入力端
に供給され、上記他方の電圧検出回路２２からの出力は
直接もう１つのＡＮＤＮＯゲートの一方入力端に供給さ
れる。上記２つのＡＮＤゲート２４．２５それぞれの他
方入力端には後述するクロックパルスφ鵞が並列的に供
給される。また上記ＡＮＤゲート２４．２５の出力は、
２つのＮＯＲゲート１６．２１の一方の出力を他方の一
つの入力とする如く入出力端間がたすきかけ接続されて
構成されるフリップフロップυに供給される。
３図はこの発明に係る演算処理装置の一実施例の回路構
成図であり、前記菓１図に示すｔｇｒＪの内部構成が示
めされている。図において２つの電圧検出回路２１．２
２は前記端子４における電ＩＩＩＩＩＬ圧ＶＤＤと予め
設定された所定の検出電圧■１＊ｖｌそれぞれとの一致
を検出するためのものである。上記一方の電圧検出回路
２１はＶＤＤの値がｖｌの値よりも大きい時（絶対値で
大きい時）には１１”レベルの信号を出力し、またＶＤ
Ｄとｖｌとの一致を検出した場合には＠ ＯＩＩレベル
信号を出力する。上記他方の電、圧検出回路２２はＶＤ
Ｄの値がＶ！の値よりも小さい時（絶対値で小さい時）
には１０”レベルの信号を出力し、またＶＤＤとｖｔと
の一致を検出した場合には＠１＃レベル信号を出力する
。上記一方の電圧検出回路２１からの出力 □は
インバータ２３を介してＡＮＤゲート２４の一方入力端
に供給され、上記他方の電圧検出回路２２からの出力は
直接もう１つのＡＮＤＮＯゲートの一方入力端に供給さ
れる。上記２つのＡＮＤゲート２４．２５それぞれの他
方入力端には後述するクロックパルスφ鵞が並列的に供
給される。また上記ＡＮＤゲート２４．２５の出力は、
２つのＮＯＲゲート１６．２１の一方の出力を他方の一
つの入力とする如く入出力端間がたすきかけ接続されて
構成されるフリップフロップυに供給される。
上記フリップフロップ回路すからの出力は発揚回路Ｌノ
に供給へれる。この発振回路ＩはインバータＪ Ｏ、Ｎ
ＯＲゲートｓノ、インバータＪ２および抵抗３Ｊからな
る閉ループと、上記インバータ３０の入力端と上記ＮＯ
Ｒゲート３ノの出力端との間に挿入されるコンデンサＪ
４と、上記ＮＯＲゲート３ノの出力を反転して一方の発
振出力ｃｐを得るインバータ３５と、上記ＮＯＲゲート
３１の出力を連続して２回反転して上記発振出力ｃｐと
相補対をなす他方の発振出力ｃｐを得るインバータ３６
．３７とから構成される。すなわち、この発振回路Ｌノ
は上記ＮＯＲゲー）ＪＪを発振制御ゲートとするＣＢ発
振回路であり、前記フリップフロップ回路Ｌ」からの出
力はこのＮＯＲゲート３１の一方入力端に供給される。
に供給へれる。この発振回路ＩはインバータＪ Ｏ、Ｎ
ＯＲゲートｓノ、インバータＪ２および抵抗３Ｊからな
る閉ループと、上記インバータ３０の入力端と上記ＮＯ
Ｒゲート３ノの出力端との間に挿入されるコンデンサＪ
４と、上記ＮＯＲゲート３ノの出力を反転して一方の発
振出力ｃｐを得るインバータ３５と、上記ＮＯＲゲート
３１の出力を連続して２回反転して上記発振出力ｃｐと
相補対をなす他方の発振出力ｃｐを得るインバータ３６
．３７とから構成される。すなわち、この発振回路Ｌノ
は上記ＮＯＲゲー）ＪＪを発振制御ゲートとするＣＢ発
振回路であり、前記フリップフロップ回路Ｌ」からの出
力はこのＮＯＲゲート３１の一方入力端に供給される。
そしてこの発振回路Ｌ」は前記フリップフロップ囲路Ｌ
」からの出力がｌｌ０ｊｌレベルの時には発振して一定
周波数の信号ＣＰ、ＣＰを出力し、フリップフロップ回
路Ｘａからの出力が１１”レベルの時にはその発振を停
止する。
」からの出力がｌｌ０ｊｌレベルの時には発振して一定
周波数の信号ＣＰ、ＣＰを出力し、フリップフロップ回
路Ｘａからの出力が１１”レベルの時にはその発振を停
止する。
上記発振−路Ｌノから出力される信号ＣＰ。
ＣＰはクロックパルス発生回路Ｌノに供給される。この
クロックパルス発生回路Ｌノはディレィ型のシフトレジ
スタの入力端（Ｄ端）と一方の出力端（Ｑｌｌ）！：を
短絡して構成されるフリップフロップ３９と２つのＡＮ
ＤＮＯゲート。
クロックパルス発生回路Ｌノはディレィ型のシフトレジ
スタの入力端（Ｄ端）と一方の出力端（Ｑｌｌ）！：を
短絡して構成されるフリップフロップ３９と２つのＡＮ
ＤＮＯゲート。
４ノとから構成され、上記信号ｃｐ、ｃｐが同期信号と
してフリップフロップ３９に供給される。また一方の信
号ｃｐがＡＮＤゲーｔ−４０およびＡＮＤＮＯゲートの
各一方入力端にそれぞれ供給され、ＡＮＤゲート４ｏの
他方入力端には上記フリップ７０ツブ１ｇのす出力が、
ＡＮＤゲート４１の他方入力端には上記フリップフロ
ップ１ｇのＱ出力がそれぞれ供給される。そしてこのク
ロックパルス発生回路りに前記信号ｃｐ、ｃｐが供給さ
れると、２つのＡＮＤゲート４０．４１からは位相が互
いになる２相のクロックパルスφ１ 、φ、が出力され
る。そしてこの２相のクロックパルス−３，４重は共番
こ駆動パルスとして演算回路４２に供給され、また一方
のクロックパルスφ、は前記ムＮＤゲー゛トｚ４．ｘｉ
に供給される＠ 上記演算回路４２は供給される２相のクロックパルスφ
重 、φ鵞に同期して各種演算を行なうものであり、そ
の演算結果は液晶表示駆動回路４１番ζ供給される。
してフリップフロップ３９に供給される。また一方の信
号ｃｐがＡＮＤゲーｔ−４０およびＡＮＤＮＯゲートの
各一方入力端にそれぞれ供給され、ＡＮＤゲート４ｏの
他方入力端には上記フリップ７０ツブ１ｇのす出力が、
ＡＮＤゲート４１の他方入力端には上記フリップフロ
ップ１ｇのＱ出力がそれぞれ供給される。そしてこのク
ロックパルス発生回路りに前記信号ｃｐ、ｃｐが供給さ
れると、２つのＡＮＤゲート４０．４１からは位相が互
いになる２相のクロックパルスφ１ 、φ、が出力され
る。そしてこの２相のクロックパルス−３，４重は共番
こ駆動パルスとして演算回路４２に供給され、また一方
のクロックパルスφ、は前記ムＮＤゲー゛トｚ４．ｘｉ
に供給される＠ 上記演算回路４２は供給される２相のクロックパルスφ
重 、φ鵞に同期して各種演算を行なうものであり、そ
の演算結果は液晶表示駆動回路４１番ζ供給される。
液晶発示駆動回路４ｓは、上記演算回路４２における演
算結果を前記液晶表示装置にで表示するために必要とな
る表示信号を発生するための回路である。そしてこの液
晶表示駆動回路４Ｊには前記フリップフロップ回路Ｘａ
からの出力か供給され、この出力信号に応じてその動作
が制御されるようになっている。
算結果を前記液晶表示装置にで表示するために必要とな
る表示信号を発生するための回路である。そしてこの液
晶表示駆動回路４Ｊには前記フリップフロップ回路Ｘａ
からの出力か供給され、この出力信号に応じてその動作
が制御されるようになっている。
また上記構成において、演算回路４２９７おける鍛小動
作電圧が−′ＬＯＶであり、前記太陽電池１が第２図に
示すような特性を持っている場合、前記一方の電圧検出
回路２１における検出電圧ｖｌはたとえば−２，１■に
設定され、また前記他方の電圧検出回路２２における検
出、電圧Ｖ、はたとえば−ｔＳＶに設定される。
作電圧が−′ＬＯＶであり、前記太陽電池１が第２図に
示すような特性を持っている場合、前記一方の電圧検出
回路２１における検出電圧ｖｌはたとえば−２，１■に
設定され、また前記他方の電圧検出回路２２における検
出、電圧Ｖ、はたとえば−ｔＳＶに設定される。
次に上記のように構成された回路の作用を説明する。な
お、説明に尚ってはＶＤＤレベルを″ｌルベル、ｖｌレ
ベルを＠Ｏｍレベルに対応させた負論理で行なう。
お、説明に尚ってはＶＤＤレベルを″ｌルベル、ｖｌレ
ベルを＠Ｏｍレベルに対応させた負論理で行なう。
才ず、太陽電池１における照度が１５０ＬＵＸの時に、
このＬＳＩＪかキー待ちの状態すなわち演算回路４２か
演算を行なっていない状態では、ＬＳＩＪの電圧−電流
特性は直線Ｌ１の状態になっている。したかってこのと
きＶＤＤは直線Ｌ１’４１５０ＬＵＸにおける太陽電池
１の電圧−電流特性曲線Ｌ４との交点の電圧−２，２２
Ｖになり、このＶＤＤの値は一方の電圧検出回路２ノの
検出電圧Ｖ、すなわち一２傅ｖよりも大きくｔた他方の
電圧検出回路２２の検出電圧Ｖ、すなわち−２，５■よ
りも小さいので、電圧検出回路２１の出力は１１ｍレベ
ルでありかつ電圧検出回路２２の出力は＠０ルベルであ
る。
このＬＳＩＪかキー待ちの状態すなわち演算回路４２か
演算を行なっていない状態では、ＬＳＩＪの電圧−電流
特性は直線Ｌ１の状態になっている。したかってこのと
きＶＤＤは直線Ｌ１’４１５０ＬＵＸにおける太陽電池
１の電圧−電流特性曲線Ｌ４との交点の電圧−２，２２
Ｖになり、このＶＤＤの値は一方の電圧検出回路２ノの
検出電圧Ｖ、すなわち一２傅ｖよりも大きくｔた他方の
電圧検出回路２２の検出電圧Ｖ、すなわち−２，５■よ
りも小さいので、電圧検出回路２１の出力は１１ｍレベ
ルでありかつ電圧検出回路２２の出力は＠０ルベルであ
る。
そしてこれ以前の状態としてフリップフロップ回路すの
出力が１０ｍレベルであれば、その状態は変化しない。
出力が１０ｍレベルであれば、その状態は変化しない。
このとき、発振回路Ｌ」におけるＮＯＲゲート３１はイ
ンバータとして゛作動するので、発振回路２９からは信
号ｃｐ、ｃｐが順次出力され、またこれに伴なってクロ
ックパルス発生回路互Ｊからは２相のクロックパルスφ
３．φ、が順次出力される。
ンバータとして゛作動するので、発振回路２９からは信
号ｃｐ、ｃｐが順次出力され、またこれに伴なってクロ
ックパルス発生回路互Ｊからは２相のクロックパルスφ
３．φ、が順次出力される。
次にこのＬａＩ３にキー信号が入力されることによって
演算回路４２が演算を開始し演算処理状態になると、Ｌ
ＳＩＪの電圧−電流特性は第２図において直線Ｌ１の状
態から直線Ｌ２の状態に移行する０このときの移行速度
の時定数は、前記第１図中のコンデンサ６の値を５μＦ
１ＬＳＩＪの端子４，５間のインピーダンスを２００に
Ωとすると１秒となり、演算回路４２１こおける演算処
理速度よりも十分に穏やかな速度テ■ＤＤは−２，２２
Ｖから直１１Ｌ２と１５０ＬＵＸｌこおける太陽電池１
の電圧−電流特性曲線Ｌ４との交点のＶＤＤの電圧すな
わち−１，９３Ｖまで小さくなっていく。電圧ＶＤＤが
小さくなっていく途中で、ｙｓｎは電圧検出回路２１に
おける検出電圧ｖ１ （２，ＩＶ）と一致する。この一
致によって電圧検出回路２１の出方が＠１”レベルから
＠０ルベルに反転する０これによってインバータ２′３
の出力か１ｏルベルカ）う１．１ルベルｌこ反転し、さ
らにフリップフロップ回路２ｍの出力はクロックパルス
φ！のタイミングて１０ｓレベルからｌ”レベルに反転
する。すると発振回路Ｌ」のＮＯＲゲート３１の出力が
常に８０ｇレベルとなるため、この発振回路２９４こお
ける発振は停止し、信号ｃｐは１１ルヘルニ、信号ζ１
は１０ルベルにそれぞれ固定される。したがってクロッ
クパルス発生回路Ｌノでもクロックパルスφ３．φ、の
出力が停止し、φ、は１０ルぺ、ルにまたφ。
演算回路４２が演算を開始し演算処理状態になると、Ｌ
ＳＩＪの電圧−電流特性は第２図において直線Ｌ１の状
態から直線Ｌ２の状態に移行する０このときの移行速度
の時定数は、前記第１図中のコンデンサ６の値を５μＦ
１ＬＳＩＪの端子４，５間のインピーダンスを２００に
Ωとすると１秒となり、演算回路４２１こおける演算処
理速度よりも十分に穏やかな速度テ■ＤＤは−２，２２
Ｖから直１１Ｌ２と１５０ＬＵＸｌこおける太陽電池１
の電圧−電流特性曲線Ｌ４との交点のＶＤＤの電圧すな
わち−１，９３Ｖまで小さくなっていく。電圧ＶＤＤが
小さくなっていく途中で、ｙｓｎは電圧検出回路２１に
おける検出電圧ｖ１ （２，ＩＶ）と一致する。この一
致によって電圧検出回路２１の出方が＠１”レベルから
＠０ルベルに反転する０これによってインバータ２′３
の出力か１ｏルベルカ）う１．１ルベルｌこ反転し、さ
らにフリップフロップ回路２ｍの出力はクロックパルス
φ！のタイミングて１０ｓレベルからｌ”レベルに反転
する。すると発振回路Ｌ」のＮＯＲゲート３１の出力が
常に８０ｇレベルとなるため、この発振回路２９４こお
ける発振は停止し、信号ｃｐは１１ルヘルニ、信号ζ１
は１０ルベルにそれぞれ固定される。したがってクロッ
クパルス発生回路Ｌノでもクロックパルスφ３．φ、の
出力が停止し、φ、は１０ルぺ、ルにまたφ。
は＠１”レベルにそれぞれ固定される◎この結果、演算
回路４２の動作が停止し、その内部のデータは保持され
る。一方、フリップフロップ回路ｉｓの出力が＠１ルベ
ルになることによって、液晶表示駆動回路４３における
動作も停止する。上記演算回路４１および液晶表示駆動
回路４３における動作が停止するとＬＢＩＪにおける消
費電流は極めて少なくなるために、ＬＢＩＪにおける電
圧−電流特性は第２図中の直線ＬＯに移行する。このと
きの移行速度の時定数は、前記と同様に第１図中のコン
デンサＣの値を５μＦ、１７た抵抗２の値をＩＫΩとす
ると５ミリ秒となり、ＬＢＩＪに印加される電圧ＶＤＤ
は急速に大きくなる。
回路４２の動作が停止し、その内部のデータは保持され
る。一方、フリップフロップ回路ｉｓの出力が＠１ルベ
ルになることによって、液晶表示駆動回路４３における
動作も停止する。上記演算回路４１および液晶表示駆動
回路４３における動作が停止するとＬＢＩＪにおける消
費電流は極めて少なくなるために、ＬＢＩＪにおける電
圧−電流特性は第２図中の直線ＬＯに移行する。このと
きの移行速度の時定数は、前記と同様に第１図中のコン
デンサＣの値を５μＦ、１７た抵抗２の値をＩＫΩとす
ると５ミリ秒となり、ＬＢＩＪに印加される電圧ＶＤＤ
は急速に大きくなる。
そして電圧ＶＤＤが大きくなっていく途中で、ＶＤＤは
電圧検出回路２２に８ける検出電圧Ｖ。
電圧検出回路２２に８ける検出電圧Ｖ。
（−２，５Ｖ ）と一致する。この一致によって電圧検
出回路２２の出力が＠Ｏｍレベルから＠１″レベルに反
転する。するとムＮＤゲート２５の出力もｌレベルとな
り、これによってフリツプフロツプ回路ＸＳの出力は０
レベルに反転するので、発振回路Ｌ」は再び発振を開始
し、さらにクロックパルス発生回路りも再びクロックパ
ルスφ１．φ、を順次出力する。したかって、この後、
演算回路４２は前記動作停止状態が解除され、再びクロ
ックパルスφ１．φ、に同期して演算処理を再開する。
出回路２２の出力が＠Ｏｍレベルから＠１″レベルに反
転する。するとムＮＤゲート２５の出力もｌレベルとな
り、これによってフリツプフロツプ回路ＸＳの出力は０
レベルに反転するので、発振回路Ｌ」は再び発振を開始
し、さらにクロックパルス発生回路りも再びクロックパ
ルスφ１．φ、を順次出力する。したかって、この後、
演算回路４２は前記動作停止状態が解除され、再びクロ
ックパルスφ１．φ、に同期して演算処理を再開する。
この時、ＶＤＤの値はＬＢＩＪの最小動作電圧−２ｖよ
りも十分に大きな値となっているため、演算回路４２は
誤動作することなく演算処理を行なう。またフリツプフ
ロツプ回路Ｌノの出力が反転してＯレベルになると、液
晶表示駆動回路４３も動作を再開する。電圧ＶＤＤがＶ
、に達した後は演算回路４２および液晶表示駆動回路４
３が共に動作を再開するため、ＬＳＩＪの電圧−電流特
性は直１１ｉｌＬＯから直１１Ｌ２に移行するが、この
時の移行速度の時定数は前記したようにコンデンサ６の
値を５μＦ、ＬＳＩ３の端子４．５間のインピーダンス
を２０ＯＫΩ程度とすれば１秒と充分に穏やかなものと
なる。そして、４常の演算処理はＶＤＤが再びｖ、に一
致する前に終了してしまい、ＬＢＩＪはＶＤＤがｖｌに
達する前にキー待ち状態となり、この後、ＬＢＩＪの電
圧−電流特性は直線Ｌ１に移行する。万一、演算処理が
終了する前にＶＤＤが再びｖｌに一致した場合でも、電
圧検出回路２１の出力が＠０”レベルに反転するために
上記と同様の動作が繰り返し行なわれるので、演算、処
理は最後才で正常に行なわれる。
りも十分に大きな値となっているため、演算回路４２は
誤動作することなく演算処理を行なう。またフリツプフ
ロツプ回路Ｌノの出力が反転してＯレベルになると、液
晶表示駆動回路４３も動作を再開する。電圧ＶＤＤがＶ
、に達した後は演算回路４２および液晶表示駆動回路４
３が共に動作を再開するため、ＬＳＩＪの電圧−電流特
性は直１１ｉｌＬＯから直１１Ｌ２に移行するが、この
時の移行速度の時定数は前記したようにコンデンサ６の
値を５μＦ、ＬＳＩ３の端子４．５間のインピーダンス
を２０ＯＫΩ程度とすれば１秒と充分に穏やかなものと
なる。そして、４常の演算処理はＶＤＤが再びｖ、に一
致する前に終了してしまい、ＬＢＩＪはＶＤＤがｖｌに
達する前にキー待ち状態となり、この後、ＬＢＩＪの電
圧−電流特性は直線Ｌ１に移行する。万一、演算処理が
終了する前にＶＤＤが再びｖｌに一致した場合でも、電
圧検出回路２１の出力が＠０”レベルに反転するために
上記と同様の動作が繰り返し行なわれるので、演算、処
理は最後才で正常に行なわれる。
このように上記実施例によれば、照度か低下して太陽電
池１からの出力電圧が低下した場合には、発振回路Ｌノ
における発振を停止してクロックパルスφｉ 、φ諺の
出力を停止し、これによって演算回路４２における動作
を一時停止し、演算回路４２の動作か停止している期間
に′１源電圧の回復を待ち、電源−圧が回復したら再び
クロックパルスφ鳳 、φ詭を出力させて演算回路４２
＃ｃおける動作を再開するようにしたので、従来、太陽
電池１への照度が１５０ ＬＵＸで誤動作を起こしてい
たの曇こ対し、上記実施例のものでは誤動作を起こすこ
とがない。すなわち、上記実施例回路のＬＳＩＪを備え
た演算処理装置では、電源供給手段として太陽電池を用
いた場合、従来よりも低い照度の環境でも誤動作を起こ
すことはない。
池１からの出力電圧が低下した場合には、発振回路Ｌノ
における発振を停止してクロックパルスφｉ 、φ諺の
出力を停止し、これによって演算回路４２における動作
を一時停止し、演算回路４２の動作か停止している期間
に′１源電圧の回復を待ち、電源−圧が回復したら再び
クロックパルスφ鳳 、φ詭を出力させて演算回路４２
＃ｃおける動作を再開するようにしたので、従来、太陽
電池１への照度が１５０ ＬＵＸで誤動作を起こしてい
たの曇こ対し、上記実施例のものでは誤動作を起こすこ
とがない。すなわち、上記実施例回路のＬＳＩＪを備え
た演算処理装置では、電源供給手段として太陽電池を用
いた場合、従来よりも低い照度の環境でも誤動作を起こ
すことはない。
第４図は前記２つの電圧検出回路２１．２２の具体的な
回路構成図である。２つの電圧検出回路ＪＪ、２３は図
示するように同一の回路形式になっているが、後述する
ように回路定数の違いによって各検出電圧を前記のよう
にｖｌおよびｖ鵞に設定している。したがって、一方の
電圧検出回路２１についてのみ以下番こ説明する。
回路構成図である。２つの電圧検出回路ＪＪ、２３は図
示するように同一の回路形式になっているが、後述する
ように回路定数の違いによって各検出電圧を前記のよう
にｖｌおよびｖ鵞に設定している。したがって、一方の
電圧検出回路２１についてのみ以下番こ説明する。
この回路はＮチャネルのＭＯｓトランジスタ５１〜５４
とＰチャネルのＭＯＳトランジスタ５５．５６および抵
抗５１〜５９によって構成されている。ゲートとドレイ
ンが短絡されたＭＯ８トランジスタ５１は定電圧回路と
して作用し、そのゲートとドレインの接続点Ａ点の電圧
は端子４における電圧ＶＤＤからトランジスタ５１のス
レッショルド電圧ＶＴＲだ、け浮いた値になる。したが
って、Ａ点と端子５との間に直列接続されている２つの
抵抗ｓｒ、ｓｓの抵抗値をＲ１ｅ Ｒ鵞 とすれば、両
抵抗ｓｒ、ｓｓの直列接続点Ｂ点の電圧ＶｌはＶ ｙｒ
＝ （ＶＤＤ−ＶＴＨ）ト入力とするＭＯＳ）ランジ
スタ５２は、・この電圧■１によってオンあるいはオフ
となる。そしてこのＭＯＳ）ラン、ジスタ５２がオンす
る時のオン抵抗ＲＯＭと、このＭＯＳ トランジスタ５
２と直列接続される抵抗５９の抵抗値Ｒ１とによってＶ
ＤＤが分割されるために、ＭＯＳトランジスタ５１と抵
抗５９の直列接続点Ｃ点の゛電葦たＭＯＳトランジスタ
５４．２のゲート、ソース間の電圧ＩＶＧＩＩＩはｌ
Ｙｅｓ ｌ ＝ Ｉ ＶＤｎ ｌ −ｌＶｍｌであり、
ＶＤＤがｏｖに近ずくに従ってＩ Ｗａｓ ）は小さく
なりそのオン抵抗ＲＵＮは急激に大きくなる。そしてこ
のオン抵抗ＲＯＮの変化量は８．の値によって制御する
ことができる。
とＰチャネルのＭＯＳトランジスタ５５．５６および抵
抗５１〜５９によって構成されている。ゲートとドレイ
ンが短絡されたＭＯ８トランジスタ５１は定電圧回路と
して作用し、そのゲートとドレインの接続点Ａ点の電圧
は端子４における電圧ＶＤＤからトランジスタ５１のス
レッショルド電圧ＶＴＲだ、け浮いた値になる。したが
って、Ａ点と端子５との間に直列接続されている２つの
抵抗ｓｒ、ｓｓの抵抗値をＲ１ｅ Ｒ鵞 とすれば、両
抵抗ｓｒ、ｓｓの直列接続点Ｂ点の電圧ＶｌはＶ ｙｒ
＝ （ＶＤＤ−ＶＴＨ）ト入力とするＭＯＳ）ランジ
スタ５２は、・この電圧■１によってオンあるいはオフ
となる。そしてこのＭＯＳ）ラン、ジスタ５２がオンす
る時のオン抵抗ＲＯＭと、このＭＯＳ トランジスタ５
２と直列接続される抵抗５９の抵抗値Ｒ１とによってＶ
ＤＤが分割されるために、ＭＯＳトランジスタ５１と抵
抗５９の直列接続点Ｃ点の゛電葦たＭＯＳトランジスタ
５４．２のゲート、ソース間の電圧ＩＶＧＩＩＩはｌ
Ｙｅｓ ｌ ＝ Ｉ ＶＤｎ ｌ −ｌＶｍｌであり、
ＶＤＤがｏｖに近ずくに従ってＩ Ｗａｓ ）は小さく
なりそのオン抵抗ＲＵＮは急激に大きくなる。そしてこ
のオン抵抗ＲＯＮの変化量は８．の値によって制御する
ことができる。
このことから、ＶＤＤが０ＶＩｌｌｌに近ずくと、Ｃ点
の電圧ＶＣは急激にＯＶｔこ近ずく。上記電圧ｖｃはＭ
ＯＳ）ランジスタｓｓ、ｓｓおよびＭＯＢ）ランジスタ
５４．５６それぞれからなる波形整形用のＣ−ＭＯＳイ
ンバータ６０．６１によって順次整形増幅される。そし
ていｔＶＤＤが小さくなり、ＶＣがインバータ６０の回
路スレッシュホールド電圧を横切ると、インバーターノ
の出力はＶＤＤレベルとなりさらにインバータリの出力
はＶＳＳレベル（”ｏ”レベル）となる。一方、これと
は反対にＶＤＤが大きくなり、ＶＣがインバータリの回
路スレッシュホールド電圧を横切ると、インパータリの
出力はＶＳａレベルとなりさらにインバータリの出力は
ＶＤＤレベル（″１ルベル）（！：ｆｊ６゜このように
電圧検出回路２１は特定の検出電圧と電源電圧ＶＤＤと
の一致を検出することかできることがわかる。そして検
出電圧をＶｌに設定するには、抵抗５９の抵抗値Ｒ８や
その他の回一定数たとえばＭＯＳ トランジスタ５２の
スレッショルド電圧等を選定することによって行なわれ
る。
の電圧ＶＣは急激にＯＶｔこ近ずく。上記電圧ｖｃはＭ
ＯＳ）ランジスタｓｓ、ｓｓおよびＭＯＢ）ランジスタ
５４．５６それぞれからなる波形整形用のＣ−ＭＯＳイ
ンバータ６０．６１によって順次整形増幅される。そし
ていｔＶＤＤが小さくなり、ＶＣがインバータ６０の回
路スレッシュホールド電圧を横切ると、インバーターノ
の出力はＶＤＤレベルとなりさらにインバータリの出力
はＶＳＳレベル（”ｏ”レベル）となる。一方、これと
は反対にＶＤＤが大きくなり、ＶＣがインバータリの回
路スレッシュホールド電圧を横切ると、インパータリの
出力はＶＳａレベルとなりさらにインバータリの出力は
ＶＤＤレベル（″１ルベル）（！：ｆｊ６゜このように
電圧検出回路２１は特定の検出電圧と電源電圧ＶＤＤと
の一致を検出することかできることがわかる。そして検
出電圧をＶｌに設定するには、抵抗５９の抵抗値Ｒ８や
その他の回一定数たとえばＭＯＳ トランジスタ５２の
スレッショルド電圧等を選定することによって行なわれ
る。
なお、この発明は上記した実施例に限定されるものでは
なく、たとえば上記実施例ではこの発明を電子式小型計
算機に実施した場合について説明したが、その他太陽電
池を電源供給手段とする各種演算処理装置に実施が可能
である。
なく、たとえば上記実施例ではこの発明を電子式小型計
算機に実施した場合について説明したが、その他太陽電
池を電源供給手段とする各種演算処理装置に実施が可能
である。
さらに電圧検出回路としては第４図に示すような構成の
ものについて説明したが、これはど′のような回路形式
のものを用いてもよい。
ものについて説明したが、これはど′のような回路形式
のものを用いてもよい。
以上説明したようにこの発明によれば、太陽電池を電源
電圧供給手段として用いた演算処理装置において、ある
程度まで照度が低下して太陽電池からの出力電圧が低下
しても、誤動作を起こすことのない演算処理装置を提供
することができる。
電圧供給手段として用いた演算処理装置において、ある
程度まで照度が低下して太陽電池からの出力電圧が低下
しても、誤動作を起こすことのない演算処理装置を提供
することができる。
第１図は太陽電池を使用した電子式小皺計算機の構成を
示すブロック図、第２図は太陽電池の電圧−電流特性図
、第３図はこの発明の一実施例の回路構成図、１ｓ４図
は上記実施例回路の一部の具体的な回路構成図である。 １・・・太陽電池、２・・・抵抗、３・・・ＬＳＩ、４
゜５・・・端子、６・・・コンデンサ、２，８・・・発
光ダイオード、９・・・キーボード、１ｏ・・・液晶表
示装置、２１．２２−・電圧検出回路、２８・・・フリ
ップフロップ回路、２＃・・・発振回路、３８・・・ク
ロックパルス発生回路、４２川演算回路、４３・・・液
晶表示駆動回路。 出願人代塩入 弁理士 鈴 江 武 彦第３図 第４Ｆ！！Ｉ
示すブロック図、第２図は太陽電池の電圧−電流特性図
、第３図はこの発明の一実施例の回路構成図、１ｓ４図
は上記実施例回路の一部の具体的な回路構成図である。 １・・・太陽電池、２・・・抵抗、３・・・ＬＳＩ、４
゜５・・・端子、６・・・コンデンサ、２，８・・・発
光ダイオード、９・・・キーボード、１ｏ・・・液晶表
示装置、２１．２２−・電圧検出回路、２８・・・フリ
ップフロップ回路、２＃・・・発振回路、３８・・・ク
ロックパルス発生回路、４２川演算回路、４３・・・液
晶表示駆動回路。 出願人代塩入 弁理士 鈴 江 武 彦第３図 第４Ｆ！！Ｉ
Claims (2)
- （１）太陽電池を電源電圧供給手段として用いた演算処
理装置において、演算処理部と、この演算処理部を駆動
するためのクロック信号を発生するクロック発生部と、
電源電圧と所定の異なる２つの検出電圧それぞれとの一
致を検出する電圧検出部と、上記電圧検出部において電
源電圧と値の小さな一方の検出電圧゛との一致が検出さ
れた際に上記クロック発生部の動作を停止させる手段と
、上記クロック発生部の動作の停止後、上記電圧検出部
において電源電圧と値の大きな他方の検出電圧との一致
が検出された際に上記クロック発生部の動作を再開させ
る手段とを具備したことを特徴とする演算処理装置。 - （２）前記電圧検出部における値の小さな検出電圧とし
て、前記演算処理部が誤動作を起こさない最小の値の近
傍に設定した特許請求の範囲第１項に記載の演算処理装
置０
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052024A JPS58168122A (ja) | 1982-03-30 | 1982-03-30 | 演算処理装置 |
| EP83102835A EP0090330B1 (en) | 1982-03-30 | 1983-03-22 | Arithmetic operation apparatus using solar cells |
| DE8383102835T DE3376695D1 (en) | 1982-03-30 | 1983-03-22 | Arithmetic operation apparatus using solar cells |
| US06/480,003 US4571690A (en) | 1982-03-30 | 1983-03-29 | Arithmetic operation apparatus using solar cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052024A JPS58168122A (ja) | 1982-03-30 | 1982-03-30 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58168122A true JPS58168122A (ja) | 1983-10-04 |
Family
ID=12903239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052024A Pending JPS58168122A (ja) | 1982-03-30 | 1982-03-30 | 演算処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4571690A (ja) |
| EP (1) | EP0090330B1 (ja) |
| JP (1) | JPS58168122A (ja) |
| DE (1) | DE3376695D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237027A (ja) * | 1985-07-06 | 1987-02-18 | ユングハンス、ウ−レン、ゲゼルシヤフト、ミツト、ベシユレンクテル、ハフツング | 小型電気機器 |
| JP2000098921A (ja) * | 1998-09-15 | 2000-04-07 | Xerox Corp | 周辺エネルギ供給によるディスプレイ |
| US6055642A (en) * | 1998-01-20 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Single chip clock control circuit operating independently of CPU control |
| US6873193B2 (en) | 2002-12-13 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Two-level supply voltage detection circuit |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225180A (ja) * | 1986-03-26 | 1987-10-03 | Murata Mfg Co Ltd | 放電管用高圧電源 |
| JPS6375877U (ja) * | 1986-11-07 | 1988-05-20 | ||
| US5339446A (en) * | 1986-12-26 | 1994-08-16 | Kabushiki Kaisha Toshiba | Power supply and method for use in a computer system to confirm a save operation of the computer system and to stop a supply of power to the computer system after confirmation |
| JPH0255590A (ja) * | 1988-08-16 | 1990-02-23 | Mitsubishi Electric Corp | モータ制御装置 |
| US5287286A (en) * | 1989-07-31 | 1994-02-15 | Kabushiki Kaisha Toshiba | Low-battery state detecting system and method for detecting the residual capacity of a battery from the variation in battery voltage |
| JP3291011B2 (ja) * | 1990-11-30 | 2002-06-10 | ナルデック株式会社 | 太陽電池を有する車両の電子デバイスのための保護装置 |
| EP0591561B1 (de) * | 1992-09-30 | 1999-04-28 | Siemens Aktiengesellschaft | Integrierte Schaltung zur Erzeugung eines Reset-Signals |
| JP2008141013A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US8063866B2 (en) * | 2007-11-15 | 2011-11-22 | Toshiba Matsushita Display Technology Co., Ltd. | Display device capable of measuring an illuminance and widening a dynamic range of the measured illuminance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025299A (ja) * | 1973-07-04 | 1975-03-17 | ||
| JPS5013524B1 (ja) * | 1969-04-30 | 1975-05-20 | ||
| JPS56147254A (en) * | 1980-04-18 | 1981-11-16 | Canon Inc | Electronic apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264962A (en) * | 1978-02-07 | 1981-04-28 | Beam Engineering Kabushiki Kaisha | Small-sized electronic calculator |
| US4234920A (en) * | 1978-11-24 | 1980-11-18 | Engineered Systems, Inc. | Power failure detection and restart system |
| US4333136A (en) * | 1979-11-26 | 1982-06-01 | Baker Richard H | Solar powered automatic turn-on control (SPA-TOC) unit and method |
| US4375662A (en) * | 1979-11-26 | 1983-03-01 | Exxon Research And Engineering Co. | Method of and apparatus for enabling output power of solar panel to be maximized |
| JPS573119A (en) * | 1980-06-04 | 1982-01-08 | Canon Inc | Electronic apparatus |
| JPS57208733A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Preventing circuit for malfunction |
| US4428020A (en) * | 1981-10-14 | 1984-01-24 | Scm Corporation | Power supply sensing circuitry |
-
1982
- 1982-03-30 JP JP57052024A patent/JPS58168122A/ja active Pending
-
1983
- 1983-03-22 DE DE8383102835T patent/DE3376695D1/de not_active Expired
- 1983-03-22 EP EP83102835A patent/EP0090330B1/en not_active Expired
- 1983-03-29 US US06/480,003 patent/US4571690A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013524B1 (ja) * | 1969-04-30 | 1975-05-20 | ||
| JPS5025299A (ja) * | 1973-07-04 | 1975-03-17 | ||
| JPS56147254A (en) * | 1980-04-18 | 1981-11-16 | Canon Inc | Electronic apparatus |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237027A (ja) * | 1985-07-06 | 1987-02-18 | ユングハンス、ウ−レン、ゲゼルシヤフト、ミツト、ベシユレンクテル、ハフツング | 小型電気機器 |
| US6055642A (en) * | 1998-01-20 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Single chip clock control circuit operating independently of CPU control |
| JP2000098921A (ja) * | 1998-09-15 | 2000-04-07 | Xerox Corp | 周辺エネルギ供給によるディスプレイ |
| US6873193B2 (en) | 2002-12-13 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Two-level supply voltage detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0090330B1 (en) | 1988-05-18 |
| EP0090330A3 (en) | 1985-03-13 |
| EP0090330A2 (en) | 1983-10-05 |
| DE3376695D1 (en) | 1988-06-23 |
| US4571690A (en) | 1986-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58168122A (ja) | 演算処理装置 | |
| JP2007114802A (ja) | Ｌｃｄディスプレイ駆動装置 | |
| JP3274935B2 (ja) | マイクロコンピュータ | |
| CN110545095A (zh) | 快速掉电信号检测电路及检测电源电压抖动的上电复位装置 | |
| JPH0622010B2 (ja) | 演算表示用集積回路 | |
| US4157588A (en) | Miniature type electronic device | |
| US4074256A (en) | Driver circuit for driving electrochromic display device | |
| US5398001A (en) | Self-timing four-phase clock generator | |
| CN217238692U (zh) | Lcd驱动电路 | |
| US4122661A (en) | Electronic timepiece digital display drive circuit | |
| US20050195044A1 (en) | Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method | |
| JPH02210492A (ja) | 液晶表示駆動装置 | |
| WO2005029675A1 (ja) | バックアップ回路 | |
| US12273102B2 (en) | System for turning off power consumption of auxiliary startup circuit | |
| JPS6275828A (ja) | キ−回路 | |
| JPS5828608B2 (ja) | 演算処理装置 | |
| GB1475724A (en) | Pulse generator circuits | |
| JPS6013205B2 (ja) | 電源供給方式 | |
| CN114822443B (zh) | Lcd驱动电路的驱动方法 | |
| CN108333915A (zh) | 时间信号赋值电路、减法计数器以及倒计时装置 | |
| JPS5831215Y2 (ja) | 電源供給制御回路 | |
| JP3379422B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JPS5923129B2 (ja) | 発振回路 | |
| JPS5888688A (ja) | 小型電子機器の電源供給方式 | |
| JPH09181574A (ja) | 発振回路 |