JPH11162182A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH11162182A JPH11162182A JP32603397A JP32603397A JPH11162182A JP H11162182 A JPH11162182 A JP H11162182A JP 32603397 A JP32603397 A JP 32603397A JP 32603397 A JP32603397 A JP 32603397A JP H11162182 A JPH11162182 A JP H11162182A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- refresh
- block
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 230000015654 memory Effects 0.000 claims description 256
- 238000000034 method Methods 0.000 claims description 18
- 230000002159 abnormal effect Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 230000008901 benefit Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 2
- 230000001502 supplementing effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 ユーザが意図的にリフレッシュ動作を実行で
き、かつ、確実なリフレッシュを実行できる不揮発性半
導体記憶装置を提供する。 【解決手段】 この不揮発性半導体記憶装置は、コマン
ドステートマシン６は、入力されたリフレッシュコマン
ドを解読し、ライトステートマシン１に解読した結果を
送る。ライトステートマシン１は、上記解読した結果に
従ってリフレッシュを実行する。この不揮発性半導体記
憶装置では、ユーザが、リフレッシュコマンドを設定す
ることによって、随時、リフレッシュを実行できる。し
たがって、リフレッシュがやり易くなり、使いやすいメ
モリを提供できる。
き、かつ、確実なリフレッシュを実行できる不揮発性半
導体記憶装置を提供する。 【解決手段】 この不揮発性半導体記憶装置は、コマン
ドステートマシン６は、入力されたリフレッシュコマン
ドを解読し、ライトステートマシン１に解読した結果を
送る。ライトステートマシン１は、上記解読した結果に
従ってリフレッシュを実行する。この不揮発性半導体記
憶装置では、ユーザが、リフレッシュコマンドを設定す
ることによって、随時、リフレッシュを実行できる。し
たがって、リフレッシュがやり易くなり、使いやすいメ
モリを提供できる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータや情
報携帯機器に用いられるメモリに関する。より詳しく
は、電気的なデータの書き込みと消去が可能な不揮発性
半導体記憶装置に関する。特に、一つのメモリセル内に
多値（二値以上）のデータを記憶する不揮発性半導体記
憶装置に関する。
報携帯機器に用いられるメモリに関する。より詳しく
は、電気的なデータの書き込みと消去が可能な不揮発性
半導体記憶装置に関する。特に、一つのメモリセル内に
多値（二値以上）のデータを記憶する不揮発性半導体記
憶装置に関する。
【０００２】
【従来の技術】従来の不揮発性メモリの一つに、ＥＰＲ
ＯＭ(イレーザブル・プログラマブル・リード・オンリ
・メモリ)がある。ＥＰＲＯＭは、ユーザによるデータ
の書き込みが可能である。
ＯＭ(イレーザブル・プログラマブル・リード・オンリ
・メモリ)がある。ＥＰＲＯＭは、ユーザによるデータ
の書き込みが可能である。
【０００３】しかし、このＥＰＲＯＭのデータを消去す
るには、ＥＰＲＯＭに紫外線を照射する必要があり、こ
の紫外線照射により、全メモリアレイのデータが一括し
て消去される。このため、データを書き換える度に、Ｅ
ＰＲＯＭを基板から取り外す作業が必要であった。
るには、ＥＰＲＯＭに紫外線を照射する必要があり、こ
の紫外線照射により、全メモリアレイのデータが一括し
て消去される。このため、データを書き換える度に、Ｅ
ＰＲＯＭを基板から取り外す作業が必要であった。
【０００４】また、ＥＰＲＯＭは、メモリセル面積が小
さく、大容量化に適している反面、紫外線照射でデータ
を消去するので、窓付きパッケージを必要とする。ま
た、プログラマ（または、ライタ）と呼ばれる書き込み
装置によって書き込みを行う必要があるので、書き込み
時にシステムから取り外す必要がある。
さく、大容量化に適している反面、紫外線照射でデータ
を消去するので、窓付きパッケージを必要とする。ま
た、プログラマ（または、ライタ）と呼ばれる書き込み
装置によって書き込みを行う必要があるので、書き込み
時にシステムから取り外す必要がある。
【０００５】一方、従来からあるＥＥＰＲＯＭ(エレク
トリカリ・イレーザブル・プログラマブル・ロム)はシ
ステム内で電気的に書き換えが可能であるが、ＥＰＲＯ
Ｍの１.５倍から２倍程度のメモリセル面積を要するた
め、サイズアップとコストアップを招き、大容量化が困
難である。
トリカリ・イレーザブル・プログラマブル・ロム)はシ
ステム内で電気的に書き換えが可能であるが、ＥＰＲＯ
Ｍの１.５倍から２倍程度のメモリセル面積を要するた
め、サイズアップとコストアップを招き、大容量化が困
難である。
【０００６】そこで、最近では、両者の中間的な記憶装
置として、フラッシュメモリ（またはフラッシュＥＰＲ
ＯＭ）と呼ばれるメモリが開発されている。
置として、フラッシュメモリ（またはフラッシュＥＰＲ
ＯＭ）と呼ばれるメモリが開発されている。
【０００７】このフラッシュメモリは、チップを一括し
て電気的に消去するか、または、セクタまたはブロック
と呼ばれるある領域のメモリセルを一括して電気的に消
去する機能を持つ不揮発性半導体記憶装置である。この
フラッシュメモリのメモリセル面積は、ＥＰＲＯＭ程度
の値を実現できる。
て電気的に消去するか、または、セクタまたはブロック
と呼ばれるある領域のメモリセルを一括して電気的に消
去する機能を持つ不揮発性半導体記憶装置である。この
フラッシュメモリのメモリセル面積は、ＥＰＲＯＭ程度
の値を実現できる。
【０００８】上記フラッシュメモリのメモリセルとして
は、例えば、米国特許Ｎｏ．５２４９１５８や、米国特
許Ｎｏ．５２４５５７０において開示されている図５に
示すものがある。図５に示すメモリセル５０１は、浮遊
ゲート型電界効果トランジスタ構造を有しており、１素
子で１ビット（１セル）を構成できるから、高集積化し
易い。
は、例えば、米国特許Ｎｏ．５２４９１５８や、米国特
許Ｎｏ．５２４５５７０において開示されている図５に
示すものがある。図５に示すメモリセル５０１は、浮遊
ゲート型電界効果トランジスタ構造を有しており、１素
子で１ビット（１セル）を構成できるから、高集積化し
易い。
【０００９】メモリセル５０１へのデータの書き込み
は、制御ゲート電極５０２に約１２Ｖ、ドレイン５０３
に約７Ｖ、ソース５０５に０Ｖを印加し、ドレイン接合
近傍で発生させたホットエレクトロンを浮遊ゲート電極
５０６に注入することにより行なわれる。このデータ書
き込みによって、メモリセル５０１の制御ゲート電極５
０２から見たしきい値電圧が高くなる。
は、制御ゲート電極５０２に約１２Ｖ、ドレイン５０３
に約７Ｖ、ソース５０５に０Ｖを印加し、ドレイン接合
近傍で発生させたホットエレクトロンを浮遊ゲート電極
５０６に注入することにより行なわれる。このデータ書
き込みによって、メモリセル５０１の制御ゲート電極５
０２から見たしきい値電圧が高くなる。
【００１０】また、図５に示す浮遊ゲート型電界効果ト
ランジスタ構造を有したメモリセル５０１は、１素子で
多値をとるように構成すると高集積化が一層容易にな
る。たとえば、メモリセル５０１に、数百ｍＶ間隔で２
のｎ乗の状態を取る複数のしきい値Ｖｔｈを持たせると
良い。
ランジスタ構造を有したメモリセル５０１は、１素子で
多値をとるように構成すると高集積化が一層容易にな
る。たとえば、メモリセル５０１に、数百ｍＶ間隔で２
のｎ乗の状態を取る複数のしきい値Ｖｔｈを持たせると
良い。
【００１１】このメモリセル５０１へのデータの書き込
みは、ソース５０５を０Ｖにし、制御ゲート電極５０６
に約１２Ｖで数マイクロ秒のパルスを印加し、ドレイン
５０３に約７Ｖで数マイクロ秒のパルスを印加して、ド
レイン接合近傍で発生させたホットエレクトロンを浮遊
ゲート電極５０６に注入することにより行われる。
みは、ソース５０５を０Ｖにし、制御ゲート電極５０６
に約１２Ｖで数マイクロ秒のパルスを印加し、ドレイン
５０３に約７Ｖで数マイクロ秒のパルスを印加して、ド
レイン接合近傍で発生させたホットエレクトロンを浮遊
ゲート電極５０６に注入することにより行われる。
【００１２】この書き込みによって、メモリセル５０１
の制御ゲート電極５０２から見たしきい値電圧Ｖｔｈは
高くなる。上記制御ゲート電極５０２に印加する電圧、
ドレイン電圧、または、制御ゲート電極５０２やドレイ
ン５０３に加えるパルス値を変化させることによって、
しきい値電圧Ｖｔｈを変えることができる。
の制御ゲート電極５０２から見たしきい値電圧Ｖｔｈは
高くなる。上記制御ゲート電極５０２に印加する電圧、
ドレイン電圧、または、制御ゲート電極５０２やドレイ
ン５０３に加えるパルス値を変化させることによって、
しきい値電圧Ｖｔｈを変えることができる。
【００１３】一方、上記メモリセル５０１に書き込んだ
データを消去するには、制御ゲート電極５０６を接地
し、ソース５０５に正の高電圧（約１２Ｖ）を印加し
て、浮遊ゲート電極５０６とソース５０５の間に高電界
を発生させ、簿いゲート酸化膜を通したトンネル現象を
利用して浮遊ゲート電極５０６に蓄積された電子をソー
ス５０５に引き抜く。
データを消去するには、制御ゲート電極５０６を接地
し、ソース５０５に正の高電圧（約１２Ｖ）を印加し
て、浮遊ゲート電極５０６とソース５０５の間に高電界
を発生させ、簿いゲート酸化膜を通したトンネル現象を
利用して浮遊ゲート電極５０６に蓄積された電子をソー
ス５０５に引き抜く。
【００１４】このデータ消去は、通常ブロック単位（例
えば、１６Ｋバイトや６４Ｋバイト単位）で行われる。
この消去によって、制御ゲート電極５０２から見たしき
い値電圧Ｖｔhは低くなる。ここで、メモリセル５０１
は、選択トランジスタを持っていないので、過剰な消去
が行われて、しきい値電圧が負になると、読み出し時に
正しいデータが読み出せなくなるという致命的な不良が
起こる。
えば、１６Ｋバイトや６４Ｋバイト単位）で行われる。
この消去によって、制御ゲート電極５０２から見たしき
い値電圧Ｖｔhは低くなる。ここで、メモリセル５０１
は、選択トランジスタを持っていないので、過剰な消去
が行われて、しきい値電圧が負になると、読み出し時に
正しいデータが読み出せなくなるという致命的な不良が
起こる。
【００１５】また、このメモリセル５０１のデータ読み
出しは、ソース５０５に０Ｖを印加し、ドレイン５０３
に約１Ｖ程度の低電圧を印加し、制御ゲート５０２には
約５Ｖ程度の電圧を印加し、この時に流れるチャンネル
電流の大小が、情報の「１」と「０」とに対応すること
を利用して行う。ここで、ドレイン電圧を低電圧にする
のは、寄生的な弱い書き込み動作（いわゆるソフトライ
ト）を防止するためである。
出しは、ソース５０５に０Ｖを印加し、ドレイン５０３
に約１Ｖ程度の低電圧を印加し、制御ゲート５０２には
約５Ｖ程度の電圧を印加し、この時に流れるチャンネル
電流の大小が、情報の「１」と「０」とに対応すること
を利用して行う。ここで、ドレイン電圧を低電圧にする
のは、寄生的な弱い書き込み動作（いわゆるソフトライ
ト）を防止するためである。
【００１６】また、多値記憶データを読み出すときに
は、ソース５０５に０Ｖを印加し、ドレイン５０３に約
１Ｖ程度の低電圧を印加し、制御ゲート電極５０２に印
加する電圧を変化させる。そして、チャンネル電流が流
れたときの制御ゲート電極５０２への印加電圧の値を利
用して、多値記憶データの読み出しを行う。
は、ソース５０５に０Ｖを印加し、ドレイン５０３に約
１Ｖ程度の低電圧を印加し、制御ゲート電極５０２に印
加する電圧を変化させる。そして、チャンネル電流が流
れたときの制御ゲート電極５０２への印加電圧の値を利
用して、多値記憶データの読み出しを行う。
【００１７】上記メモリセル５０１では、書き込みをド
レイン５０３側で行い、消去をソース側で行うので、接
合プロファイルはそれぞれの動作に適するように個別に
最適化するのが望ましい。すなわち、ソース５０５、ド
レイン５０３は非対称構造となっており、ドレイン接合
では書き込み効率を高めるために電界集中型プロファイ
ルを用い、ソース接合では高電圧が印加可能な電界緩和
型プロファイルを採用している。
レイン５０３側で行い、消去をソース側で行うので、接
合プロファイルはそれぞれの動作に適するように個別に
最適化するのが望ましい。すなわち、ソース５０５、ド
レイン５０３は非対称構造となっており、ドレイン接合
では書き込み効率を高めるために電界集中型プロファイ
ルを用い、ソース接合では高電圧が印加可能な電界緩和
型プロファイルを採用している。
【００１８】ところで、消去時にソース５０５に高電圧
を印加する方法では、ソース接合の耐圧を高めなければ
ならないので、ソース電極側を微細化し難いという問題
がある。また、ソース近傍でホットホールが発生し、そ
の一部がトンネル絶縁膜中にトラップされ、セルの信頼
性が低下するという問題がある。
を印加する方法では、ソース接合の耐圧を高めなければ
ならないので、ソース電極側を微細化し難いという問題
がある。また、ソース近傍でホットホールが発生し、そ
の一部がトンネル絶縁膜中にトラップされ、セルの信頼
性が低下するという問題がある。
【００１９】そこで、他の消去の例としては、負ゲート
消去法がある。この方法では、制御ゲート５０２に負電
圧（約−１０Ｖ）を印加し、ソース５０５に電源電圧
（約５Ｖ）を印加して、トンネル電流によって消去を行
う。この消去方法の利点の一つは、消去時にソース５０
５に印加される電圧が低いので、ソース側の接合耐圧が
低くてもよくなり、セルのゲート長を短縮すること可能
なことである。また、負ゲート消去法を用いると、消去
ブロックサイズを小さくして、セクタ消去し易い利点も
ある。
消去法がある。この方法では、制御ゲート５０２に負電
圧（約−１０Ｖ）を印加し、ソース５０５に電源電圧
（約５Ｖ）を印加して、トンネル電流によって消去を行
う。この消去方法の利点の一つは、消去時にソース５０
５に印加される電圧が低いので、ソース側の接合耐圧が
低くてもよくなり、セルのゲート長を短縮すること可能
なことである。また、負ゲート消去法を用いると、消去
ブロックサイズを小さくして、セクタ消去し易い利点も
ある。
【００２０】また、ソース５０５に高電界を加える消去
方法では、バンド間トンネル電流が流れ、その電流値が
チップ全体で数ｍＡにもなるので、昇圧回路の使用が困
難になる。したがって、従来は消去用の高電圧Ｖppをチ
ップ外部から供給していた。
方法では、バンド間トンネル電流が流れ、その電流値が
チップ全体で数ｍＡにもなるので、昇圧回路の使用が困
難になる。したがって、従来は消去用の高電圧Ｖppをチ
ップ外部から供給していた。
【００２１】また、上記負ゲート消去方法では、ソース
５０５に電源電圧Ｖcc(５Ｖまたは３Ｖ)を供給すること
が可能になるので、単一電源化が比較的容易に可能にな
るという利点がある。
５０５に電源電圧Ｖcc(５Ｖまたは３Ｖ)を供給すること
が可能になるので、単一電源化が比較的容易に可能にな
るという利点がある。
【００２２】また、書き込みにホットエレクトロンを用
いる方法では、書き込み時に１セル当たり約１ｍＡの電
流が流れるので、従来のＥＰＲＯＭと同様に、ＦＮトン
ネル電流を用い、書き込み時に１セル当たりに流れる電
流を少なくするフラッシュメモリもある。
いる方法では、書き込み時に１セル当たり約１ｍＡの電
流が流れるので、従来のＥＰＲＯＭと同様に、ＦＮトン
ネル電流を用い、書き込み時に１セル当たりに流れる電
流を少なくするフラッシュメモリもある。
【００２３】半導体プロセスの微細化や電池駆動の携帯
型機器の普及とともに動作電源の低電圧化が要望されて
いる。そのため、５Ｖ単一動作ではなく、３.３Ｖ単一
動作のメモリが要望されており、活発に開発されてい
る。
型機器の普及とともに動作電源の低電圧化が要望されて
いる。そのため、５Ｖ単一動作ではなく、３.３Ｖ単一
動作のメモリが要望されており、活発に開発されてい
る。
【００２４】電源電圧Ｖｃｃを３.３Ｖにして、読み出
しを行う場合、現状のフラッシュＥＰＲＯＭでは、制御
ゲート線（ワード線）に電源電位(Ｖｃｃ＝３．３Ｖ)を
印加している。あるいは、高速化と動作マージンの拡大
のために、内部昇圧した約５Ｖを、制御ゲート線に印加
している。
しを行う場合、現状のフラッシュＥＰＲＯＭでは、制御
ゲート線（ワード線）に電源電位(Ｖｃｃ＝３．３Ｖ)を
印加している。あるいは、高速化と動作マージンの拡大
のために、内部昇圧した約５Ｖを、制御ゲート線に印加
している。
【００２５】このような不揮発性半導体記憶装置は、短
時間での書き込みと読み出しが可能なＲＡＭ（ランダム
アクセスメモリ）に比べて、多くの動作状態を持つ。こ
の多くの動作状態とは、書き込み、ブロック消去、全チ
ップ一括消去、状態レジスタの読みだし等である。この
ような多数の動作状態を、外部制御信号（/ＣＥ,/ＷＥ,
/ＣＥなど）の組み合わせに対応させると、従来のＥＰ
ＲＯＭ、ＥＥＰＲＯＭが備えている制御信号では足らな
くなるので、新しい制御信号を追加する必要が生じる。
その結果、使い勝手が悪くなる。
時間での書き込みと読み出しが可能なＲＡＭ（ランダム
アクセスメモリ）に比べて、多くの動作状態を持つ。こ
の多くの動作状態とは、書き込み、ブロック消去、全チ
ップ一括消去、状態レジスタの読みだし等である。この
ような多数の動作状態を、外部制御信号（/ＣＥ,/ＷＥ,
/ＣＥなど）の組み合わせに対応させると、従来のＥＰ
ＲＯＭ、ＥＥＰＲＯＭが備えている制御信号では足らな
くなるので、新しい制御信号を追加する必要が生じる。
その結果、使い勝手が悪くなる。
【００２６】そこで、米国特許Ｎｏ．５０５３９９０に
あるように、制御信号線を増加させずに、コマンド方式
をとる方法が提案され、主流になっている。この不揮発
性半導体記憶装置では、ユーザが入力したコマンドは、
コマンドステートマシーン(ＣＳＭ)に入る。そして、上
記コマンドは、このコマンドステートマシーンで認識さ
れる。そして、このコマンドステートマシーンの認識に
基づき、ライトステートマシーン(ＷＳＭ)が、上記コマ
ンドに対応した動作（消去／書き込み等）を実行する。
あるように、制御信号線を増加させずに、コマンド方式
をとる方法が提案され、主流になっている。この不揮発
性半導体記憶装置では、ユーザが入力したコマンドは、
コマンドステートマシーン(ＣＳＭ)に入る。そして、上
記コマンドは、このコマンドステートマシーンで認識さ
れる。そして、このコマンドステートマシーンの認識に
基づき、ライトステートマシーン(ＷＳＭ)が、上記コマ
ンドに対応した動作（消去／書き込み等）を実行する。
【００２７】そして、この種の不揮発性半導体記憶装置
としては、チップ内の消去ブロックの大きさを不均等に
分割したもの（米国持許Ｎｏ．５２４９１５８）や、均
等に分割したもの（米国特許Ｎｏ．５２４５５７０）が
ある。
としては、チップ内の消去ブロックの大きさを不均等に
分割したもの（米国持許Ｎｏ．５２４９１５８）や、均
等に分割したもの（米国特許Ｎｏ．５２４５５７０）が
ある。
【００２８】また、書き込み動作と消去動作の両方を、
ＦＮトンネル電流で行うものや、メモリセルを直列に８
個または１６個接続したＮＡＮＤ型と呼ばれるメモリセ
ルもある。このＮＡＮＤ型メモリセルは、ＮＯＲ型メモ
リセルに比べて、読み出し速度が遅いが、メモリセルサ
イズを小さくできる利点がある。
ＦＮトンネル電流で行うものや、メモリセルを直列に８
個または１６個接続したＮＡＮＤ型と呼ばれるメモリセ
ルもある。このＮＡＮＤ型メモリセルは、ＮＯＲ型メモ
リセルに比べて、読み出し速度が遅いが、メモリセルサ
イズを小さくできる利点がある。
【００２９】上述したように、通常は１個のメモリセル
に２値（１ビット）を記憶するが、４値(２ビット)や８
値(３ビット)、更には、１６値(４ビット)など、多値を
記録する試みがある。
に２値（１ビット）を記憶するが、４値(２ビット)や８
値(３ビット)、更には、１６値(４ビット)など、多値を
記録する試みがある。
【００３０】ここで、図１１に、リフレッシュを行うこ
とが可能な不揮発性半導体記憶装置(特開平７‐３７３
９７号)を示す。図１１に示されるように、この不揮発
性半導体記憶装置１１０は外部よりアドレスやデータ等
が入力される。また、不揮発性半導体記憶装置１１０
は、列デコーダ１１２，ワード線デコーダ１１４，読み
出し／書き込み／消去回路要素１１６を有し、読み出し
／書き込み／消去回路要素１１６は、列デコーダ１１２
及びワード線デコーダ１１４の両方に結合される。不揮
発性半導体記憶装置１１０内のメモリセルは、種々のセ
ク夕（１１８，１２０，１２２，１２４，１２６，１２
８）に分割される。セクタ１１８、セク夕１２０、及び
セクタ１２２は、列デコーダ１１２からの共通のビット
線につながり、セクタ１２４、セクタ１２６、及びセク
タ１２８は、列デコーダ１１２からの他の共通のビット
線につながる。更に、セクタ１１８とセクタ１２４，セ
クタ１２０とセクタ１２６，セクタ１２２とセクタ１２
８は、それぞれワード線デコーダ１１４からの共通のワ
ード線につながる。列デコーダ１１２からのビット線
は、センス増幅器１３０に結合されており、このセンス
増幅器は種々のセル上のデータを検出し外部に出力す
る。向、リフレッシュ回路要素１３２は、列デコーダ１
１２、ワード線デコーダ１１４、及び読み出し／書き込
み／消去回路要素１１６に結合されている。図１１にお
けるセクタを構成するメモリセルは、図１２のように接
続される。メモリセルＭＳは列デコーダ１１２とワード
線デコーダ１１４との間に結合されており、リフレッシ
ュ回路部１３２は、センス増幅器１５４からのデータ出
力に結合されている。また、消去サイクル計数器１５６
はリフレッシュ回路部１３２に結合され、かつ他のセク
タからの入力を受信する。リフレッシュ回路部１３２が
メモリセルＭＳの各アレイを読み出す周波数は消去サイ
クル計数器１５６によって決定される。消去サイクル計
数器１５６は、図１１に示されたセクタに電気的に関連
したセクタ内で行われ、消去サイクルの数を計数する。
すなわち、消去サイクル計数器５６は、図１１に示され
たセクタ内の擾乱状態を起こすおそれのある消去サイク
ルの数を計数する。消去サイクル計数器１５６は、不揮
発性半導体記憶装置１１０を含むシステムの特定の必要
性に従ってセットされる。例えば、消去サイクル計数器
１５６は、図１１に示されたセクタ内の優乱を起こすお
それのあるどのセクタからのどの１０消去サイクルの後
にもリフレッシュが起こるように、１０にセットされ
る。他の例では、消去サイクル計数器１５６は、１にセ
ットされる。
とが可能な不揮発性半導体記憶装置(特開平７‐３７３
９７号)を示す。図１１に示されるように、この不揮発
性半導体記憶装置１１０は外部よりアドレスやデータ等
が入力される。また、不揮発性半導体記憶装置１１０
は、列デコーダ１１２，ワード線デコーダ１１４，読み
出し／書き込み／消去回路要素１１６を有し、読み出し
／書き込み／消去回路要素１１６は、列デコーダ１１２
及びワード線デコーダ１１４の両方に結合される。不揮
発性半導体記憶装置１１０内のメモリセルは、種々のセ
ク夕（１１８，１２０，１２２，１２４，１２６，１２
８）に分割される。セクタ１１８、セク夕１２０、及び
セクタ１２２は、列デコーダ１１２からの共通のビット
線につながり、セクタ１２４、セクタ１２６、及びセク
タ１２８は、列デコーダ１１２からの他の共通のビット
線につながる。更に、セクタ１１８とセクタ１２４，セ
クタ１２０とセクタ１２６，セクタ１２２とセクタ１２
８は、それぞれワード線デコーダ１１４からの共通のワ
ード線につながる。列デコーダ１１２からのビット線
は、センス増幅器１３０に結合されており、このセンス
増幅器は種々のセル上のデータを検出し外部に出力す
る。向、リフレッシュ回路要素１３２は、列デコーダ１
１２、ワード線デコーダ１１４、及び読み出し／書き込
み／消去回路要素１１６に結合されている。図１１にお
けるセクタを構成するメモリセルは、図１２のように接
続される。メモリセルＭＳは列デコーダ１１２とワード
線デコーダ１１４との間に結合されており、リフレッシ
ュ回路部１３２は、センス増幅器１５４からのデータ出
力に結合されている。また、消去サイクル計数器１５６
はリフレッシュ回路部１３２に結合され、かつ他のセク
タからの入力を受信する。リフレッシュ回路部１３２が
メモリセルＭＳの各アレイを読み出す周波数は消去サイ
クル計数器１５６によって決定される。消去サイクル計
数器１５６は、図１１に示されたセクタに電気的に関連
したセクタ内で行われ、消去サイクルの数を計数する。
すなわち、消去サイクル計数器５６は、図１１に示され
たセクタ内の擾乱状態を起こすおそれのある消去サイク
ルの数を計数する。消去サイクル計数器１５６は、不揮
発性半導体記憶装置１１０を含むシステムの特定の必要
性に従ってセットされる。例えば、消去サイクル計数器
１５６は、図１１に示されたセクタ内の優乱を起こすお
それのあるどのセクタからのどの１０消去サイクルの後
にもリフレッシュが起こるように、１０にセットされ
る。他の例では、消去サイクル計数器１５６は、１にセ
ットされる。
【００３１】図１１を参照すると、例として、１０消去
サイクルの全部がセクタ１２０、セクタ１２２、及びセ
クタ１２４内にいったん行われると、１０にセットされ
る消去サイクル計数器１５６でもって、セクタ１１８に
対するリフレッシュが行われる。例えば、もし、セクタ
１２０内で２消去サイクルが、セクタ１２２内で５消去
サイクルが、及びセクタ２４内で３消去サイクルが行わ
れたとしたならば、セクタ１１８内で１リフレッシュサ
イクルが行われる。
サイクルの全部がセクタ１２０、セクタ１２２、及びセ
クタ１２４内にいったん行われると、１０にセットされ
る消去サイクル計数器１５６でもって、セクタ１１８に
対するリフレッシュが行われる。例えば、もし、セクタ
１２０内で２消去サイクルが、セクタ１２２内で５消去
サイクルが、及びセクタ２４内で３消去サイクルが行わ
れたとしたならば、セクタ１１８内で１リフレッシュサ
イクルが行われる。
【００３２】リフレッシュ回路部１３２は、不揮発性半
導体記憶装置１１０内の各セクタのリフレッシュに対し
て列デコーダ１１２及びワード線デコーダ１１４を制御
する。更に、消去サイクル計数器１５６は、リフレッシ
ュ回路部１３２が必要とされるに従い適当なセクタをリ
フレッシュするように、各セクタ内の消去サイクルを計
数する。このリフレッシュ動作を、図１３の流れ図に従
って行う。
導体記憶装置１１０内の各セクタのリフレッシュに対し
て列デコーダ１１２及びワード線デコーダ１１４を制御
する。更に、消去サイクル計数器１５６は、リフレッシ
ュ回路部１３２が必要とされるに従い適当なセクタをリ
フレッシュするように、各セクタ内の消去サイクルを計
数する。このリフレッシュ動作を、図１３の流れ図に従
って行う。
【００３３】以下、図１３のフローチャートを用いてリ
フレッシュ動作を説明する。最初に、ステップＳ４２へ
移行し、このステップＳ４２において、特定セルが、そ
れが既にプログラムされているかどうかを判定するため
に、上昇制御ゲート電圧（例えば７Ｖ）において読み出
される。プログラムセルは導通してはならないから、特
定セルの制御ゲートに上昇電圧を印加すると、そのセル
がプログラムされない限り導通し、かつその浮動ゲート
は導通を妨げるに充分な電荷をこのゲート上に有する。
もし、プログラムセルが既に擾乱されており、かつ或る
その電荷が、例えば、ワード線ストレスまたはビット線
ストレスを通して移動させるならば、その制御ゲートへ
の上昇電圧の使用の結果電流が流れる。したがって、判
定ステップＳ４４において、そのセルがプログラムされ
ているかどうかの初期判定が行われる。もし、ステップ
Ｓ４２において印加された上昇制御ゲート電圧におい
て、このセルを通して導通が起こらないならば、このセ
ルは既にプログラムされておりかつ擾乱されてはおら
ず、次のセルがステップＳ４６において読み出されるこ
とになる。「不導通」は、充分な導通がほとんど起こら
ないためにそのセルがプログラムされていると解釈され
ることを意味する。導通があると言うとき、それは、１
つのセルを通してこのセルが消去されたと解釈されるの
に充分な導通があることを意味する。しかしながら、も
し、ステップＳ４２おける上昇制御ゲート電圧の印加後
に既に導通が起こっているとステップＳ４４において判
定されるならば、ステップＳ４８へ移行する。ステップ
Ｓ４８において、その特定セルは、低下制御ゲート電圧
（例えば５Ｖ）において読み出される。この低下制御ゲ
ート電圧は、そのセルが消去セルであるならば不導通を
保証するに充分低くてはならず、かつ、ソフト書き込み
を通して既に擾乱されている消去セルに対しては導通を
結果するほど高くてはならない。判定ステップＳ５０に
おいて、そのセルがプログラムセルであるか否かが判定
される。もし、この低下制御ゲート電圧において導通が
あるならば、そのセルは消去セルであり、リフレッシュ
は必要なく、次のセルがステップＳ４６において読み出
される。しかしながら、低下制御ゲート電圧がその特定
セルに印加された後導通が起こらないならば、そのセル
は既にプログラムされているが、しかし擾乱されている
と判定される。導通は上昇制御ゲート電圧において起こ
ったが、しかし低下制御ゲート電圧においては起こらな
かったので、この情報が生じ、電荷の或るものがその浮
動ゲートを離れてしまったことを指示する。したがっ
て、ステップＳ５２へ移行して、その特定メモリセルが
リフレッシュされる。
フレッシュ動作を説明する。最初に、ステップＳ４２へ
移行し、このステップＳ４２において、特定セルが、そ
れが既にプログラムされているかどうかを判定するため
に、上昇制御ゲート電圧（例えば７Ｖ）において読み出
される。プログラムセルは導通してはならないから、特
定セルの制御ゲートに上昇電圧を印加すると、そのセル
がプログラムされない限り導通し、かつその浮動ゲート
は導通を妨げるに充分な電荷をこのゲート上に有する。
もし、プログラムセルが既に擾乱されており、かつ或る
その電荷が、例えば、ワード線ストレスまたはビット線
ストレスを通して移動させるならば、その制御ゲートへ
の上昇電圧の使用の結果電流が流れる。したがって、判
定ステップＳ４４において、そのセルがプログラムされ
ているかどうかの初期判定が行われる。もし、ステップ
Ｓ４２において印加された上昇制御ゲート電圧におい
て、このセルを通して導通が起こらないならば、このセ
ルは既にプログラムされておりかつ擾乱されてはおら
ず、次のセルがステップＳ４６において読み出されるこ
とになる。「不導通」は、充分な導通がほとんど起こら
ないためにそのセルがプログラムされていると解釈され
ることを意味する。導通があると言うとき、それは、１
つのセルを通してこのセルが消去されたと解釈されるの
に充分な導通があることを意味する。しかしながら、も
し、ステップＳ４２おける上昇制御ゲート電圧の印加後
に既に導通が起こっているとステップＳ４４において判
定されるならば、ステップＳ４８へ移行する。ステップ
Ｓ４８において、その特定セルは、低下制御ゲート電圧
（例えば５Ｖ）において読み出される。この低下制御ゲ
ート電圧は、そのセルが消去セルであるならば不導通を
保証するに充分低くてはならず、かつ、ソフト書き込み
を通して既に擾乱されている消去セルに対しては導通を
結果するほど高くてはならない。判定ステップＳ５０に
おいて、そのセルがプログラムセルであるか否かが判定
される。もし、この低下制御ゲート電圧において導通が
あるならば、そのセルは消去セルであり、リフレッシュ
は必要なく、次のセルがステップＳ４６において読み出
される。しかしながら、低下制御ゲート電圧がその特定
セルに印加された後導通が起こらないならば、そのセル
は既にプログラムされているが、しかし擾乱されている
と判定される。導通は上昇制御ゲート電圧において起こ
ったが、しかし低下制御ゲート電圧においては起こらな
かったので、この情報が生じ、電荷の或るものがその浮
動ゲートを離れてしまったことを指示する。したがっ
て、ステップＳ５２へ移行して、その特定メモリセルが
リフレッシュされる。
【００３４】
【発明が解決しようとする課題】近年の半導体技術の進
歩によって、不揮発性半導体記憶装置の浮遊ゲート５０
６下の酸化膜の膜厚は、約１００Å付近であり、今後と
も膜厚は薄くなっていくと予想される。しかし、膜厚が
薄くなるにしたがって、一般的にリーク電流が増加する
傾向にある。
歩によって、不揮発性半導体記憶装置の浮遊ゲート５０
６下の酸化膜の膜厚は、約１００Å付近であり、今後と
も膜厚は薄くなっていくと予想される。しかし、膜厚が
薄くなるにしたがって、一般的にリーク電流が増加する
傾向にある。
【００３５】しかるに、不揮発性半導体記憶装置である
上記フラッシュメモリでは、浮遊ゲート５０６上の電荷
の有無でデータを記憶しているので、プロセスが微細化
してトンネル酸化膜が薄くなると、リーク電流により電
荷が抜け易く、データが消え易くなるという問題が生じ
る。
上記フラッシュメモリでは、浮遊ゲート５０６上の電荷
の有無でデータを記憶しているので、プロセスが微細化
してトンネル酸化膜が薄くなると、リーク電流により電
荷が抜け易く、データが消え易くなるという問題が生じ
る。
【００３６】特に、４値（２ビット）や８値（３ビッ
ト）を記録する多値記録メモリでは、状態間の差（メモ
リセルのしきい値電圧Ｖｔｈ間の差）が小さくなるか
ら、上記リーク電流の増加は、一層深刻な間題になる。
ト）を記録する多値記録メモリでは、状態間の差（メモ
リセルのしきい値電圧Ｖｔｈ間の差）が小さくなるか
ら、上記リーク電流の増加は、一層深刻な間題になる。
【００３７】また、プロセスが微細化し、トンネル酸化
膜が薄くなると、リーク電流で電荷が抜け易くなるか
ら、歩留まりが悪くなるという間題もある。
膜が薄くなると、リーク電流で電荷が抜け易くなるか
ら、歩留まりが悪くなるという間題もある。
【００３８】特開昭６０-７４５７８号公報には、メモ
リセルの周辺回路にメモリセルの書き換え回数を記憶す
る手段を内蔵し、メモリセルの書き換え回数が所定値を
越えるごとに、メモリセル記憶内容をリフレッシュする
不揮発性記憶装置の記述がある。書き換え回数が所定値
を越えるごとにリフレッシュすると、ユーザが意図的に
リフレッシュする時期を選べないので、読み出しや書き
込みを行おうとした時に、所定回数を越えるとリフレッ
シュ動作に入ってしまい、使いにくい。
リセルの周辺回路にメモリセルの書き換え回数を記憶す
る手段を内蔵し、メモリセルの書き換え回数が所定値を
越えるごとに、メモリセル記憶内容をリフレッシュする
不揮発性記憶装置の記述がある。書き換え回数が所定値
を越えるごとにリフレッシュすると、ユーザが意図的に
リフレッシュする時期を選べないので、読み出しや書き
込みを行おうとした時に、所定回数を越えるとリフレッ
シュ動作に入ってしまい、使いにくい。
【００３９】特開平１−１３４７９３号公報には、電源
電圧の投入に呼応して、メモリセル記憶内容をリフレッ
シュする不揮発性記憶装置の記述がある。
電圧の投入に呼応して、メモリセル記憶内容をリフレッ
シュする不揮発性記憶装置の記述がある。
【００４０】特願平７−３７３９７号にはワード線電位
を上げ下げして、異なる読み出し電圧の下で２回判定し
た結果必要があるとメモリセル記憶内容をリフレッシュ
する不揮発性記憶装置の記述がある。
を上げ下げして、異なる読み出し電圧の下で２回判定し
た結果必要があるとメモリセル記憶内容をリフレッシュ
する不揮発性記憶装置の記述がある。
【００４１】いずれも、ユーザが意図的にリフレッシュ
動作と読み出し動作を選択できないし、ユーザにリフレ
ッシュ動作中かどうか分からないので使い勝手が悪い。
動作と読み出し動作を選択できないし、ユーザにリフレ
ッシュ動作中かどうか分からないので使い勝手が悪い。
【００４２】そこで、この発明の目的は、ユーザが意図
的にリフレッシュ動作を行うことができて使い勝手がよ
く、確実なリフレッシュを実行できる不揮発性半導体記
憶装置を提供することにある。
的にリフレッシュ動作を行うことができて使い勝手がよ
く、確実なリフレッシュを実行できる不揮発性半導体記
憶装置を提供することにある。
【００４３】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の不揮発性半導体記憶装置は、バス
サイクルによって外部から入力される特定のデータおよ
び/またはアドレスに応じて所定の動作を行うコマンド
方式でもって、メモリセルのデータを書き換る不揮発性
記憶装置であって、リフレッシュコマンドを設定するこ
とによって、ブロックまたはセクタ単位で上記メモリセ
ルの記憶データを書き換えて、上記メモリセルの記憶デ
ータをリフレッシュするリフレッシュ手段を備えたこと
を特徴としている。
に、請求項１の発明の不揮発性半導体記憶装置は、バス
サイクルによって外部から入力される特定のデータおよ
び/またはアドレスに応じて所定の動作を行うコマンド
方式でもって、メモリセルのデータを書き換る不揮発性
記憶装置であって、リフレッシュコマンドを設定するこ
とによって、ブロックまたはセクタ単位で上記メモリセ
ルの記憶データを書き換えて、上記メモリセルの記憶デ
ータをリフレッシュするリフレッシュ手段を備えたこと
を特徴としている。
【００４４】この請求項１の発明では、ユーザが、上記
リフレッシュコマンドを設定することによって、随時、
リフレッシュを実行できる。したがって、リフレッシュ
がやり易くなり、使いやすいメモリを提供できる。
リフレッシュコマンドを設定することによって、随時、
リフレッシュを実行できる。したがって、リフレッシュ
がやり易くなり、使いやすいメモリを提供できる。
【００４５】また、請求項２の発明は、バスサイクルに
よって外部から入力される特定のデータおよび/または
アドレスに応じて所定の動作を行うコマンド方式でもっ
て、メモリセルのデータを書き換える不揮発性記憶装置
であって、シングルブロックリフレッシュコマンドを設
定することによって、ブロックまたはセクタ単位で上記
メモリセルの記憶データを書き換え、上記メモリセルの
記憶データをリフレッシュするリフレッシュ手段を備え
たことを特徴としている。
よって外部から入力される特定のデータおよび/または
アドレスに応じて所定の動作を行うコマンド方式でもっ
て、メモリセルのデータを書き換える不揮発性記憶装置
であって、シングルブロックリフレッシュコマンドを設
定することによって、ブロックまたはセクタ単位で上記
メモリセルの記憶データを書き換え、上記メモリセルの
記憶データをリフレッシュするリフレッシュ手段を備え
たことを特徴としている。
【００４６】この請求項２の発明では、ユーザが、上記
シングルブロックリフレッシュコマンドを設定すること
によって、随時、リフレッシュを実行できる。したがっ
て、リフレッシュがやり易くなり、使いやすいメモリを
提供できる。また、ブロック単位でのリフレッシュが可
能になる。
シングルブロックリフレッシュコマンドを設定すること
によって、随時、リフレッシュを実行できる。したがっ
て、リフレッシュがやり易くなり、使いやすいメモリを
提供できる。また、ブロック単位でのリフレッシュが可
能になる。
【００４７】また、請求項３の発明は、バスサイクルに
よって外部から入力される特定のデータおよび/または
アドレスに応じて所定の動作を行うコマンド方式でもっ
て、メモリセルのデータの書き換えを行う不揮発性記憶
装置であって、フルチップリフレッシュコマンドを設定
することによって、ブロックまたはセクタ単位で上記メ
モリセルの記憶データを書き換え、上記メモリセルの記
憶データをリフレッシュするリフレッシュ手段を備えた
ことを特徴としている。
よって外部から入力される特定のデータおよび/または
アドレスに応じて所定の動作を行うコマンド方式でもっ
て、メモリセルのデータの書き換えを行う不揮発性記憶
装置であって、フルチップリフレッシュコマンドを設定
することによって、ブロックまたはセクタ単位で上記メ
モリセルの記憶データを書き換え、上記メモリセルの記
憶データをリフレッシュするリフレッシュ手段を備えた
ことを特徴としている。
【００４８】この請求項３の発明では、ユーザが、上記
フルチップリフレッシュコマンドを設定することによっ
て、随時、リフレッシュを実行できる。したがって、リ
フレッシュがやり易くなり、使いやすいメモリを提供で
きる。また、多数回のシングルブロックリフレッシュに
相当するフルチップリフレッシュを行えるから、リフレ
ッシュコマンドの入力に要する手間を省ける。
フルチップリフレッシュコマンドを設定することによっ
て、随時、リフレッシュを実行できる。したがって、リ
フレッシュがやり易くなり、使いやすいメモリを提供で
きる。また、多数回のシングルブロックリフレッシュに
相当するフルチップリフレッシュを行えるから、リフレ
ッシュコマンドの入力に要する手間を省ける。
【００４９】また、請求項４の発明は、請求項１乃至３
のいずれか１つに記載の不揮発性半導体記憶装置であっ
て、リフレッシュ動作時に、ワード線電位を高電圧回路
出力から与えるようにしたことを特徴としている。
のいずれか１つに記載の不揮発性半導体記憶装置であっ
て、リフレッシュ動作時に、ワード線電位を高電圧回路
出力から与えるようにしたことを特徴としている。
【００５０】この請求項４の発明では、リフレッシュ動
作時には、通常の読み出し動作時にワード線に電位を与
える回路とは異なる高電圧回路から、ワード線に電位を
与えるから、リフレッシュ動作の安定化を図れる。
作時には、通常の読み出し動作時にワード線に電位を与
える回路とは異なる高電圧回路から、ワード線に電位を
与えるから、リフレッシュ動作の安定化を図れる。
【００５１】また、請求項５の発明は、請求項１乃至３
のいずれか１つに記載の不揮発性半導体記憶装置であっ
て、上記コマンドが実行されると、内部高電圧発生回路
で、電源電圧以上の高電圧を発生し、ワード線の電位
を、上記高電圧を基にして、通常の読み出し時と同等の
ワード線電圧にして、メモリセルからの第１の読み出し
を行い、続いて、ワード線の電位を、上記高電圧を基に
して、通常の読み出し時よりも高いワード線電圧にし
て、メモリセルからの第２の読み出しを行う読み出し手
段と、上記第１の読み出しによって読み出したデータと
上記第２の読み出しによって読み出したデータとを比較
し、この２つのデータが同じであれば、上記メモリセル
が記憶しているデータが正常であると判断し、上記２つ
のデータが異なっていれば、上記メモリセルが記憶して
いるデータが異常であると判断する読み出しデータ比較
判断手段とを備え、上記リフレッシュ手段は、上記デー
タ比較判断手段が上記データが異常であると判断したと
きに、上記メモリセルに弱い書き込みを行って、上記メ
モリセルのしきい値電圧を所定値だけ高めるリフレッシ
ュ動作を行うことを特徴としている。
のいずれか１つに記載の不揮発性半導体記憶装置であっ
て、上記コマンドが実行されると、内部高電圧発生回路
で、電源電圧以上の高電圧を発生し、ワード線の電位
を、上記高電圧を基にして、通常の読み出し時と同等の
ワード線電圧にして、メモリセルからの第１の読み出し
を行い、続いて、ワード線の電位を、上記高電圧を基に
して、通常の読み出し時よりも高いワード線電圧にし
て、メモリセルからの第２の読み出しを行う読み出し手
段と、上記第１の読み出しによって読み出したデータと
上記第２の読み出しによって読み出したデータとを比較
し、この２つのデータが同じであれば、上記メモリセル
が記憶しているデータが正常であると判断し、上記２つ
のデータが異なっていれば、上記メモリセルが記憶して
いるデータが異常であると判断する読み出しデータ比較
判断手段とを備え、上記リフレッシュ手段は、上記デー
タ比較判断手段が上記データが異常であると判断したと
きに、上記メモリセルに弱い書き込みを行って、上記メ
モリセルのしきい値電圧を所定値だけ高めるリフレッシ
ュ動作を行うことを特徴としている。
【００５２】この請求項５の発明では、上記読み出し手
段で、通常の読み出しである第１の読み出しと、ワード
線に通常よりも高い電圧を与える第２の読み出しを行
い、上記読み出しデータ比較判断手段で、上記２つの読
み出しによる２つのデータが異なっているときに、リフ
レッシュ手段による弱い書き込みを行って、メモリセル
のしきい値電圧を所定値だけ高めてリフレッシュ動作を
行う。
段で、通常の読み出しである第１の読み出しと、ワード
線に通常よりも高い電圧を与える第２の読み出しを行
い、上記読み出しデータ比較判断手段で、上記２つの読
み出しによる２つのデータが異なっているときに、リフ
レッシュ手段による弱い書き込みを行って、メモリセル
のしきい値電圧を所定値だけ高めてリフレッシュ動作を
行う。
【００５３】上記２つのデータが不一致であるときに
は、浮遊ゲートからの電荷抜けが起こっているから、上
記弱い書き込みでもって、上記浮遊ゲートに電荷を補う
ことにより、データの消失を防げる。
は、浮遊ゲートからの電荷抜けが起こっているから、上
記弱い書き込みでもって、上記浮遊ゲートに電荷を補う
ことにより、データの消失を防げる。
【００５４】したがって、この請求項５の発明によれ
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
【００５５】また、請求項６の発明は、請求項１乃至３
のいずれか１つに記載の不揮発性半導体記憶装置におい
て、上記コマンドが実行されると、内部高電圧発生回路
で、電源電圧以上の高電圧を発生し、ワード線の電位
を、上記高電圧を基にして、通常の読み出し時と同等の
ワード線電圧にして、メモリセルからの第１の読み出し
を行い、続いて、ワード線の電位を、上記出力電圧VCCH
を基にして、通常の読み出し時よりも低いワード線電圧
にして、メモリセルからの第２の読み出しを行う読み出
し手段と、上記第１の読み出しによって読み出したデー
タと上記第２の読み出しによって読み出したデータとを
比較し、この２つのデータが同じであれば、上記メモリ
セルが記憶しているデータが正常であると判断し、上記
２つのデータが異なっていれば、上記メモリセルが記憶
しているデータが異常であると判断する読み出しデータ
比較判断手段とを備え、上記リフレッシュ手段は、上記
データ比較判断手段が、上記データが異常であると判断
したときに、上記メモリセルのしきい値を所定値だけ低
めるリフレッシュ動作を行うことを特徴としている。
のいずれか１つに記載の不揮発性半導体記憶装置におい
て、上記コマンドが実行されると、内部高電圧発生回路
で、電源電圧以上の高電圧を発生し、ワード線の電位
を、上記高電圧を基にして、通常の読み出し時と同等の
ワード線電圧にして、メモリセルからの第１の読み出し
を行い、続いて、ワード線の電位を、上記出力電圧VCCH
を基にして、通常の読み出し時よりも低いワード線電圧
にして、メモリセルからの第２の読み出しを行う読み出
し手段と、上記第１の読み出しによって読み出したデー
タと上記第２の読み出しによって読み出したデータとを
比較し、この２つのデータが同じであれば、上記メモリ
セルが記憶しているデータが正常であると判断し、上記
２つのデータが異なっていれば、上記メモリセルが記憶
しているデータが異常であると判断する読み出しデータ
比較判断手段とを備え、上記リフレッシュ手段は、上記
データ比較判断手段が、上記データが異常であると判断
したときに、上記メモリセルのしきい値を所定値だけ低
めるリフレッシュ動作を行うことを特徴としている。
【００５６】この請求項６の発明では、上記読み出し手
段で、通常の読み出しである第１の読み出しと、ワード
線に通常よりも低い電圧を与える第２の読み出しを行
い、上記読み出しデータ比較判断手段で、上記２つの読
み出しによる２つのデータが異なっているときに、リフ
レッシュ手段によるを行って、メモリセルのしきい値電
圧を所定値だけ低めてリフレッシュ動作を行う。
段で、通常の読み出しである第１の読み出しと、ワード
線に通常よりも低い電圧を与える第２の読み出しを行
い、上記読み出しデータ比較判断手段で、上記２つの読
み出しによる２つのデータが異なっているときに、リフ
レッシュ手段によるを行って、メモリセルのしきい値電
圧を所定値だけ低めてリフレッシュ動作を行う。
【００５７】上記２つのデータが不一致であるときに
は、浮遊ゲートへの電荷侵入が起こっているから、上記
消去動作もしくは消去動作後の弱い書き込みでもって、
上記浮遊ゲートの電荷を減少させることにより、データ
の消失を防げる。
は、浮遊ゲートへの電荷侵入が起こっているから、上記
消去動作もしくは消去動作後の弱い書き込みでもって、
上記浮遊ゲートの電荷を減少させることにより、データ
の消失を防げる。
【００５８】したがって、この請求項６の発明によれ
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
【００５９】また、請求項７の発明は、請求項５に記載
の不揮発性半導体記憶装置において、上記データ比較判
断手段が、上記データが異常であると判断して、上記リ
フレッシュ手段が、上記メモリセルに弱い書き込みを行
っているときに、上記メモリセルに弱い書き込みを行う
必要がある旨の情報ビットを、上記メモリセルが属する
ブロックのブロックステータスレジスタもしくはステー
タスレジスタに設定し、上記弱い書き込みによるリフレ
ッシュ動作が完了すれば、上記情報ビットをクリアする
メモリリフレッシュ動作状態報知手段を備えたことを特
徴としている。
の不揮発性半導体記憶装置において、上記データ比較判
断手段が、上記データが異常であると判断して、上記リ
フレッシュ手段が、上記メモリセルに弱い書き込みを行
っているときに、上記メモリセルに弱い書き込みを行う
必要がある旨の情報ビットを、上記メモリセルが属する
ブロックのブロックステータスレジスタもしくはステー
タスレジスタに設定し、上記弱い書き込みによるリフレ
ッシュ動作が完了すれば、上記情報ビットをクリアする
メモリリフレッシュ動作状態報知手段を備えたことを特
徴としている。
【００６０】この請求項７の発明では、上記メモリリフ
レッシュ動作状態報知手段によって、上記メモリセルに
弱い書き込みを行う必要がある旨の情報ビットを上記レ
ジスタに設定し、上記弱い書き込みが完了すれば、上記
情報ビットをクリアする。したがって、メモリセルに書
き込みを行うという比較的時間がかかる動作が行われて
いるか否かを、この情報ビットでユーザに知らせること
ができる。
レッシュ動作状態報知手段によって、上記メモリセルに
弱い書き込みを行う必要がある旨の情報ビットを上記レ
ジスタに設定し、上記弱い書き込みが完了すれば、上記
情報ビットをクリアする。したがって、メモリセルに書
き込みを行うという比較的時間がかかる動作が行われて
いるか否かを、この情報ビットでユーザに知らせること
ができる。
【００６１】また、請求項８の発明は、請求項６に記載
の不揮発性半導体記憶装置において、上記データ比較判
断手段が、上記データが異常であると判断して、上記リ
フレッシュ手段が、上記メモリセルのしきい値を所定値
だけ低めるリフレッシュ動作を行っているときに、上記
メモリセルのリフレッシュ動作を行う必要がある旨の情
報ビットを、上記メモリセルが属するブロックのブロッ
クステータスレジスタもしくはステータスレジスタに設
定するメモリリフレッシュ動作状態報知手段を備えたこ
とを特徴としている。
の不揮発性半導体記憶装置において、上記データ比較判
断手段が、上記データが異常であると判断して、上記リ
フレッシュ手段が、上記メモリセルのしきい値を所定値
だけ低めるリフレッシュ動作を行っているときに、上記
メモリセルのリフレッシュ動作を行う必要がある旨の情
報ビットを、上記メモリセルが属するブロックのブロッ
クステータスレジスタもしくはステータスレジスタに設
定するメモリリフレッシュ動作状態報知手段を備えたこ
とを特徴としている。
【００６２】この請求項８の発明では、上記メモリリフ
レッシュ動作状態報知手段によって、上記メモリセルの
しきい値を所定値だけ低めるリフレッシュ動作を行う必
要がある旨の情報ビットを上記レジスタに設定し、上記
リフレッシュ動作が完了すれば、上記情報ビットをクリ
アする。したがって、メモリセルのリフレッシュいう比
較的時間がかかる動作が行われているか否かを、この情
報ビットでユーザに知らせることができる。
レッシュ動作状態報知手段によって、上記メモリセルの
しきい値を所定値だけ低めるリフレッシュ動作を行う必
要がある旨の情報ビットを上記レジスタに設定し、上記
リフレッシュ動作が完了すれば、上記情報ビットをクリ
アする。したがって、メモリセルのリフレッシュいう比
較的時間がかかる動作が行われているか否かを、この情
報ビットでユーザに知らせることができる。
【００６３】また、上記メモリセルのしきい値を所定値
だけ低めるには、浮遊ゲートから電荷を抜く必要があ
り、消去動作を行う必要がある。しかし、消去動作は、
ブロックもしくはセクタ単位で行う必要があり、目的の
メモリセルだけを消去することはできない。したがっ
て、上記メモリセルが属するブロックを消去する必要が
あるという情報をレジスタに設定するのである。そし
て、レジスタ読み出しモード時に、このレジスタから、
デバイスの外部に上記情報を読み出すことによって、ユ
ーザに上記情報を知らせることができる。
だけ低めるには、浮遊ゲートから電荷を抜く必要があ
り、消去動作を行う必要がある。しかし、消去動作は、
ブロックもしくはセクタ単位で行う必要があり、目的の
メモリセルだけを消去することはできない。したがっ
て、上記メモリセルが属するブロックを消去する必要が
あるという情報をレジスタに設定するのである。そし
て、レジスタ読み出しモード時に、このレジスタから、
デバイスの外部に上記情報を読み出すことによって、ユ
ーザに上記情報を知らせることができる。
【００６４】また、請求項９の発明は、請求項５または
６に記載の不揮発性半導体記憶装置において、上記リフ
レッシュ手段が行うリフレッシュ動作の対象となるメモ
リセルが属するブロックが所定サイズよりも小さいか否
かを判断するブロックサイズ判定手段を有し、上記リフ
レッシュ手段は、上記ブロックサイズ判定手段が、上記
ブロックが所定サイズよりも小さいと判断したときに
は、上記リフレッシュ動作時に、内蔵記憶部に上記ブロ
ックのデータを退避してから、上記ブロックのデータを
消去し、その後、上記内蔵記憶部に退避したデータを上
記メモリセルに書き込むことを特徴としている。
６に記載の不揮発性半導体記憶装置において、上記リフ
レッシュ手段が行うリフレッシュ動作の対象となるメモ
リセルが属するブロックが所定サイズよりも小さいか否
かを判断するブロックサイズ判定手段を有し、上記リフ
レッシュ手段は、上記ブロックサイズ判定手段が、上記
ブロックが所定サイズよりも小さいと判断したときに
は、上記リフレッシュ動作時に、内蔵記憶部に上記ブロ
ックのデータを退避してから、上記ブロックのデータを
消去し、その後、上記内蔵記憶部に退避したデータを上
記メモリセルに書き込むことを特徴としている。
【００６５】この請求項９の発明では、上記ブロックサ
イズ判定手段で、リフレッシュ動作の対象となるメモリ
セルが属するブロックが所定サイズよりも小さいか否か
を判断し、上記所定サイズよりも小さいと判断したとき
には、内蔵記憶部に上記ブロックのデータを退避し、上
記ブロックのデータを消去してから、上記内蔵記憶部に
退避したデータを上記メモリセルに書き直す(リフレッ
シュする)ことができる。
イズ判定手段で、リフレッシュ動作の対象となるメモリ
セルが属するブロックが所定サイズよりも小さいか否か
を判断し、上記所定サイズよりも小さいと判断したとき
には、内蔵記憶部に上記ブロックのデータを退避し、上
記ブロックのデータを消去してから、上記内蔵記憶部に
退避したデータを上記メモリセルに書き直す(リフレッ
シュする)ことができる。
【００６６】また、請求項１０の発明は、請求項５また
は６に記載の不揮発性半導体記憶装置において、上記リ
フレッシュ手段が行うリフレッシュ動作の対象となるメ
モリセルが属するブロックが所定サイズよりも小さいか
否かを判断するブロックサイズ判定手段を有し、上記リ
フレッシュ手段は、上記ブロックサイズ判定手段が、上
記ブロックが所定サイズよりも小さくないと判断したと
きには、上記リフレッシュ動作時に、外部の記憶部に上
記ブロックのデータを退避してから、上記ブロックのデ
ータを消去し、その後、上記外部記憶部に退避したデー
タを上記メモリセルに書き込むことを特徴としている。
は６に記載の不揮発性半導体記憶装置において、上記リ
フレッシュ手段が行うリフレッシュ動作の対象となるメ
モリセルが属するブロックが所定サイズよりも小さいか
否かを判断するブロックサイズ判定手段を有し、上記リ
フレッシュ手段は、上記ブロックサイズ判定手段が、上
記ブロックが所定サイズよりも小さくないと判断したと
きには、上記リフレッシュ動作時に、外部の記憶部に上
記ブロックのデータを退避してから、上記ブロックのデ
ータを消去し、その後、上記外部記憶部に退避したデー
タを上記メモリセルに書き込むことを特徴としている。
【００６７】この請求項１０の発明では、上記ブロック
サイズ判定手段で、リフレッシュ動作の対象となるメモ
リセルが属するブロックが所定サイズよりも小さくない
ときには、外部の記憶部に上記ブロックのデータを退避
し、上記ブロックのデータを消去してから、上記外部記
憶部に退避したデータを上記メモリセルに書き込むこと
ができる。
サイズ判定手段で、リフレッシュ動作の対象となるメモ
リセルが属するブロックが所定サイズよりも小さくない
ときには、外部の記憶部に上記ブロックのデータを退避
し、上記ブロックのデータを消去してから、上記外部記
憶部に退避したデータを上記メモリセルに書き込むこと
ができる。
【００６８】また、請求項１１の発明は、請求項９また
は１０に記載の不揮発性半導体記憶装置において、上記
ブロックのデータを退避する記憶部を、不揮発性記憶装
置で構成したことを特徴としている。
は１０に記載の不揮発性半導体記憶装置において、上記
ブロックのデータを退避する記憶部を、不揮発性記憶装
置で構成したことを特徴としている。
【００６９】この請求項１１の発明では、上記ブロック
のデータを退避する記憶部を、不揮発性記憶装置で構成
したから、リフレッシュ中の電源オフによる退避データ
の消失を防止できる。
のデータを退避する記憶部を、不揮発性記憶装置で構成
したから、リフレッシュ中の電源オフによる退避データ
の消失を防止できる。
【００７０】また、請求項１２の発明は、請求項１また
は２に記載の不揮発性半導体記憶装置において、上記リ
フレッシュ手段は、リフレッシュ中断コマンドでもって
リフレッシュ動作を一時中断し、リフレッシュ再開コマ
ンドでもって一時中断したリフレッシュ動作を再開する
ことを特徴としている。
は２に記載の不揮発性半導体記憶装置において、上記リ
フレッシュ手段は、リフレッシュ中断コマンドでもって
リフレッシュ動作を一時中断し、リフレッシュ再開コマ
ンドでもって一時中断したリフレッシュ動作を再開する
ことを特徴としている。
【００７１】この請求項１２の発明では、比較的時間の
かかるリフレッシュ動作を、上記リフレッシュ中断コマ
ンドで中断させて、別の動作の実行を可能にでき、この
別の動作が終われば、上記リフレッシュ再開コマンドに
よって一時中断したコマンドを再開することができる。
したがって、この請求項１２の発明によれば、使い勝手
のよい不揮発性メモリを実現できる。
かかるリフレッシュ動作を、上記リフレッシュ中断コマ
ンドで中断させて、別の動作の実行を可能にでき、この
別の動作が終われば、上記リフレッシュ再開コマンドに
よって一時中断したコマンドを再開することができる。
したがって、この請求項１２の発明によれば、使い勝手
のよい不揮発性メモリを実現できる。
【００７２】また、請求項１３の発明は、請求項１２に
記載の不揮発性半導体記憶装置において、上記リフレッ
シュ中断コマンドを、消去中断コマンドで兼用してお
り、上記リフレッシュ再開コマンドを、消去再開コマン
ドで兼用していることを特徴としている。
記載の不揮発性半導体記憶装置において、上記リフレッ
シュ中断コマンドを、消去中断コマンドで兼用してお
り、上記リフレッシュ再開コマンドを、消去再開コマン
ドで兼用していることを特徴としている。
【００７３】この請求項１３の発明では、リフレッシュ
中断コマンド,リフレッシュ再開コマンドを、消去中断
コマンド,消去再開コマンドでもって兼用しているか
ら、コマンドの数の増加を抑えることができ、制御を簡
潔にできる。
中断コマンド,リフレッシュ再開コマンドを、消去中断
コマンド,消去再開コマンドでもって兼用しているか
ら、コマンドの数の増加を抑えることができ、制御を簡
潔にできる。
【００７４】また、請求項１４の発明は、請求項１乃至
１３のいずれか１つに記載の不揮発性半導体記憶装置お
いて、１つのメモリセルに多値データを記憶するように
なっていることを特徴としている。
１３のいずれか１つに記載の不揮発性半導体記憶装置お
いて、１つのメモリセルに多値データを記憶するように
なっていることを特徴としている。
【００７５】この請求項１４の発明では、多値データを
記憶するメモリセルのリフレッシュ動作を確実に行え
る。
記憶するメモリセルのリフレッシュ動作を確実に行え
る。
【００７６】また、請求項１５の発明は、請求項５また
は６に記載の不揮発性半導体記憶装置において、上記リ
フレッシュ手段は、上記メモリセルへ複数回の書き込み
を行って、しきい値電圧を多段階に変えることによっ
て、書き換えを行うことを特徴としている。
は６に記載の不揮発性半導体記憶装置において、上記リ
フレッシュ手段は、上記メモリセルへ複数回の書き込み
を行って、しきい値電圧を多段階に変えることによっ
て、書き換えを行うことを特徴としている。
【００７７】この請求項１５の発明では、多段階書き込
みでもって、リフレッシュを実行するから、リフレッシ
ュ動作の確実性をさらに向上できる。すなわち、書き込
みパルスを少なくとも２回以上出力させて、しきい値状
態１からしきい値状態２へ移行させるから、１回のパル
ス出力だけで、状態１から状態２を越えてしまうといっ
た書き込みミスの確率を低くできる。
みでもって、リフレッシュを実行するから、リフレッシ
ュ動作の確実性をさらに向上できる。すなわち、書き込
みパルスを少なくとも２回以上出力させて、しきい値状
態１からしきい値状態２へ移行させるから、１回のパル
ス出力だけで、状態１から状態２を越えてしまうといっ
た書き込みミスの確率を低くできる。
【００７８】
【発明の実施の形態】以下、本発明を図示の実施の形態
により、詳細に説明する。
により、詳細に説明する。
【００７９】図１に、本発明の不揮発性半導体記憶装置
の実施の形態としてのフラッシュメモリのブロック図を
示す。
の実施の形態としてのフラッシュメモリのブロック図を
示す。
【００８０】このフラッシュメモリは、ライトステート
マシン（ＷＳＭ）１とブロック選択回路２を含んだ書込
/消去/選択部３と、消去/書込み電圧発生回路５とコマ
ンドステートマシン（ＣＳＭ）６を備えている。
マシン（ＷＳＭ）１とブロック選択回路２を含んだ書込
/消去/選択部３と、消去/書込み電圧発生回路５とコマ
ンドステートマシン（ＣＳＭ）６を備えている。
【００８１】上記書込/消去/選択部３は、ローデコーダ
７とセンスアンプ８とコラムデコーダ１０とｎ個の消去
ブロック１１とブロック選択回路２を有している。
７とセンスアンプ８とコラムデコーダ１０とｎ個の消去
ブロック１１とブロック選択回路２を有している。
【００８２】上記ライトステートマシン１には、上記消
去/書込み電圧発生回路５からの信号が入力されるよう
になっている。また、上記コマンドステートマシン６に
は、/ＷＥ信号と/ＣＥ信号と/ＯＥ信号およびリセット
信号が入力されるようになっている。そして、このコマ
ンドステートマシン６および上記書込/消去/選択部３
は、データ線およびアドレス線に接続されている。
去/書込み電圧発生回路５からの信号が入力されるよう
になっている。また、上記コマンドステートマシン６に
は、/ＷＥ信号と/ＣＥ信号と/ＯＥ信号およびリセット
信号が入力されるようになっている。そして、このコマ
ンドステートマシン６および上記書込/消去/選択部３
は、データ線およびアドレス線に接続されている。
【００８３】上記消去/書込（プログラム）電圧発生回
路５は、外部電源Ｖｃｃに接続されていて、約１２Ｖの
高電圧を発生し、負ゲート消去を行う場合にはマイナス
電位を発生する。
路５は、外部電源Ｖｃｃに接続されていて、約１２Ｖの
高電圧を発生し、負ゲート消去を行う場合にはマイナス
電位を発生する。
【００８４】また、コマンドステートマシン６は、入力
されたコマンドを解読し、ライトステートマシーン１に
解読した結果を送る。
されたコマンドを解読し、ライトステートマシーン１に
解読した結果を送る。
【００８５】ライトステートマシン１は、コマンドステ
ートマシン６から入力されたコマンドに対応した消去動
作や書き込み動作等を実行する。コラムデコーダ１０
は、ワード線を選択し、ローデコーダ７はビット線を選
択する。
ートマシン６から入力されたコマンドに対応した消去動
作や書き込み動作等を実行する。コラムデコーダ１０
は、ワード線を選択し、ローデコーダ７はビット線を選
択する。
【００８６】ローデコーダ７で選択されたビット線はセ
ンスアンプ８で記憶状態をセンスされる。ブロック選択
回路２は、ｎ個ある消去ブロック１１,１１,１１…(ま
たはセクタ)から１個の消去ブロック１１を選択して、
そのブロックが消去禁止（ブロックロック状態）されて
いない時にはブロックのデータを一括消去する。なお、
上記消去ブロック１１を消去セクタとしてもよい。
ンスアンプ８で記憶状態をセンスされる。ブロック選択
回路２は、ｎ個ある消去ブロック１１,１１,１１…(ま
たはセクタ)から１個の消去ブロック１１を選択して、
そのブロックが消去禁止（ブロックロック状態）されて
いない時にはブロックのデータを一括消去する。なお、
上記消去ブロック１１を消去セクタとしてもよい。
【００８７】次に、図３に、この実施の形態のセンスア
ンプ３１とメモリセル群３２が接続された回路を示す。
このメモリセル群３２は、複数個のメモリセルＸ０,Ｘ
１,…,Ｘｎからなる。このメモリセルとしては、図５に
示す従来のものを用いても良く、強誘電体薄膜をゲート
酸化膜に用いたメモリセルを用いてもよい。強誘電体薄
膜をゲート酸化膜としたメモリセルによれば、分極反転
を利用するので、従来のように、極く薄いトンネル酸化
膜を用いなくても良く、さらに、高集積化できる利点が
ある。
ンプ３１とメモリセル群３２が接続された回路を示す。
このメモリセル群３２は、複数個のメモリセルＸ０,Ｘ
１,…,Ｘｎからなる。このメモリセルとしては、図５に
示す従来のものを用いても良く、強誘電体薄膜をゲート
酸化膜に用いたメモリセルを用いてもよい。強誘電体薄
膜をゲート酸化膜としたメモリセルによれば、分極反転
を利用するので、従来のように、極く薄いトンネル酸化
膜を用いなくても良く、さらに、高集積化できる利点が
ある。
【００８８】上記メモリセル群３２は、対応するトラン
ジスタ３５に接続され、このトランジスタ３５はトラン
ジスタ３６に接続されている。そして、このトランジス
タ３６はトランジスタ３７に接続され、トランジスタ３
７は電源に接続されている。上記トランジスタ３５と３
６との接続線はインバータ３９を介してトランジスタ３
６のゲートに接続されている。また、上記トランジスタ
３６と３７との接続線はセンスアンプ３１の入力側に接
続されている。なお、上記メモリセル群３２は、ソース
電位スイッチ３８に接続されている。
ジスタ３５に接続され、このトランジスタ３５はトラン
ジスタ３６に接続されている。そして、このトランジス
タ３６はトランジスタ３７に接続され、トランジスタ３
７は電源に接続されている。上記トランジスタ３５と３
６との接続線はインバータ３９を介してトランジスタ３
６のゲートに接続されている。また、上記トランジスタ
３６と３７との接続線はセンスアンプ３１の入力側に接
続されている。なお、上記メモリセル群３２は、ソース
電位スイッチ３８に接続されている。
【００８９】次に、図４に、この実施形態におけるリフ
レッシュ動作時に使用するワード線電位発生回路を示
す。このワード線電位発生回路は、分圧用抵抗２１とセ
ンスアンプ８を有し、図１のローデコーダ７に接続され
ている。また、このワード線電位発生回路は、ライトス
テートマシン１に内蔵されている。
レッシュ動作時に使用するワード線電位発生回路を示
す。このワード線電位発生回路は、分圧用抵抗２１とセ
ンスアンプ８を有し、図１のローデコーダ７に接続され
ている。また、このワード線電位発生回路は、ライトス
テートマシン１に内蔵されている。
【００９０】このワード線電位発生回路は、上記分圧用
抵抗２１によって、電位ＶＨＨを抵抗分割してリフレッ
シュ動作に必要なワード線電位の基準電圧を発生するも
のである。上記電位ＶＨＨは、図１に示した消去/書き
込み電圧発生回路５で発生される。
抵抗２１によって、電位ＶＨＨを抵抗分割してリフレッ
シュ動作に必要なワード線電位の基準電圧を発生するも
のである。上記電位ＶＨＨは、図１に示した消去/書き
込み電圧発生回路５で発生される。
【００９１】上記分圧用抵抗２１は、複数のタップ２１
Ａ,２１Ｂ,２１Ｃ,２１Ｄ,２１Ｅ,…,２１Ｆ,２１Ｇを
備える。このタップ２１Ａ,２１Ｂ,２１Ｃ,２１Ｄ,２１
Ｅ,…,２１Ｆ,２１Ｇは、スイッチ２５によって、いず
れかが選択されて、センスアンプ８に接続される。
Ａ,２１Ｂ,２１Ｃ,２１Ｄ,２１Ｅ,…,２１Ｆ,２１Ｇを
備える。このタップ２１Ａ,２１Ｂ,２１Ｃ,２１Ｄ,２１
Ｅ,…,２１Ｆ,２１Ｇは、スイッチ２５によって、いず
れかが選択されて、センスアンプ８に接続される。
【００９２】上記タップ２１Ａ〜２１Ｇからは、それぞ
れ、電圧Ｖ４,Ｖ４-ΔＶ,Ｖ３＋ΔＶ,Ｖ３,Ｖ３−ΔＶ,
…,Ｖφ＋ΔＶ,Ｖφが出力される。リフレッシュ動作時
に、ライトステートマシン１が出力する選択信号によっ
て、上記タップ２１Ａ〜２１Ｇの内からどれかが選択さ
れる。
れ、電圧Ｖ４,Ｖ４-ΔＶ,Ｖ３＋ΔＶ,Ｖ３,Ｖ３−ΔＶ,
…,Ｖφ＋ΔＶ,Ｖφが出力される。リフレッシュ動作時
に、ライトステートマシン１が出力する選択信号によっ
て、上記タップ２１Ａ〜２１Ｇの内からどれかが選択さ
れる。
【００９３】このワード線電位発生回路は、センスアン
プ２２に入力される信号φ１がＨレベルのときに動作を
開始し、このワード線電位発生回路の出力は、図１のロ
ーデコーダ７に出力される。
プ２２に入力される信号φ１がＨレベルのときに動作を
開始し、このワード線電位発生回路の出力は、図１のロ
ーデコーダ７に出力される。
【００９４】この実施形態において、図１に示す/ＣＥ
ピン５２と、/ＷＥピン５１を共にＬレベルにした第１
サイクル目に、図９のデータＡ７Ｈ（Ｈは１６進数）を
データピンに入力し、引き続き、/ＣＥピン５２と/ＷＥ
ピン５１を共にＬレベルにした第２サイクル目に、デー
タＤＯＨを入力する。これにより、コマンドステートマ
シン６に、フルチップ消去コマント゛が入力される。
ピン５２と、/ＷＥピン５１を共にＬレベルにした第１
サイクル目に、図９のデータＡ７Ｈ（Ｈは１６進数）を
データピンに入力し、引き続き、/ＣＥピン５２と/ＷＥ
ピン５１を共にＬレベルにした第２サイクル目に、デー
タＤＯＨを入力する。これにより、コマンドステートマ
シン６に、フルチップ消去コマント゛が入力される。
【００９５】通常、消去動作は、消去するブロック内の
全メモリセルにデータ「０」を書き込む（しきい値電圧
Ｖｔｈを大にする）ステップから始まる。そして、全メ
モリセルのしきい値電圧Ｖｔｈが規定値以上に揃うと、
消去するブロックを一括消去する（しきい値電圧Ｖｔh
を小にする）ステップに進む。これら一連の動作はライ
トステートマシン３が実行する。
全メモリセルにデータ「０」を書き込む（しきい値電圧
Ｖｔｈを大にする）ステップから始まる。そして、全メ
モリセルのしきい値電圧Ｖｔｈが規定値以上に揃うと、
消去するブロックを一括消去する（しきい値電圧Ｖｔh
を小にする）ステップに進む。これら一連の動作はライ
トステートマシン３が実行する。
【００９６】次に、図２に、この実施形態が４値メモリ
セルを備える場合に、この４値メモリセルのしきい値電
圧Ｖｔｈと、このしきい値電圧Ｖｔｈに対向するデータ
（１１,１０,０１,００）を示す。
セルを備える場合に、この４値メモリセルのしきい値電
圧Ｖｔｈと、このしきい値電圧Ｖｔｈに対向するデータ
（１１,１０,０１,００）を示す。
【００９７】上記４値メモリセルのしきい値電圧Ｖｔｈ
が電位Ｖ１以下の状態を状態１と呼び、データ１１に対
応させる。また、上記４値メモリセルのしきい値電圧Ｖ
ｔｈが電位Ｖ２以下の状態を、状態２と呼び、データ１
０に対応させる。また、４値メモリセルのしきい値電圧
Ｖｔｈが電位Ｖ３以下の状態を状態３と呼び、データ０
１に対応させる。また、上記４値メモリセルのしきい値
電圧Ｖｔｈが電位Ｖ３以上の状態を状態４と呼び、デー
タ００に対応させる。
が電位Ｖ１以下の状態を状態１と呼び、データ１１に対
応させる。また、上記４値メモリセルのしきい値電圧Ｖ
ｔｈが電位Ｖ２以下の状態を、状態２と呼び、データ１
０に対応させる。また、４値メモリセルのしきい値電圧
Ｖｔｈが電位Ｖ３以下の状態を状態３と呼び、データ０
１に対応させる。また、上記４値メモリセルのしきい値
電圧Ｖｔｈが電位Ｖ３以上の状態を状態４と呼び、デー
タ００に対応させる。
【００９８】図２に示すように、Ｖ１とＶ０,Ｖ２とＶ
１,Ｖ３とＶ２,Ｖ４とＶ３、それぞれの略中央の電圧値
でメモリセル数が最大になっている。
１,Ｖ３とＶ２,Ｖ４とＶ３、それぞれの略中央の電圧値
でメモリセル数が最大になっている。
【００９９】この実施形態の不揮発性半導体記憶装置の
入出力データが、８ビット（ｂ７,ｂ６,ｂ５,ｂ４,ｂ
３,ｂ２，ｂ１，ｂ０）のときには、２ビットを一単位
とする。すなわち、（ｂ７，ｂ６）、（ｂ５,ｂ４）、
（ｂ３，ｂ２）、（ｂ１,ｂ０）をメモリセル４個で記
憶する。また、場合によっては、連続しないビットずつ
を組にしてもよい。例えば、（ｂ７,ｂ３）、（ｂ６，
ｂ２）、（ｂ５，ｂ１）、（ｂ４,ｂ０）を組にする。
また、８値メモリセルでは、３ビットを一単位にする。
入出力データが、８ビット（ｂ７,ｂ６,ｂ５,ｂ４,ｂ
３,ｂ２，ｂ１，ｂ０）のときには、２ビットを一単位
とする。すなわち、（ｂ７，ｂ６）、（ｂ５,ｂ４）、
（ｂ３，ｂ２）、（ｂ１,ｂ０）をメモリセル４個で記
憶する。また、場合によっては、連続しないビットずつ
を組にしてもよい。例えば、（ｂ７,ｂ３）、（ｂ６，
ｂ２）、（ｂ５，ｂ１）、（ｂ４,ｂ０）を組にする。
また、８値メモリセルでは、３ビットを一単位にする。
【０１００】上記４値メモリセルでは、４値メモリセル
にデータ００を書き込む時には、図２の状態４以外の状
態から４値メモリセルに弱く書き込みを行い、４値メモ
リセルのしきい値電圧Ｖｔｈを電位Ｖ３以上に上げる。
また、４値メモリセルにデータ０１を書き込む場合に
は、図２の状態３以下の状態から弱く書き込みを行い、
４値メモリセルのしきい値電圧Ｖｔｈを電位Ｖ２以上か
つ電位Ｖ３以下にする。また、上記４値メモリセルにデ
ータ１０を書き込む場合には、図２の状態２以下の状態
から弱く書き込みを行い、４値メモリセルのしきい値電
圧Ｖｔｈを電位Ｖ１以上かつ電位Ｖ２以下にする。ま
た、上記４値メモリセルにデータ１１を書き込む場合に
は、しきい値電圧Ｖｔｈを状態１、すなわち電位Ｖ１以
下にし、消去する。
にデータ００を書き込む時には、図２の状態４以外の状
態から４値メモリセルに弱く書き込みを行い、４値メモ
リセルのしきい値電圧Ｖｔｈを電位Ｖ３以上に上げる。
また、４値メモリセルにデータ０１を書き込む場合に
は、図２の状態３以下の状態から弱く書き込みを行い、
４値メモリセルのしきい値電圧Ｖｔｈを電位Ｖ２以上か
つ電位Ｖ３以下にする。また、上記４値メモリセルにデ
ータ１０を書き込む場合には、図２の状態２以下の状態
から弱く書き込みを行い、４値メモリセルのしきい値電
圧Ｖｔｈを電位Ｖ１以上かつ電位Ｖ２以下にする。ま
た、上記４値メモリセルにデータ１１を書き込む場合に
は、しきい値電圧Ｖｔｈを状態１、すなわち電位Ｖ１以
下にし、消去する。
【０１０１】上記弱い書き込みとは、ワード線電位また
はビット線電位を下げた書き込み、あるいは、書き込み
パルス幅が狭い状態の書き込みを言い、一回の書き込み
パルスでメモリセルのしきい値電圧Ｖｔｈが少しずつ上
がる書き込みを言う。
はビット線電位を下げた書き込み、あるいは、書き込み
パルス幅が狭い状態の書き込みを言い、一回の書き込み
パルスでメモリセルのしきい値電圧Ｖｔｈが少しずつ上
がる書き込みを言う。
【０１０２】図２に示す状態１から状態２へ変化させる
のに必要な書き込みパルス印加数を少なくとも３回以上
必要にすると、書込み時に誤って状態２を越えてしまう
確率が小さくなる。
のに必要な書き込みパルス印加数を少なくとも３回以上
必要にすると、書込み時に誤って状態２を越えてしまう
確率が小さくなる。
【０１０３】これに対し、１回の書き込みパルスで、状
態１から状態２へ変化すると、状態１内で少しデータが
劣化した場合にパルスが印加されると、状態が１から２
に変わってしまい、状態１内でリフレッシュできない。
態１から状態２へ変化すると、状態１内で少しデータが
劣化した場合にパルスが印加されると、状態が１から２
に変わってしまい、状態１内でリフレッシュできない。
【０１０４】また、２回の書き込みパルスで、状態１か
ら状態２へ変化させる場合には、特に、多値記憶の場合
には、状態１内でほんの少しだけデータが劣化した場合
にパルスが印加されると、状態が変わってしまう可能性
や、誤ってリフレッシュパルスが印加されると状態が変
わってしまう可能性がある。したがって、リフレッシュ
動作により誤ったデータが書かれる可能性が生じる。
ら状態２へ変化させる場合には、特に、多値記憶の場合
には、状態１内でほんの少しだけデータが劣化した場合
にパルスが印加されると、状態が変わってしまう可能性
や、誤ってリフレッシュパルスが印加されると状態が変
わってしまう可能性がある。したがって、リフレッシュ
動作により誤ったデータが書かれる可能性が生じる。
【０１０５】したがって、この実施形態のように、３回
以上のパルスで状態１から状態２へ変化するような回路
構成にすることが望ましい。もっとも、状態変化に要す
る書き込みパルス印加の回数を２回以上にした場合で
も、１回にした場合に比べれば誤データ書込みを防ぐ効
果がある。
以上のパルスで状態１から状態２へ変化するような回路
構成にすることが望ましい。もっとも、状態変化に要す
る書き込みパルス印加の回数を２回以上にした場合で
も、１回にした場合に比べれば誤データ書込みを防ぐ効
果がある。
【０１０６】図９に、フラッシュメモリのコマンドの一
抜枠例を示す。なお、ユーザが入力したコマンドは、コ
マンドステートマシン６でコマンドを認識して、この認
識したコマンドをライトステートマシン１で実行する。
抜枠例を示す。なお、ユーザが入力したコマンドは、コ
マンドステートマシン６でコマンドを認識して、この認
識したコマンドをライトステートマシン１で実行する。
【０１０７】ブロック消去コマンドは、/ＣＥピン５２
と、/ＷＥピン５１を共にＬレベルにした第１サイクル
目に、データ２０Ｈ（Ｈは１６進数）をデータピンに入
力し、引き続いて、/ＣＥピン５２と /ＷＥピン５１と
を共にＬレベルにした第２サイクル目に、データＤＯＨ
と消去したいブロックアドレスを入力する。
と、/ＷＥピン５１を共にＬレベルにした第１サイクル
目に、データ２０Ｈ（Ｈは１６進数）をデータピンに入
力し、引き続いて、/ＣＥピン５２と /ＷＥピン５１と
を共にＬレベルにした第２サイクル目に、データＤＯＨ
と消去したいブロックアドレスを入力する。
【０１０８】書き込みコマンドは、/ＣＥピン５２と /
ＷＥピン５１を共にＬレベルにした第１サイクル目に、
データ４０Ｈ（Ｈは１６進数）をデータピンに入力し、
引き続いて、/ＣＥピン５２と/ＷＥピン５１とを共にＬ
レベルにした第２サイクル目に、メモリセルに書き込み
たいデータとメモリセルのアドレスを入力する。
ＷＥピン５１を共にＬレベルにした第１サイクル目に、
データ４０Ｈ（Ｈは１６進数）をデータピンに入力し、
引き続いて、/ＣＥピン５２と/ＷＥピン５１とを共にＬ
レベルにした第２サイクル目に、メモリセルに書き込み
たいデータとメモリセルのアドレスを入力する。
【０１０９】消去動作は、通常、時間が長くかかるの
で、消去中断コマンドがある。消去中断コマンドは、/
ＣＥピン５２と /ＷＥピン５１を共にＬレベルにした
第１サイクル目に、データＢＯＨ（Ｈは１６進数）をデ
ータピンに入力する。中断を止め、消去動作を再開する
には、再開コマンドを用いる。つまり、/ＣＥピン５２
と/ＷＥピン５１を共にＬレベルにした第１サイクル目
に、データＤＯＨ（Ｈは１６進数）をデータピンに入力
する。
で、消去中断コマンドがある。消去中断コマンドは、/
ＣＥピン５２と /ＷＥピン５１を共にＬレベルにした
第１サイクル目に、データＢＯＨ（Ｈは１６進数）をデ
ータピンに入力する。中断を止め、消去動作を再開する
には、再開コマンドを用いる。つまり、/ＣＥピン５２
と/ＷＥピン５１を共にＬレベルにした第１サイクル目
に、データＤＯＨ（Ｈは１６進数）をデータピンに入力
する。
【０１１０】〔メモリセルからの読み出し動作〕次に、
この実施形態において、図３に示したメモリセル群３２
のデータを読む場合の動作を説明する。メモリセル群３
２は、メモリセルＸ０〜Ｘｎで構成されている。通常の
読み出しのときには、ワード線電位は、電位Ｖ１,Ｖ２,
Ｖ３に設定される。図３に示す信号Ｙ０からＹｎのうち
の１つが、図１のコラムデコーダ１０によって選択され
る。１つのコラムデコーダ１０には、Ｘ０からＸｍのメ
モリセルが接続されている。そして、Ｘ０からＸｍのメ
モリセルのうちの１つが、ロウデコーダ７によって選択
される。
この実施形態において、図３に示したメモリセル群３２
のデータを読む場合の動作を説明する。メモリセル群３
２は、メモリセルＸ０〜Ｘｎで構成されている。通常の
読み出しのときには、ワード線電位は、電位Ｖ１,Ｖ２,
Ｖ３に設定される。図３に示す信号Ｙ０からＹｎのうち
の１つが、図１のコラムデコーダ１０によって選択され
る。１つのコラムデコーダ１０には、Ｘ０からＸｍのメ
モリセルが接続されている。そして、Ｘ０からＸｍのメ
モリセルのうちの１つが、ロウデコーダ７によって選択
される。
【０１１１】ここで、選択されたメモリセルのデータを
読むために、まず、ワード線電位を電位Ｖ１にする。選
択されたメモリセルが状態１であれば、このメモリセル
がオンするので、電流が流れ、図３のセンスアンプ３１
の出力Ｓoutは、Ｌレベルになる。一方、上記選択され
たメモリセルの状態が状態１でなければ、この選択され
たメモリセルはオフし、センスアンプ３１の出力Ｓout
はＨレベルになる。
読むために、まず、ワード線電位を電位Ｖ１にする。選
択されたメモリセルが状態１であれば、このメモリセル
がオンするので、電流が流れ、図３のセンスアンプ３１
の出力Ｓoutは、Ｌレベルになる。一方、上記選択され
たメモリセルの状態が状態１でなければ、この選択され
たメモリセルはオフし、センスアンプ３１の出力Ｓout
はＨレベルになる。
【０１１２】そして、センスアンプ３１の出力Ｓoutが
Ｈレベルになると、ワード線電位をＶ２に上げる。ここ
で、選択されたメモリセルが状態２であれば、このメモ
リセルはオンして、電流が流れ、センスアンプ３１の出
力ＳoutはＬレベルになる。
Ｈレベルになると、ワード線電位をＶ２に上げる。ここ
で、選択されたメモリセルが状態２であれば、このメモ
リセルはオンして、電流が流れ、センスアンプ３１の出
力ＳoutはＬレベルになる。
【０１１３】一方、上記選択されたメモリセルが状態３
または状態４であれば、このメモリセルはオフし、セン
スアンプ３１の出力ＳoutはＨレベルになる。
または状態４であれば、このメモリセルはオフし、セン
スアンプ３１の出力ＳoutはＨレベルになる。
【０１１４】そして、センスアンプ３１の出力Ｓoutが
Ｈレベルになると、ワード線電位をＶ３に上げる。この
とき、選択されたメモリセルが状態３であれば、このメ
モリセルはオンして、電流が流れ、センスアンプ３１の
出力ＳoutはＬレベルになる。一方、上記選択されたメ
モリセルが状態４であれば、このメモリセルはオフする
ので、センスアンプ３１の出力ＳoutはＨレベルにな
り、メモリセルのデータを読み出すことができるように
なる。
Ｈレベルになると、ワード線電位をＶ３に上げる。この
とき、選択されたメモリセルが状態３であれば、このメ
モリセルはオンして、電流が流れ、センスアンプ３１の
出力ＳoutはＬレベルになる。一方、上記選択されたメ
モリセルが状態４であれば、このメモリセルはオフする
ので、センスアンプ３１の出力ＳoutはＨレベルにな
り、メモリセルのデータを読み出すことができるように
なる。
【０１１５】〔リフレッシュ動作〕リフレッシュ動作
は、ユーザが設定したコマンドに基づき、ライトステー
トマシン３で実行される。
は、ユーザが設定したコマンドに基づき、ライトステー
トマシン３で実行される。
【０１１６】リフレッシュ動作は、次のようにして行わ
れる。まず、上記読み出しと同じように、選択されたワ
ード線の電位をＶ１,Ｖ２,Ｖ３,Ｖ４と変化させ、メモ
リセルがオンする電位にまで、ワード線電位を上げる。
れる。まず、上記読み出しと同じように、選択されたワ
ード線の電位をＶ１,Ｖ２,Ｖ３,Ｖ４と変化させ、メモ
リセルがオンする電位にまで、ワード線電位を上げる。
【０１１７】ワード線電位を徐々に上げてゆき、電位Ｖ
ｍ（ｍは１から４の整数）でメモリセルがオフからオン
に変化したとき、ワード線電位を｛Ｖｍ−ΔＶ(ΔＶは
定数)｝まで下げる。このとき、上記メモリセルがまだ
オンしていれば、このメモリセルの記憶状態が正常であ
ると判断する。一方、このとき、上記メモリセルがオフ
すると、上記メモリセルのしきい値電圧Ｖｔｈが上昇し
ており、記憶状態が異常になっているから、このメモリ
セルの記憶データを消去し、このメモリセルに再びデー
タを書き込む必要があると判断する。すなわち、リフレ
ッシュが要求される。
ｍ（ｍは１から４の整数）でメモリセルがオフからオン
に変化したとき、ワード線電位を｛Ｖｍ−ΔＶ(ΔＶは
定数)｝まで下げる。このとき、上記メモリセルがまだ
オンしていれば、このメモリセルの記憶状態が正常であ
ると判断する。一方、このとき、上記メモリセルがオフ
すると、上記メモリセルのしきい値電圧Ｖｔｈが上昇し
ており、記憶状態が異常になっているから、このメモリ
セルの記憶データを消去し、このメモリセルに再びデー
タを書き込む必要があると判断する。すなわち、リフレ
ッシュが要求される。
【０１１８】次に、ワード線電位を、｛Ｖｍ-１＋ΔＶ
(ΔＶは定数)｝まで下げる。このとき、メモリセルがオ
ンするということは、メモリセルの浮遊ゲートから電子
が逃げているということなので、このメモリセルがオフ
になるまで、このメモリセルに弱い書き込みを行う。
(ΔＶは定数)｝まで下げる。このとき、メモリセルがオ
ンするということは、メモリセルの浮遊ゲートから電子
が逃げているということなので、このメモリセルがオフ
になるまで、このメモリセルに弱い書き込みを行う。
【０１１９】なお、図２の状態ｍ＝状態４をリフレッシ
ュする場合には、上記動作において、ワード線電位をＶ
４にする工程と、ワード線電位を｛Ｖ４−ΔＶ（ΔＶは
定数）｝まで下げる工程とを省いてもよい。
ュする場合には、上記動作において、ワード線電位をＶ
４にする工程と、ワード線電位を｛Ｖ４−ΔＶ（ΔＶは
定数）｝まで下げる工程とを省いてもよい。
【０１２０】〔シングルブロックリフレッシュコマンド
を用いたリフレッシュ動作〕次に、シングルブロックリ
フレッシュコマンドを用いたリフレッシュ動作について
説明する。
を用いたリフレッシュ動作〕次に、シングルブロックリ
フレッシュコマンドを用いたリフレッシュ動作について
説明する。
【０１２１】このシングルブロックリフレッシュコマン
ドは、シングルブロック(またはセクタ)消去コマンドの
ように、２サイクルコマンドでリフレッシュを実行した
いブロックアドレスを指定するものである。図１０に、
１サイクル目にデータ３０Ｈを書き込み、２サイクル目
にデータＤ０Ｈを書き込むように、ブロックアドレスを
実行する一例を示す。
ドは、シングルブロック(またはセクタ)消去コマンドの
ように、２サイクルコマンドでリフレッシュを実行した
いブロックアドレスを指定するものである。図１０に、
１サイクル目にデータ３０Ｈを書き込み、２サイクル目
にデータＤ０Ｈを書き込むように、ブロックアドレスを
実行する一例を示す。
【０１２２】そして、コマンドステートマシン６は、入
力されたコマンドを解読し、ライトステートマシン（Ｗ
ＳＭ）１に、解読した結果を送る。
力されたコマンドを解読し、ライトステートマシン（Ｗ
ＳＭ）１に、解読した結果を送る。
【０１２３】リフレッシュ動作時には、プログラム動作
時と同じように、ポンプ回路やＤＣ−ＤＣ変換回路で構
成された内部高電位発生回路である消去/書込み電圧発
生回路５が動作し、内部高電圧ＶＨＨが発生する。
時と同じように、ポンプ回路やＤＣ−ＤＣ変換回路で構
成された内部高電位発生回路である消去/書込み電圧発
生回路５が動作し、内部高電圧ＶＨＨが発生する。
【０１２４】近年、不揮発性記憶回路の外部電源ＶＣＣ
は、５Ｖから３Ｖに低下しているので、リフレッシュ動
作時のワード線電位(２値記憶時には通常約５Ｖ必要)を
発生させるためには、約１２Ｖの内部高圧ＶＨＨを利用
する。
は、５Ｖから３Ｖに低下しているので、リフレッシュ動
作時のワード線電位(２値記憶時には通常約５Ｖ必要)を
発生させるためには、約１２Ｖの内部高圧ＶＨＨを利用
する。
【０１２５】図４に示すワード線電位発生回路では、上
記消去/書込み電圧発生回路５からの電位ＶＨＨを分圧
抵抗２１で抵抗分割して、リフレッシュ動作に必要な電
位を得ている。ライトステートマシン１は、ブロックの
最初のアドレスを選択するために、最初のアドレスを発
生して、リフレッシュ動作を開始する。このリフレッシ
ュ動作は、上述したように、消去(イレース)動作を伴う
ので、単独のメモリセルを消去して、リフレッシュする
ことはできない。
記消去/書込み電圧発生回路５からの電位ＶＨＨを分圧
抵抗２１で抵抗分割して、リフレッシュ動作に必要な電
位を得ている。ライトステートマシン１は、ブロックの
最初のアドレスを選択するために、最初のアドレスを発
生して、リフレッシュ動作を開始する。このリフレッシ
ュ動作は、上述したように、消去(イレース)動作を伴う
ので、単独のメモリセルを消去して、リフレッシュする
ことはできない。
【０１２６】通常は、ブロック単位(またはセクタ単位)
のデータを別の記憶部に一旦退避した後に、そのブロッ
クのデータを消去し、それから、上記退避したデータを
上記ブロックに再度書き直す必要がある。
のデータを別の記憶部に一旦退避した後に、そのブロッ
クのデータを消去し、それから、上記退避したデータを
上記ブロックに再度書き直す必要がある。
【０１２７】したがって、同一チップ内に退避用の記憶
部分がない場合に、フラッシュメモリでは、ステータス
レジスタ（またはブロックステータスレジスタ）の所定
のビットに、リフレッシュ要求ビットを設定する。
部分がない場合に、フラッシュメモリでは、ステータス
レジスタ（またはブロックステータスレジスタ）の所定
のビットに、リフレッシュ要求ビットを設定する。
【０１２８】そして、ブロックの最初のアドレスのリフ
レッシュ動作を終了すると、ライトステートマシン１
は、次のアドレスを発生し、次のアドレスのリフレッシ
ュ動作を実行する。ライトステートマシン１は、次々と
アドレスを変えて、必要であれば、データのリフレッシ
ュを行い、該当するブロックすべてのメモリセルのデー
タをリフレッシュする。
レッシュ動作を終了すると、ライトステートマシン１
は、次のアドレスを発生し、次のアドレスのリフレッシ
ュ動作を実行する。ライトステートマシン１は、次々と
アドレスを変えて、必要であれば、データのリフレッシ
ュを行い、該当するブロックすべてのメモリセルのデー
タをリフレッシュする。
【０１２９】〔フルチップリフレッシュコマンドを用い
たリフレッシュ動作〕次に、フルチップリフレッシュコ
マンドを用いたリフレッシュ動作を説明する。
たリフレッシュ動作〕次に、フルチップリフレッシュコ
マンドを用いたリフレッシュ動作を説明する。
【０１３０】フルチップリフレッシュコマンドは、フル
チップ消去コマンドのように、個々のブロックのリフレ
ッシュ動作を次々に行うためのコマンドである。たとえ
ば、図１０には、１サイクル目にデータＢ７Ｈを書き込
み、２サイクル目にデータＤ０Ｈを書き込む一例を示
す。このとき、上述したように、ブロック一括消去（イ
レース）を伴うリフレッシュ動作が必要なときには、ブ
ロック単位(または、セクタ単位)に一括消去を行うの
で、単独のメモリセルを消去することはできない。その
ため、通常、ブロック単位（または、セクタ単位）のデ
ータを別の記憶部に一旦退避して、該当ブロックにおけ
るデータを消去した後に、退避したデータを該当ブロッ
クに再び書き直す必要がある。
チップ消去コマンドのように、個々のブロックのリフレ
ッシュ動作を次々に行うためのコマンドである。たとえ
ば、図１０には、１サイクル目にデータＢ７Ｈを書き込
み、２サイクル目にデータＤ０Ｈを書き込む一例を示
す。このとき、上述したように、ブロック一括消去（イ
レース）を伴うリフレッシュ動作が必要なときには、ブ
ロック単位(または、セクタ単位)に一括消去を行うの
で、単独のメモリセルを消去することはできない。その
ため、通常、ブロック単位（または、セクタ単位）のデ
ータを別の記憶部に一旦退避して、該当ブロックにおけ
るデータを消去した後に、退避したデータを該当ブロッ
クに再び書き直す必要がある。
【０１３１】しかし、同一チップ内に退避用の記憶部分
がない場合には、フラッシュメモリでは、特別なステー
タスレジスタにリフレッシュ要求ビットをセットする。
なお、このリフレッシュ要求ビットは、該当ブロックの
ブロックステータスレジスタ（消去ブロック毎にあるス
テータスレジスタ）に設定してもよい。また、図６に示
す一般的なステータスレジスタ（ＣＳＲ）の所定ビット
にリフレッシュ要求ビットを出力、つまりＲ１をＨレベ
ルに設定してもよい。
がない場合には、フラッシュメモリでは、特別なステー
タスレジスタにリフレッシュ要求ビットをセットする。
なお、このリフレッシュ要求ビットは、該当ブロックの
ブロックステータスレジスタ（消去ブロック毎にあるス
テータスレジスタ）に設定してもよい。また、図６に示
す一般的なステータスレジスタ（ＣＳＲ）の所定ビット
にリフレッシュ要求ビットを出力、つまりＲ１をＨレベ
ルに設定してもよい。
【０１３２】このリフレッシュ動作は、ブロック単位で
行うので、比較的長い時間かかる。このリフレッシュ動
作の最中に電源異常があると、その旨を、図６に示すス
テータスレジスタに出力し、ビット３のＶＰＳＳをＨレ
ベルにする。
行うので、比較的長い時間かかる。このリフレッシュ動
作の最中に電源異常があると、その旨を、図６に示すス
テータスレジスタに出力し、ビット３のＶＰＳＳをＨレ
ベルにする。
【０１３３】リフレッシュ中には、ステータスレジスタ
のリフレッシュ中ビットをセットする。すなわち、図６
のビット２のＲ２をＨレベルにセットする。これによっ
て、リフレッシュ中であることをユーザが知ることがで
きるようになり、使いやすいメモリを実現できる。
のリフレッシュ中ビットをセットする。すなわち、図６
のビット２のＲ２をＨレベルにセットする。これによっ
て、リフレッシュ中であることをユーザが知ることがで
きるようになり、使いやすいメモリを実現できる。
【０１３４】また、リフレッシュ動作中のブロックステ
ータスレジスタにも、リフレッシュ中であるという情報
をセットすると、さらに使い易いメモリとなる。各消去
ブロックごとにあるこのようなステータスレジスタを、
通常、ブロックステータスレジスタと言う。
ータスレジスタにも、リフレッシュ中であるという情報
をセットすると、さらに使い易いメモリとなる。各消去
ブロックごとにあるこのようなステータスレジスタを、
通常、ブロックステータスレジスタと言う。
【０１３５】また、リフレッシュ動作は、比較的長い時
間かかるので、リフレッシュ中断コマンドがあると使い
やすい。コマンドステートマシン６にリフレッシュ中断
コマンドが入力されると、コマンドステートマシン６
は、この入力されたリフレッシュ中断コマンドを解読
し、ライトステートマシン１に解読した結果を送る。す
ると、ライトステートマシン１は、リフレッシュ動作を
一時中断し、読み出し動作を可能にする。これにより、
リフレッシュ動作の途中で読み出し動作が可能になっ
て、使い勝手の良いメモリを提供できる。
間かかるので、リフレッシュ中断コマンドがあると使い
やすい。コマンドステートマシン６にリフレッシュ中断
コマンドが入力されると、コマンドステートマシン６
は、この入力されたリフレッシュ中断コマンドを解読
し、ライトステートマシン１に解読した結果を送る。す
ると、ライトステートマシン１は、リフレッシュ動作を
一時中断し、読み出し動作を可能にする。これにより、
リフレッシュ動作の途中で読み出し動作が可能になっ
て、使い勝手の良いメモリを提供できる。
【０１３６】また、上記読み出し動作を可能にすると同
時に、書き込み動作、シングルブロック消去動作などを
可能にすると、さらに使い勝手が良くなる。
時に、書き込み動作、シングルブロック消去動作などを
可能にすると、さらに使い勝手が良くなる。
【０１３７】上記リフレッシュ動作の中断後に、リフレ
ッシュ動作を再開するには、リフレッシュ再開コマンド
を用いる。なお、このリフレッシュ再開コマンドを、消
去再開コマンドと兼用するとコマンドの数が増えないか
ら、制御を簡潔化できる利点がある。
ッシュ動作を再開するには、リフレッシュ再開コマンド
を用いる。なお、このリフレッシュ再開コマンドを、消
去再開コマンドと兼用するとコマンドの数が増えないか
ら、制御を簡潔化できる利点がある。
【０１３８】次に、図７に、本発明の上記実施形態から
なる不揮発性半導体記憶装置７１を複数個備えた記憶装
置を示す。この記憶装置は、ＣＰＵ制御部７０と、ｎ個
の不揮発性半導体記憶装置７１と、ＤＲＡＭもしくはＳ
ＲＡＭまたは不揮発性メモリからなる退避用メモリ７２
とを有し、それぞれが、制御信号線７３,アドレス線７
４,データ線７５に接続されている。
なる不揮発性半導体記憶装置７１を複数個備えた記憶装
置を示す。この記憶装置は、ＣＰＵ制御部７０と、ｎ個
の不揮発性半導体記憶装置７１と、ＤＲＡＭもしくはＳ
ＲＡＭまたは不揮発性メモリからなる退避用メモリ７２
とを有し、それぞれが、制御信号線７３,アドレス線７
４,データ線７５に接続されている。
【０１３９】この記憶装置では、制御信号線７３から定
期的（または電源オン時または電源オフ前）に、各不揮
発性記憶装置７１,７１…に、リフレッシュ開始コマン
ドを順次入力する。電源オン時には、システム立ち上げ
に必要なプログラムが入った記憶装置７１だけを読み出
し、他の不揮発性記憶装置７１にリフレッシュコマンド
を順次入力し、記憶データをリフレッシュする。最後
に、システム立ち上げに必要なプログラムが入った記憶
装置７１の記憶データをリフレッシュする。
期的（または電源オン時または電源オフ前）に、各不揮
発性記憶装置７１,７１…に、リフレッシュ開始コマン
ドを順次入力する。電源オン時には、システム立ち上げ
に必要なプログラムが入った記憶装置７１だけを読み出
し、他の不揮発性記憶装置７１にリフレッシュコマンド
を順次入力し、記憶データをリフレッシュする。最後
に、システム立ち上げに必要なプログラムが入った記憶
装置７１の記憶データをリフレッシュする。
【０１４０】なお、図７に示すように、消去ブロックサ
イズ以上の記憶容量を持つＲＡＭ(ランダムアクセスメ
モリ)、または、強誘電体不揮発性メモリを、退避用メ
モリ７２として装備するとリフレッシュ動作を確実に実
行できる。
イズ以上の記憶容量を持つＲＡＭ(ランダムアクセスメ
モリ)、または、強誘電体不揮発性メモリを、退避用メ
モリ７２として装備するとリフレッシュ動作を確実に実
行できる。
【０１４１】次に、図８に、本発明の他の実施形態とし
ての不揮発性半導体記憶装置のブロック図を示す。
ての不揮発性半導体記憶装置のブロック図を示す。
【０１４２】この実施形態は、各消去ブロック１１が、
ブロックプロテクト設定部分１１aを有している点と、
コマンドステートマシン６がライトプロテクト信号ＷＰ
を出力するＷＰ信号発生回路６６を備えている点とが、
図１に示した実施形態と異なっている。
ブロックプロテクト設定部分１１aを有している点と、
コマンドステートマシン６がライトプロテクト信号ＷＰ
を出力するＷＰ信号発生回路６６を備えている点とが、
図１に示した実施形態と異なっている。
【０１４３】上記ＷＰ信号発生回路６６が出力したライ
トプロテクト信号ＷＰがＨレベルのときに、ブロックプ
ロテクト設定部分１１aが有効になる。そして、ブロッ
クプロテクト設定部分１１aがＨレベルのときに、該当
ブロック１１のデータ書き換えが禁止される。ただし、
ブロックプロテクト設定部分１１aが、Ｌレベルのとき
には、該当ブロック１１を書き換えることが可能であ
る。
トプロテクト信号ＷＰがＨレベルのときに、ブロックプ
ロテクト設定部分１１aが有効になる。そして、ブロッ
クプロテクト設定部分１１aがＨレベルのときに、該当
ブロック１１のデータ書き換えが禁止される。ただし、
ブロックプロテクト設定部分１１aが、Ｌレベルのとき
には、該当ブロック１１を書き換えることが可能であ
る。
【０１４４】ライトプロテクト信号ＷＰがＬレベルのと
きには、ブロックプロテクト設定部分１１aは無効にな
り、ブロックプロテクト設定部分ＢＰのＨレベル,Ｌレ
ベルにかかわることなく、該当ブロック１１のデータ書
き換えが可能になる。
きには、ブロックプロテクト設定部分１１aは無効にな
り、ブロックプロテクト設定部分ＢＰのＨレベル,Ｌレ
ベルにかかわることなく、該当ブロック１１のデータ書
き換えが可能になる。
【０１４５】なお、上記実施の形態では、不揮発性半導
体記憶装置を構成するメモリセルとしては、図５に示す
従来のものを用いても良く、強誘電体薄膜をゲート酸化
膜に用いたメモリセルを用いてもよい。強誘電体薄膜を
ゲート酸化膜としたメモリセルによれば、分極反転を利
用するので、従来のように、極く薄いトンネル酸化膜を
用いなくても良く、さらに、高集積化および低電圧化で
きる利点がある。
体記憶装置を構成するメモリセルとしては、図５に示す
従来のものを用いても良く、強誘電体薄膜をゲート酸化
膜に用いたメモリセルを用いてもよい。強誘電体薄膜を
ゲート酸化膜としたメモリセルによれば、分極反転を利
用するので、従来のように、極く薄いトンネル酸化膜を
用いなくても良く、さらに、高集積化および低電圧化で
きる利点がある。
【０１４６】なお、消去状態が上記説明の逆の場合、つ
まり、メモリセルのしきい値電圧Ｖｔｈが大きいことを
消去状態に対応させる場合には、消去動作時にメモリセ
ルのしきい値電圧Ｖｔｈを一括して大きくプログラムし
てから、個々のメモリセルのしきい値電圧Ｖｔｈを低く
する。
まり、メモリセルのしきい値電圧Ｖｔｈが大きいことを
消去状態に対応させる場合には、消去動作時にメモリセ
ルのしきい値電圧Ｖｔｈを一括して大きくプログラムし
てから、個々のメモリセルのしきい値電圧Ｖｔｈを低く
する。
【０１４７】
【発明の効果】以上より明らかなように、請求項１の発
明の不揮発性半導体記憶装置は、リフレッシュコマンド
を設定することによって、ブロックまたはセクタ単位で
メモリセルの記憶データを書き換えて、メモリセルの記
憶データをリフレッシュするリフレッシュ手段を備え
た。
明の不揮発性半導体記憶装置は、リフレッシュコマンド
を設定することによって、ブロックまたはセクタ単位で
メモリセルの記憶データを書き換えて、メモリセルの記
憶データをリフレッシュするリフレッシュ手段を備え
た。
【０１４８】この請求項１の発明では、ユーザが、リフ
レッシュコマンドを設定することによって、随時、リフ
レッシュを実行できる。したがって、リフレッシュがや
り易くなり、使いやすいメモリを提供できる。
レッシュコマンドを設定することによって、随時、リフ
レッシュを実行できる。したがって、リフレッシュがや
り易くなり、使いやすいメモリを提供できる。
【０１４９】また、請求項２の発明は、シングルブロッ
クリフレッシュコマンドを設定することによって、ブロ
ックまたはセクタ単位でメモリセルの記憶データを書き
換え、メモリセルの記憶データをリフレッシュするリフ
レッシュ手段を備えた。
クリフレッシュコマンドを設定することによって、ブロ
ックまたはセクタ単位でメモリセルの記憶データを書き
換え、メモリセルの記憶データをリフレッシュするリフ
レッシュ手段を備えた。
【０１５０】この請求項２の発明では、ユーザが、シン
グルブロックリフレッシュコマンドを設定することによ
って、随時、リフレッシュを実行できる。したがって、
リフレッシュがやり易くなり、使いやすいメモリを提供
できる。また、ブロック単位でのリフレッシュが可能に
なる。
グルブロックリフレッシュコマンドを設定することによ
って、随時、リフレッシュを実行できる。したがって、
リフレッシュがやり易くなり、使いやすいメモリを提供
できる。また、ブロック単位でのリフレッシュが可能に
なる。
【０１５１】また、請求項３の発明は、フルチップリフ
レッシュコマンドを設定することによって、ブロックま
たはセクタ単位でメモリセルの記憶データを書き換え、
メモリセルの記憶データをリフレッシュするリフレッシ
ュ手段を備えた。
レッシュコマンドを設定することによって、ブロックま
たはセクタ単位でメモリセルの記憶データを書き換え、
メモリセルの記憶データをリフレッシュするリフレッシ
ュ手段を備えた。
【０１５２】この請求項３の発明では、ユーザが、フル
チップリフレッシュコマンドを設定することによって、
随時、リフレッシュを実行できる。したがって、リフレ
ッシュがやり易くなり、使いやすいメモリを提供でき
る。また、多数回のシングルブロックリフレッシュに相
当するフルチップリフレッシュを行えるから、リフレッ
シュコマンドの入力に要する手間を省ける。
チップリフレッシュコマンドを設定することによって、
随時、リフレッシュを実行できる。したがって、リフレ
ッシュがやり易くなり、使いやすいメモリを提供でき
る。また、多数回のシングルブロックリフレッシュに相
当するフルチップリフレッシュを行えるから、リフレッ
シュコマンドの入力に要する手間を省ける。
【０１５３】また、請求項４の発明は、請求項１乃至３
のいずれか１つに記載の不揮発性半導体記憶装置であっ
て、リフレッシュ動作時にワード線電位を高電圧回路出
力から与えるようにした。
のいずれか１つに記載の不揮発性半導体記憶装置であっ
て、リフレッシュ動作時にワード線電位を高電圧回路出
力から与えるようにした。
【０１５４】この請求項４の発明では、リフレッシュ動
作時には、通常の読み出し動作時にワード線に電位を与
える回路とは異なる高電圧回路から、ワード線に電位を
与えるから、リフレッシュ動作の安定化を図れる。
作時には、通常の読み出し動作時にワード線に電位を与
える回路とは異なる高電圧回路から、ワード線に電位を
与えるから、リフレッシュ動作の安定化を図れる。
【０１５５】また、請求項５の発明は、読み出し手段
で、通常の読み出しである第１の読み出しと、ワード線
に通常よりも高い電圧を与える第２の読み出しを行い、
読み出しデータ比較判断手段で、上記２つの読み出しに
よる２つのデータが異なっているときに、リフレッシュ
手段による弱い書き込みを行って、メモリセルのしきい
値電圧を所定値だけ高めてリフレッシュ動作を行う。上
記２つのデータが不一致であるときには、浮遊ゲートか
らの電荷抜けが起こっているから、上記弱い書き込みで
もって、上記浮遊ゲートに電荷を補うことにより、デー
タの消失を防げる。
で、通常の読み出しである第１の読み出しと、ワード線
に通常よりも高い電圧を与える第２の読み出しを行い、
読み出しデータ比較判断手段で、上記２つの読み出しに
よる２つのデータが異なっているときに、リフレッシュ
手段による弱い書き込みを行って、メモリセルのしきい
値電圧を所定値だけ高めてリフレッシュ動作を行う。上
記２つのデータが不一致であるときには、浮遊ゲートか
らの電荷抜けが起こっているから、上記弱い書き込みで
もって、上記浮遊ゲートに電荷を補うことにより、デー
タの消失を防げる。
【０１５６】したがって、この請求項５の発明によれ
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
【０１５７】また、請求項６の発明は、読み出し手段
で、通常の読み出しである第１の読み出しと、ワード線
に通常よりも低い電圧を与える第２の読み出しを行い、
読み出しデータ比較判断手段で、上記２つの読み出しに
よる２つのデータが異なっているときに、リフレッシュ
手段によって、メモリセルのしきい値電圧を所定値だけ
低めてリフレッシュ動作を行う。上記２つのデータが不
一致であるときには、浮遊ゲートへの電荷侵入が起こっ
ているから、消去動作もしくは消去動作後の弱い書き込
みでもって、浮遊ゲートの電荷を減少させることによ
り、データの消失を防げる。
で、通常の読み出しである第１の読み出しと、ワード線
に通常よりも低い電圧を与える第２の読み出しを行い、
読み出しデータ比較判断手段で、上記２つの読み出しに
よる２つのデータが異なっているときに、リフレッシュ
手段によって、メモリセルのしきい値電圧を所定値だけ
低めてリフレッシュ動作を行う。上記２つのデータが不
一致であるときには、浮遊ゲートへの電荷侵入が起こっ
ているから、消去動作もしくは消去動作後の弱い書き込
みでもって、浮遊ゲートの電荷を減少させることによ
り、データの消失を防げる。
【０１５８】したがって、この請求項６の発明によれ
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
ば、メモリセルのデータの異常を検出して、メモリセル
のデータを正常に保つリフレッシュ動作を行え、データ
の安全性を向上できる。
【０１５９】また、請求項７の発明は、メモリリフレッ
シュ動作状態報知手段によって、メモリセルに弱い書き
込みを行う必要がある旨の情報ビットをレジスタに設定
し、弱い書き込みが完了すれば、上記情報ビットをクリ
アする。したがって、メモリセルに書き込みを行うとい
う比較的時間がかかる動作が行われているか否かを、こ
の情報ビットでユーザに知らせることができる。
シュ動作状態報知手段によって、メモリセルに弱い書き
込みを行う必要がある旨の情報ビットをレジスタに設定
し、弱い書き込みが完了すれば、上記情報ビットをクリ
アする。したがって、メモリセルに書き込みを行うとい
う比較的時間がかかる動作が行われているか否かを、こ
の情報ビットでユーザに知らせることができる。
【０１６０】また、請求項８の発明は、メモリリフレッ
シュ動作状態報知手段によって、メモリセルのしきい値
を所定値だけ低めるリフレッシュ動作を行う必要がある
旨の情報ビットをレジスタに設定し、リフレッシュ動作
が完了すれば、情報ビットをクリアする。したがって、
メモリセルのリフレッシュいう比較的時間がかかる動作
が行われているか否かを、この情報ビットでユーザに知
らせることができる。
シュ動作状態報知手段によって、メモリセルのしきい値
を所定値だけ低めるリフレッシュ動作を行う必要がある
旨の情報ビットをレジスタに設定し、リフレッシュ動作
が完了すれば、情報ビットをクリアする。したがって、
メモリセルのリフレッシュいう比較的時間がかかる動作
が行われているか否かを、この情報ビットでユーザに知
らせることができる。
【０１６１】また、上記メモリセルのしきい値を所定値
だけ低めるには、浮遊ゲートから電荷を抜く必要があ
り、消去動作を行う必要がある。しかし、消去動作は、
ブロックもしくはセクタ単位で行う必要があり、目的の
メモリセルだけを消去することはできない。したがっ
て、上記メモリセルが属するブロックを消去する必要が
あるという情報をレジスタに設定するのである。そし
て、レジスタ読み出しモード時に、このレジスタから、
デバイスの外部に上記情報を読み出すことによって、ユ
ーザに上記情報を知らせることができる。
だけ低めるには、浮遊ゲートから電荷を抜く必要があ
り、消去動作を行う必要がある。しかし、消去動作は、
ブロックもしくはセクタ単位で行う必要があり、目的の
メモリセルだけを消去することはできない。したがっ
て、上記メモリセルが属するブロックを消去する必要が
あるという情報をレジスタに設定するのである。そし
て、レジスタ読み出しモード時に、このレジスタから、
デバイスの外部に上記情報を読み出すことによって、ユ
ーザに上記情報を知らせることができる。
【０１６２】また、請求項９の発明は、ブロックサイズ
判定手段で、リフレッシュ動作の対象となるメモリセル
が属するブロックが所定サイズよりも小さいか否かを判
断し、上記所定サイズよりも小さいと判断したときに
は、内蔵記憶部に上記ブロックのデータを退避し、上記
ブロックのデータを消去してから、内蔵記憶部に退避し
たデータをメモリセルに書き直す(リフレッシュする)こ
とができる。
判定手段で、リフレッシュ動作の対象となるメモリセル
が属するブロックが所定サイズよりも小さいか否かを判
断し、上記所定サイズよりも小さいと判断したときに
は、内蔵記憶部に上記ブロックのデータを退避し、上記
ブロックのデータを消去してから、内蔵記憶部に退避し
たデータをメモリセルに書き直す(リフレッシュする)こ
とができる。
【０１６３】また、請求項１０の発明は、ブロックサイ
ズ判定手段で、リフレッシュ動作の対象となるメモリセ
ルが属するブロックが所定サイズよりも小さくないとき
には、外部の記憶部に上記ブロックのデータを退避し、
上記ブロックのデータを消去してから、外部記憶部に退
避したデータをメモリセルに書き込むことができる。
ズ判定手段で、リフレッシュ動作の対象となるメモリセ
ルが属するブロックが所定サイズよりも小さくないとき
には、外部の記憶部に上記ブロックのデータを退避し、
上記ブロックのデータを消去してから、外部記憶部に退
避したデータをメモリセルに書き込むことができる。
【０１６４】また、請求項１１の発明は、上記ブロック
のデータを退避する記憶部を、不揮発性記憶装置で構成
したから、リフレッシュ中の電源オフによる退避データ
の消失を防止できる。
のデータを退避する記憶部を、不揮発性記憶装置で構成
したから、リフレッシュ中の電源オフによる退避データ
の消失を防止できる。
【０１６５】また、請求項１２の発明は、比較的時間の
かかるリフレッシュ動作を、リフレッシュ中断コマンド
で中断させて、別の動作の実行を可能にでき、この別の
動作が終われば、リフレッシュ再開コマンドによって一
時中断したコマンドを再開することができる。したがっ
て、この請求項１２の発明によれば、使い勝手のよい不
揮発性メモリを実現できる。
かかるリフレッシュ動作を、リフレッシュ中断コマンド
で中断させて、別の動作の実行を可能にでき、この別の
動作が終われば、リフレッシュ再開コマンドによって一
時中断したコマンドを再開することができる。したがっ
て、この請求項１２の発明によれば、使い勝手のよい不
揮発性メモリを実現できる。
【０１６６】また、請求項１３の発明は、リフレッシュ
中断コマンド,リフレッシュ再開コマンドを、消去中断
コマンド,消去再開コマンドでもって兼用しているか
ら、コマンドの数の増加を抑えることができ、制御を簡
潔にできる。
中断コマンド,リフレッシュ再開コマンドを、消去中断
コマンド,消去再開コマンドでもって兼用しているか
ら、コマンドの数の増加を抑えることができ、制御を簡
潔にできる。
【０１６７】また、請求項１４の発明は、請求項１乃至
１３のいずれか１つに記載の不揮発性半導体記憶装置お
いて、１つのメモリセルに多値データを記憶するから、
多値データを記憶するメモリセルのリフレッシュ動作を
確実に行える。
１３のいずれか１つに記載の不揮発性半導体記憶装置お
いて、１つのメモリセルに多値データを記憶するから、
多値データを記憶するメモリセルのリフレッシュ動作を
確実に行える。
【０１６８】また、請求項１５の発明は、多段階書き込
みでもって、リフレッシュを実行するから、リフレッシ
ュ動作の確実性をさらに向上できる。すなわち、書き込
みパルスを少なくとも２回以上出力させて、しきい値状
態１からしきい値状態２へ移行させるから、１回のパル
ス出力だけで、状態１から状態２を越えてしまうといっ
た書き込みミスの確率を低くできる。
みでもって、リフレッシュを実行するから、リフレッシ
ュ動作の確実性をさらに向上できる。すなわち、書き込
みパルスを少なくとも２回以上出力させて、しきい値状
態１からしきい値状態２へ移行させるから、１回のパル
ス出力だけで、状態１から状態２を越えてしまうといっ
た書き込みミスの確率を低くできる。
【図１】 この発明の不揮発性半導体記憶装置の実施の
形態の主要部のブロック図である。
形態の主要部のブロック図である。
【図２】 上記実施の形態のメモリセルのしきい値電圧
Vthと記憶データを示す図である。
Vthと記憶データを示す図である。
【図３】 上記実施形態のセンスアンプとメモリセルと
の接続を示す回路図である。
の接続を示す回路図である。
【図４】 上記実施形態のワード線電位発生回路の回路
図を示す。
図を示す。
【図５】 浮遊ゲート型電界効果トランジスタ構造を有
したメモリセルの構造図である。
したメモリセルの構造図である。
【図６】 上記実施形態で用いるステータスレジスタの
一例を示す図である。
一例を示す図である。
【図７】 この発明のいま１つの実施形態を示すブロッ
ク図である。
ク図である。
【図８】 上記実施形態の変形例を示すブロック図であ
る。
る。
【図９】 不揮発性半導体記憶装置のコマンドの一例を
示す図表である。
示す図表である。
【図１０】 上記実施形態のリフレッシュコマンドの一
例を示す図表である。
例を示す図表である。
【図１１】 従来の不揮発性半導体記憶装置の一例を示
すブロック図である。
すブロック図である。
【図１２】 従来の不揮発性半導体記憶装置の一例を示
すブロック図である。
すブロック図である。
【図１３】 上記従来例のリフレッシュ動作を説明する
フローチャートである。
フローチャートである。
１…ライトステートマシン、２…ブロック選択回路、３
…書込/消去/選択部、５…消去/書込み電圧発生回路、
６…コマンドステートマシン、７…ローデコーダ、８…
センスアンプ、１０…コラムデコーダ、１１…消去ブロ
ック、１２…ブロック選択回路、２１…分圧用抵抗、２
２…センスアンプ、２５…スイッチ、３１…センスアン
プ、３２…メモリセル群。
…書込/消去/選択部、５…消去/書込み電圧発生回路、
６…コマンドステートマシン、７…ローデコーダ、８…
センスアンプ、１０…コラムデコーダ、１１…消去ブロ
ック、１２…ブロック選択回路、２１…分圧用抵抗、２
２…センスアンプ、２５…スイッチ、３１…センスアン
プ、３２…メモリセル群。
Claims (15)
- 【請求項１】 バスサイクルによって外部から入力され
る特定のデータおよび/またはアドレスに応じて所定の
動作を行うコマンド方式でもって、メモリセルのデータ
を書き換る不揮発性記憶装置であって、 リフレッシュコマンドを設定することによって、ブロッ
クまたはセクタ単位で上記メモリセルの記憶データを書
き換えて、上記メモリセルの記憶データをリフレッシュ
するリフレッシュ手段を備えたことを特徴とする不揮発
性半導体記憶装置。 - 【請求項２】 バスサイクルによって外部から入力され
る特定のデータおよび/またはアドレスに応じて所定の
動作を行うコマンド方式でもって、メモリセルのデータ
を書き換える不揮発性記憶装置であって、 シングルブロックリフレッシュコマンドを設定すること
によって、ブロックまたはセクタ単位で上記メモリセル
の記憶データを書き換え、上記メモリセルの記憶データ
をリフレッシュするリフレッシュ手段を備えたことを特
徴とする不揮発性半導体記憶装置。 - 【請求項３】 バスサイクルによって外部から入力され
る特定のデータおよび/またはアドレスに応じて所定の
動作を行うコマンド方式でもって、メモリセルのデータ
の書き換えを行う不揮発性記憶装置であって、 フルチップリフレッシュコマンドを設定することによっ
て、ブロックまたはセクタ単位で上記メモリセルの記憶
データを書き換え、上記メモリセルの記憶データをリフ
レッシュするリフレッシュ手段を備えたことを特徴とす
る不揮発性半導体記憶装置。 - 【請求項４】 請求項１乃至３のいずれか１つに記載の
不揮発性半導体記憶装置であって、 リフレッシュ動作時に、ワード線電位を高電圧回路出力
から与えるようにしたことを特徴とする不揮発性半導体
記憶装置。 - 【請求項５】 請求項１乃至３のいずれか１つに記載の
不揮発性半導体記憶装置であって、 上記コマンドが実行されると、内部高電圧発生回路で、
電源電圧以上の高電圧を発生し、ワード線の電位を、上
記高電圧を基にして、通常の読み出し時と同等のワード
線電圧にして、メモリセルからの第１の読み出しを行
い、続いて、ワード線の電位を、上記高電圧を基にし
て、通常の読み出し時よりも高いワード線電圧にして、
メモリセルからの第２の読み出しを行う読み出し手段
と、上記第１の読み出しによって読み出したデータと上
記第２の読み出しによって読み出したデータとを比較
し、この２つのデータが同じであれば、上記メモリセル
が記憶しているデータが正常であると判断し、上記２つ
のデータが異なっていれば、上記メモリセルが記憶して
いるデータが異常であると判断する読み出しデータ比較
判断手段とを備え、 上記リフレッシュ手段は、上記データ比較判断手段が上
記メモリセルが記憶しているデータが異常であると判断
したときに、上記メモリセルに弱い書き込みを行って、
上記メモリセルのしきい値電圧を所定値だけ高めるリフ
レッシュ動作を行うことを特徴とする不揮発性半導体記
憶装置。 - 【請求項６】 請求項１乃至３のいずれか１つに記載の
不揮発性半導体記憶装置において、 上記コマンドが実行されると、内部高電圧発生回路で、
電源電圧以上の高電圧を発生し、ワード線の電位を、上
記高電圧を基にして、通常の読み出し時と同等のワード
線電圧にして、メモリセルからの第１の読み出しを行
い、続いて、ワード線の電位を、上記高電圧を基にし
て、通常の読み出し時よりも低いワード線電圧にして、
メモリセルからの第２の読み出しを行う読み出し手段
と、上記第１の読み出しによって読み出したデータと上
記第２の読み出しによって読み出したデータとを比較
し、この２つのデータが同じであれば、上記メモリセル
が記憶しているデータが正常であると判断し、上記２つ
のデータが異なっていれば、上記メモリセルが記憶して
いるデータが異常であると判断する読み出しデータ比較
判断手段とを備え、 上記リフレッシュ手段は、上記データ比較判断手段が、
上記データが異常であると判断したときに、上記メモリ
セルのしきい値を所定値だけ低めるリフレッシュ動作を
行うことを特徴とする不揮発性半導体記憶装置。 - 【請求項７】 請求項５に記載の不揮発性半導体記憶装
置において、 上記データ比較判断手段が、上記データが異常であると
判断して、上記リフレッシュ手段が、上記メモリセルに
弱い書き込みを行っているときに、上記メモリセルに弱
い書き込みを行う必要がある旨の情報ビットを、上記メ
モリセルが属するブロックのブロックステータスレジス
タもしくはステータスレジスタに設定し、上記弱い書き
込みによるリフレッシュ動作が完了すれば、上記情報ビ
ットをクリアするメモリリフレッシュ動作状態報知手段
を備えたことを特徴とする不揮発性半導体記憶装置。 - 【請求項８】 請求項６に記載の不揮発性半導体記憶装
置において、 上記データ比較判断手段が、上記データが異常であると
判断して、上記リフレッシュ手段が、上記メモリセルの
しきい値を所定値だけ低めるリフレッシュ動作を行って
いるときに、上記メモリセルのリフレッシュ動作を行う
必要がある旨の情報ビットを、上記メモリセルが属する
ブロックのブロックステータスレジスタもしくはステー
タスレジスタに設定するメモリリフレッシュ動作状態報
知手段を備えたことを特徴とする不揮発性半導体記憶装
置。 - 【請求項９】 請求項５または６に記載の不揮発性半導
体記憶装置において、 上記リフレッシュ手段が行うリフレッシュ動作の対象と
なるメモリセルが属するブロックが所定サイズよりも小
さいか否かを判断するブロックサイズ判定手段を有し、 上記リフレッシュ手段は、上記ブロックサイズ判定手段
が、上記ブロックが所定サイズよりも小さいと判断した
ときには、上記リフレッシュ動作時に、内蔵記憶部に上
記ブロックのデータを退避してから、上記ブロックのデ
ータを消去し、その後、上記内蔵記憶部に退避したデー
タを上記メモリセルに書き込むことを特徴とする不揮発
性半導体記憶装置。 - 【請求項１０】 請求項５または６に記載の不揮発性半
導体記憶装置において、 上記リフレッシュ手段が行うリフレッシュ動作の対象と
なるメモリセルが属するブロックが所定サイズよりも小
さいか否かを判断するブロックサイズ判定手段を有し、 上記リフレッシュ手段は、上記ブロックサイズ判定手段
が、上記ブロックが所定サイズよりも小さくないと判断
したときには、上記リフレッシュ動作時に、外部の記憶
部に上記ブロックのデータを退避してから、上記ブロッ
クのデータを消去し、その後、上記外部記憶部に退避し
たデータを上記メモリセルに書き込むことを特徴とする
不揮発性半導体記憶装置。 - 【請求項１１】 請求項９または１０に記載の不揮発性
半導体記憶装置において、 上記ブロックのデータを退避する記憶部を、不揮発性記
憶装置で構成したことを特徴とする不揮発性半導体記憶
装置。 - 【請求項１２】 請求項１または２に記載の不揮発性半
導体記憶装置において、 上記リフレッシュ手段は、 リフレッシュ中断コマンドでもってリフレッシュ動作を
一時中断し、リフレッシュ再開コマンドでもって一時中
断したリフレッシュ動作を再開することを特徴とする不
揮発性半導体記憶装置。 - 【請求項１３】 請求項１２に記載の不揮発性半導体記
憶装置において、上記リフレッシュ中断コマンドを、消
去中断コマンドで兼用しており、 上記リフレッシュ再開コマンドを、消去再開コマンドで
兼用していることを特徴とする不揮発性半導体記憶装
置。 - 【請求項１４】 請求項１乃至１３のいずれか１つに記
載の不揮発性半導体記憶装置おいて、 １つのメモリセルに多値データを記憶するようになって
いることを特徴とする不揮発性半導体記憶装置。 - 【請求項１５】 請求項５または６に記載の不揮発性半
導体記憶装置において、 上記リフレッシュ手段は、 上記メモリセルへ複数回の書き込みを行って、しきい値
電圧を多段階に変えることによって、書き換えを行うこ
とを特徴とする不輝発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32603397A JP3599541B2 (ja) | 1997-11-27 | 1997-11-27 | 不揮発性半導体記憶装置 |
| US09/199,875 US6240032B1 (en) | 1997-11-27 | 1998-11-25 | Non-volatile semiconductor memory allowing user to enter various refresh commands |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32603397A JP3599541B2 (ja) | 1997-11-27 | 1997-11-27 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162182A true JPH11162182A (ja) | 1999-06-18 |
| JP3599541B2 JP3599541B2 (ja) | 2004-12-08 |
Family
ID=18183359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32603397A Expired - Fee Related JP3599541B2 (ja) | 1997-11-27 | 1997-11-27 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6240032B1 (ja) |
| JP (1) | JP3599541B2 (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1253599A1 (en) * | 2001-04-25 | 2002-10-30 | Saifun Semiconductors Ltd. | Method for operation of an eeprom array, including refresh therefor |
| WO2004097839A1 (ja) * | 2003-04-28 | 2004-11-11 | Fujitsu Limited | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法 |
| KR100479274B1 (ko) * | 2001-06-28 | 2005-03-28 | 샤프 가부시키가이샤 | 반도체 메모리 장치 및 정보기기 |
| US6928001B2 (en) | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
| US6967891B2 (en) | 2003-03-17 | 2005-11-22 | Sony Corporation | Information processing apparatus and semiconductor memory |
| US7116577B2 (en) | 1997-08-01 | 2006-10-03 | Saifun Semiconductors Ltd | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| WO2007043133A1 (ja) * | 2005-10-04 | 2007-04-19 | Spansion Llc | 半導体装置およびその制御方法 |
| US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
| US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
| US7352627B2 (en) | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7369440B2 (en) | 2005-01-19 | 2008-05-06 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
| US7420848B2 (en) | 2002-01-31 | 2008-09-02 | Saifun Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7457183B2 (en) | 2003-09-16 | 2008-11-25 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US7466594B2 (en) | 2004-08-12 | 2008-12-16 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US7512009B2 (en) | 2001-04-05 | 2009-03-31 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US7518908B2 (en) | 2001-01-18 | 2009-04-14 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
| JP2009099185A (ja) * | 2007-10-16 | 2009-05-07 | Dainippon Printing Co Ltd | メモリをリフレッシュする機能を備えたストレージデバイス |
| US7532529B2 (en) | 2004-03-29 | 2009-05-12 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
| US7535765B2 (en) | 2004-12-09 | 2009-05-19 | Saifun Semiconductors Ltd. | Non-volatile memory device and method for reading cells |
| US7542354B2 (en) | 2006-01-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | Reprogrammable nonvolatile memory devices and methods |
| US7605579B2 (en) | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL125604A (en) * | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
| US6662263B1 (en) * | 2000-03-03 | 2003-12-09 | Multi Level Memory Technology | Sectorless flash memory architecture |
| US7079422B1 (en) | 2000-04-25 | 2006-07-18 | Samsung Electronics Co., Ltd. | Periodic refresh operations for non-volatile multiple-bit-per-cell memory |
| US6396744B1 (en) * | 2000-04-25 | 2002-05-28 | Multi Level Memory Technology | Flash memory with dynamic refresh |
| US6856568B1 (en) | 2000-04-25 | 2005-02-15 | Multi Level Memory Technology | Refresh operations that change address mappings in a non-volatile memory |
| US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
| TW474005B (en) * | 2001-01-03 | 2002-01-21 | Macronix Int Co Ltd | Random access memory cell |
| US6620682B1 (en) * | 2001-02-27 | 2003-09-16 | Aplus Flash Technology, Inc. | Set of three level concurrent word line bias conditions for a nor type flash memory array |
| JP3900863B2 (ja) * | 2001-06-28 | 2007-04-04 | シャープ株式会社 | データ転送制御装置、半導体記憶装置および情報機器 |
| US6931480B2 (en) * | 2001-08-30 | 2005-08-16 | Micron Technology, Inc. | Method and apparatus for refreshing memory to preserve data integrity |
| ITRM20010647A1 (it) * | 2001-11-02 | 2003-05-02 | Micron Technology Inc | Verifica di cancellazione a blocchi per memorie flash. |
| US7190620B2 (en) * | 2002-01-31 | 2007-03-13 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US6975536B2 (en) * | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
| US6587383B1 (en) * | 2002-03-19 | 2003-07-01 | Micron Technology, Inc. | Erase block architecture for non-volatile memory |
| US6751127B1 (en) * | 2002-04-24 | 2004-06-15 | Macronix International, Co. Ltd. | Systems and methods for refreshing non-volatile memory |
| US6917544B2 (en) * | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US6826107B2 (en) * | 2002-08-01 | 2004-11-30 | Saifun Semiconductors Ltd. | High voltage insertion in flash memory cards |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US6751146B1 (en) * | 2003-01-07 | 2004-06-15 | Advanced Micro Devices, Inc. | System and method for charge restoration in a non-volatile memory device |
| US6967896B2 (en) * | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP2004265484A (ja) * | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体記憶装置 |
| JP2004348801A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置、予め定められたメモリ素子を保護するための方法及び携帯電子機器 |
| FR2856186A1 (fr) * | 2003-06-12 | 2004-12-17 | St Microelectronics Sa | Memoire flash comprenant des moyens de controle et de rafraichissement de cellules memoire dans l'etat efface |
| JP4335659B2 (ja) * | 2003-12-19 | 2009-09-30 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| WO2005094178A2 (en) | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
| US7325090B2 (en) * | 2004-04-29 | 2008-01-29 | Sandisk Il Ltd. | Refreshing data stored in a flash memory |
| US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
| US20060036803A1 (en) * | 2004-08-16 | 2006-02-16 | Mori Edan | Non-volatile memory device controlled by a micro-controller |
| JP2006073062A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体記憶装置 |
| US7130209B2 (en) * | 2004-10-15 | 2006-10-31 | Atmel Corporation | Flexible OTP sector protection architecture for flash memories |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US7319617B2 (en) * | 2005-05-13 | 2008-01-15 | Winbond Electronics Corporation | Small sector floating gate flash memory |
| US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| US7184313B2 (en) * | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
| EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7447096B2 (en) * | 2006-05-05 | 2008-11-04 | Honeywell International Inc. | Method for refreshing a non-volatile memory |
| US7286409B1 (en) | 2006-05-09 | 2007-10-23 | Macronix International Co., Ltd. | Method and apparatus to improve nonvolatile memory data retention |
| JP4813264B2 (ja) * | 2006-06-14 | 2011-11-09 | 株式会社日立製作所 | ストレージシステム |
| US7554856B2 (en) * | 2006-10-06 | 2009-06-30 | Qimonda Flash Gmbh & Co. Kg | Memory cell |
| US7580302B2 (en) * | 2006-10-23 | 2009-08-25 | Macronix International Co., Ltd. | Parallel threshold voltage margin search for MLC memory application |
| US8037266B2 (en) | 2007-01-02 | 2011-10-11 | Sandisk Il Ltd. | Apparatus and method for archiving digital content |
| JP5258244B2 (ja) * | 2007-09-25 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体集積回路 |
| TWI367486B (en) * | 2007-12-25 | 2012-07-01 | Ind Tech Res Inst | Memory device and refresh method thereof |
| KR20110001058A (ko) * | 2009-06-29 | 2011-01-06 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 동작 방법 |
| US8751760B2 (en) * | 2009-10-01 | 2014-06-10 | Dell Products L.P. | Systems and methods for power state transitioning in an information handling system |
| KR101596826B1 (ko) * | 2009-10-26 | 2016-02-23 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법 |
| US8612669B1 (en) | 2010-06-28 | 2013-12-17 | Western Digital Technologies, Inc. | System and method for performing data retention in solid-state memory using copy commands and validity and usage data |
| DE102014208609A1 (de) * | 2014-05-08 | 2015-11-26 | Robert Bosch Gmbh | Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit |
| KR20160071769A (ko) * | 2014-12-12 | 2016-06-22 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
| US11955187B2 (en) * | 2017-01-13 | 2024-04-09 | Pure Storage, Inc. | Refresh of differing capacity NAND |
| CN107481752B (zh) * | 2017-08-22 | 2018-06-08 | 睿力集成电路有限公司 | 半导体存储器的刷新方法、刷新控制电路及半导体存储器 |
| US10692559B2 (en) | 2018-10-31 | 2020-06-23 | Micron Technology, Inc. | Performing an on demand refresh operation of a memory sub-system |
| KR20220085455A (ko) | 2020-12-15 | 2022-06-22 | 삼성전자주식회사 | 스토리지 장치 및 이를 포함하는 스토리지 시스템 |
| US11615821B1 (en) * | 2021-10-28 | 2023-03-28 | Micron Technology, Inc. | Ghost command suppression in a half-frequency memory device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130498A (ja) | 1982-01-29 | 1983-08-03 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置 |
| JPS6074578A (ja) | 1983-09-30 | 1985-04-26 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JPH01134793A (ja) | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| US5053990A (en) | 1988-02-17 | 1991-10-01 | Intel Corporation | Program/erase selection for flash memory |
| US5245570A (en) | 1990-12-21 | 1993-09-14 | Intel Corporation | Floating gate non-volatile memory blocks and select transistors |
| US5239505A (en) * | 1990-12-28 | 1993-08-24 | Intel Corporation | Floating gate non-volatile memory with blocks and memory refresh |
| US5249158A (en) | 1991-02-11 | 1993-09-28 | Intel Corporation | Flash memory blocking architecture |
| US5365486A (en) | 1992-12-16 | 1994-11-15 | Texas Instruments Incorporated | Method and circuitry for refreshing a flash electrically erasable, programmable read only memory |
| JPH08190796A (ja) * | 1995-01-09 | 1996-07-23 | Mitsubishi Denki Semiconductor Software Kk | データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法 |
| US5699297A (en) * | 1995-05-30 | 1997-12-16 | Kabushiki Kaisha Toshiba | Method of rewriting data in a microprocessor additionally provided with a flash memory |
| US5715193A (en) * | 1996-05-23 | 1998-02-03 | Micron Quantum Devices, Inc. | Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks |
-
1997
- 1997-11-27 JP JP32603397A patent/JP3599541B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-25 US US09/199,875 patent/US6240032B1/en not_active Expired - Lifetime
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405969B2 (en) | 1997-08-01 | 2008-07-29 | Saifun Semiconductors Ltd. | Non-volatile memory cell and non-volatile memory devices |
| US7116577B2 (en) | 1997-08-01 | 2006-10-03 | Saifun Semiconductors Ltd | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6937521B2 (en) | 2000-05-04 | 2005-08-30 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
| US6928001B2 (en) | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
| US7518908B2 (en) | 2001-01-18 | 2009-04-14 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
| US7512009B2 (en) | 2001-04-05 | 2009-03-31 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| EP1253599A1 (en) * | 2001-04-25 | 2002-10-30 | Saifun Semiconductors Ltd. | Method for operation of an eeprom array, including refresh therefor |
| KR100479274B1 (ko) * | 2001-06-28 | 2005-03-28 | 샤프 가부시키가이샤 | 반도체 메모리 장치 및 정보기기 |
| US7420848B2 (en) | 2002-01-31 | 2008-09-02 | Saifun Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US6967891B2 (en) | 2003-03-17 | 2005-11-22 | Sony Corporation | Information processing apparatus and semiconductor memory |
| WO2004097839A1 (ja) * | 2003-04-28 | 2004-11-11 | Fujitsu Limited | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法 |
| US6975543B2 (en) | 2003-04-28 | 2005-12-13 | Fujitsu Limited | Nonvolatile semiconductor memory device which stores two bits per memory cell |
| US7457183B2 (en) | 2003-09-16 | 2008-11-25 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US7532529B2 (en) | 2004-03-29 | 2009-05-12 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
| US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
| US7466594B2 (en) | 2004-08-12 | 2008-12-16 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US7535765B2 (en) | 2004-12-09 | 2009-05-19 | Saifun Semiconductors Ltd. | Non-volatile memory device and method for reading cells |
| US7468926B2 (en) | 2005-01-19 | 2008-12-23 | Saifun Semiconductors Ltd. | Partial erase verify |
| US7369440B2 (en) | 2005-01-19 | 2008-05-06 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
| US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
| WO2007043133A1 (ja) * | 2005-10-04 | 2007-04-19 | Spansion Llc | 半導体装置およびその制御方法 |
| US7630245B2 (en) | 2005-10-04 | 2009-12-08 | Spansion Llc | Semiconductor device and control method therefor |
| US7352627B2 (en) | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7542354B2 (en) | 2006-01-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | Reprogrammable nonvolatile memory devices and methods |
| US7821837B2 (en) | 2006-01-31 | 2010-10-26 | Samsung Electronics Co., Ltd. | Reprogrammable nonvolatile memory devices and methods |
| US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
| US7605579B2 (en) | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| JP2009099185A (ja) * | 2007-10-16 | 2009-05-07 | Dainippon Printing Co Ltd | メモリをリフレッシュする機能を備えたストレージデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3599541B2 (ja) | 2004-12-08 |
| US6240032B1 (en) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599541B2 (ja) | 不揮発性半導体記憶装置 | |
| US6000004A (en) | Nonvolatile semiconductor memory device with write protect data settings for disabling erase from and write into a block, and erase and re-erase settings for enabling write into and erase from a block | |
| JP3938309B2 (ja) | リードディスターブを緩和したフラッシュメモリ | |
| US5991201A (en) | Non-volatile memory with over-program protection and method therefor | |
| US5337281A (en) | Non-volatile semiconductor memory device in which data can be erased on a block basis and method of erasing data on a block basis in non-volatile semiconductor memory device | |
| JP3898349B2 (ja) | 半導体記憶装置 | |
| US6421277B2 (en) | Non-volatile semiconductor memory device | |
| US20060164897A1 (en) | Semiconductor storage device having page copying function | |
| US10359944B2 (en) | Memory devices having distributed controller systems | |
| KR100839700B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US5978273A (en) | Non-volatile semiconductor memory device | |
| KR980011503A (ko) | 불휘발성 메모리시스템 및 반도체기억장치 | |
| TW200405355A (en) | Non-volatile semiconductor memory device | |
| JP2000228094A (ja) | 不揮発性半導体記憶装置 | |
| KR960005354B1 (ko) | 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리 | |
| US5544117A (en) | Non-volatile semiconductor memory device with improved collective erasing operation | |
| JP3802763B2 (ja) | 不揮発性半導体メモリ装置およびその消去方法 | |
| US6735121B2 (en) | Nonvolatile memory system having status register for rewrite control | |
| KR100290106B1 (ko) | 메모리 디바이스 | |
| JP2933090B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3180003B2 (ja) | 半導体記憶装置 | |
| JP3580702B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2000137992A (ja) | フラッシュメモリ装置及びその検証方法 | |
| JPH11176173A (ja) | 不揮発性半導体記憶装置 | |
| JP2007164937A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040616 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |