JPH1079467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1079467A JPH1079467A JP8233845A JP23384596A JPH1079467A JP H1079467 A JPH1079467 A JP H1079467A JP 8233845 A JP8233845 A JP 8233845A JP 23384596 A JP23384596 A JP 23384596A JP H1079467 A JPH1079467 A JP H1079467A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- circuits
- negative voltage
- circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 基板上に配置された複数の回路間で発生する
ＲＦ信号漏れによる特性の劣化を防ぐことができる半導
体装置を提供すること。 【解決手段】 制御回路２及び負電圧発生回路４と、Ｌ
ＮＡ１及びＳＷ３とに挟まれた領域、並びに、制御回路
２及び負電圧発生回路４と、ＨＰＡ５とに挟まれた領域
のＧａＡｓ基板１０上に接地金属膜６を配置した。
ＲＦ信号漏れによる特性の劣化を防ぐことができる半導
体装置を提供すること。 【解決手段】 制御回路２及び負電圧発生回路４と、Ｌ
ＮＡ１及びＳＷ３とに挟まれた領域、並びに、制御回路
２及び負電圧発生回路４と、ＨＰＡ５とに挟まれた領域
のＧａＡｓ基板１０上に接地金属膜６を配置した。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特に移動体通信に用いられるＧａＡｓＩＣ等の半導
体装置に関するものである。
し、特に移動体通信に用いられるＧａＡｓＩＣ等の半導
体装置に関するものである。
【０００２】
【従来の技術】図５は従来のＧａＡｓ基板を用いたＭＭ
ＩＣ(Microwave monolithic integrated circuit) の構
造を模式的に示す平面図であり、図において、５０はＭ
ＭＩＣ、１は−３０〜−６０ｄＢｍの出力レベルで動作
する低雑音増幅器（以下、ＬＮＡと称す）、２は０／３
Ｖの基準電圧で動作する制御回路で、その内部の論理振
幅は約０／０．６Ｖとなっている。３はスイッチ（以
下、ＳＷと称す）、４は−１０ｄＢｍの入力信号レベル
で動作する負電圧発生回路、５は２０〜２２ｄＢｍの出
力信号レベルで動作する高出力増幅器（以下、ＨＰＡと
称す）で、電圧の振幅は０／６Ｖとなっている。１０は
ＧａＡｓ基板である。
ＩＣ(Microwave monolithic integrated circuit) の構
造を模式的に示す平面図であり、図において、５０はＭ
ＭＩＣ、１は−３０〜−６０ｄＢｍの出力レベルで動作
する低雑音増幅器（以下、ＬＮＡと称す）、２は０／３
Ｖの基準電圧で動作する制御回路で、その内部の論理振
幅は約０／０．６Ｖとなっている。３はスイッチ（以
下、ＳＷと称す）、４は−１０ｄＢｍの入力信号レベル
で動作する負電圧発生回路、５は２０〜２２ｄＢｍの出
力信号レベルで動作する高出力増幅器（以下、ＨＰＡと
称す）で、電圧の振幅は０／６Ｖとなっている。１０は
ＧａＡｓ基板である。
【０００３】また、図６は従来のＭＭＩＣの信号の流れ
を示すブロック図であり、図において、図５と同一符号
は同一または相当する部分を示しており、７はアンテ
ナ、８は信号処理ＩＣ、Ｐ１〜Ｐ９は入力ポート及び出
力ポートである。
を示すブロック図であり、図において、図５と同一符号
は同一または相当する部分を示しており、７はアンテ
ナ、８は信号処理ＩＣ、Ｐ１〜Ｐ９は入力ポート及び出
力ポートである。
【０００４】このＭＭＩＣ５０は、移動体通信の信号の
送受信部に用いられるＭＭＩＣであり、このＭＭＩＣ５
０においては、ＨＰＡ５，ＬＮＡ１，ＳＷ３，制御回路
２，および負電源発生回路４が互いに所定の間隔を隔て
てＧａＡｓ基板１０上に配置されている。そして、この
ＭＭＩＣ５０は実装基板（図示せず）やパッケージ（図
示せず）等に取り付けられて、図６に示すように、ＭＭ
ＩＣ５０の外部に設けられているアンテナ７や、信号処
理ＩＣ８等と接続される。
送受信部に用いられるＭＭＩＣであり、このＭＭＩＣ５
０においては、ＨＰＡ５，ＬＮＡ１，ＳＷ３，制御回路
２，および負電源発生回路４が互いに所定の間隔を隔て
てＧａＡｓ基板１０上に配置されている。そして、この
ＭＭＩＣ５０は実装基板（図示せず）やパッケージ（図
示せず）等に取り付けられて、図６に示すように、ＭＭ
ＩＣ５０の外部に設けられているアンテナ７や、信号処
理ＩＣ８等と接続される。
【０００５】次に、従来のＭＭＩＣの動作について図６
を用いて説明する。まず、受信動作時には、アンテナ７
からの入力波はＳＷ３にて受信系へ切り替えられてＬＮ
Ａ１により増幅されてＭＭＩＣ５０の外部の信号処理Ｉ
Ｃ８に出力される。つまり、ＭＭＩＣ５０外部のアンテ
ナ７から入力された約−４０ｄＢｍの入力信号は、ポー
トＰ１からＭＭＩＣ５０に入力され、ＳＷ３によりポー
トＰ１とポートＰ９とが接続されて、ポートＰ９から出
力された後、ポートＰ８からＬＮＡ１に入力されて−３
０ｄＢｍに増幅され、ポートＰ７より出力されてＭＭＩ
Ｃ５０外部に設けられた信号処理ＩＣ８にＲＦ入力信号
として入力される。
を用いて説明する。まず、受信動作時には、アンテナ７
からの入力波はＳＷ３にて受信系へ切り替えられてＬＮ
Ａ１により増幅されてＭＭＩＣ５０の外部の信号処理Ｉ
Ｃ８に出力される。つまり、ＭＭＩＣ５０外部のアンテ
ナ７から入力された約−４０ｄＢｍの入力信号は、ポー
トＰ１からＭＭＩＣ５０に入力され、ＳＷ３によりポー
トＰ１とポートＰ９とが接続されて、ポートＰ９から出
力された後、ポートＰ８からＬＮＡ１に入力されて−３
０ｄＢｍに増幅され、ポートＰ７より出力されてＭＭＩ
Ｃ５０外部に設けられた信号処理ＩＣ８にＲＦ入力信号
として入力される。
【０００６】送信動作時においては、ＳＷ３は送信系に
切り換えられ、ＭＭＩＣに入力された出力信号がＨＰＡ
５により増幅されてアンテナ７から送信される。つま
り、信号処理ＩＣ８から出力された約０ｄＢｍのＲＦ出
力信号は、ポートＰ４からＭＭＩＣ５０に入力され、Ｈ
ＰＡ５において約２０ｄＢｍに増幅されてポートＰ３か
ら出力された後、ポートＰ２からＳＷ３に入力され、ポ
ートＰ１を経てアンテナから約２０ｄＢｍの出力信号が
出力される。
切り換えられ、ＭＭＩＣに入力された出力信号がＨＰＡ
５により増幅されてアンテナ７から送信される。つま
り、信号処理ＩＣ８から出力された約０ｄＢｍのＲＦ出
力信号は、ポートＰ４からＭＭＩＣ５０に入力され、Ｈ
ＰＡ５において約２０ｄＢｍに増幅されてポートＰ３か
ら出力された後、ポートＰ２からＳＷ３に入力され、ポ
ートＰ１を経てアンテナから約２０ｄＢｍの出力信号が
出力される。
【０００７】このとき、制御回路２は、送受信のタイミ
ングを図りながらＨＰＡ５，ＬＮＡ１，及びＳＷ３への
バイアスの設定を行い、ＳＷ３の接続状態等を切り換え
て送受信の切り換えを行っている。この制御回路２に
は、ＭＭＩＣ５０を含む装置の電源電圧，例えば３Ｖ
と、接地である０ＶがポートＰ５から印加されている。
また、負電圧発生回路４においては、ポートＰ６から入
力されるＭＭＩＣ５０の外部の発振器により発生される
約−１０ｄＢｍのＲＦ信号から、制御回路２から出力さ
れるＨＰＡ５，ＳＷ３へのバイアスのうちの負電圧の基
準電圧−１Ｖを発生させている。このＭＭＩＣ５０にお
いては、ＬＮＡ１とＨＰＡ５とは同時に動作することは
ないが、制御回路２および負電圧発生回路４は常に動作
している。
ングを図りながらＨＰＡ５，ＬＮＡ１，及びＳＷ３への
バイアスの設定を行い、ＳＷ３の接続状態等を切り換え
て送受信の切り換えを行っている。この制御回路２に
は、ＭＭＩＣ５０を含む装置の電源電圧，例えば３Ｖ
と、接地である０ＶがポートＰ５から印加されている。
また、負電圧発生回路４においては、ポートＰ６から入
力されるＭＭＩＣ５０の外部の発振器により発生される
約−１０ｄＢｍのＲＦ信号から、制御回路２から出力さ
れるＨＰＡ５，ＳＷ３へのバイアスのうちの負電圧の基
準電圧−１Ｖを発生させている。このＭＭＩＣ５０にお
いては、ＬＮＡ１とＨＰＡ５とは同時に動作することは
ないが、制御回路２および負電圧発生回路４は常に動作
している。
【０００８】
【発明が解決しようとする課題】以上のように、従来の
ＭＭＩＣは基板上に複数の回路が所定の間隔を隔て配置
された構造を備えていた。しかしながら、ＭＭＩＣの基
板の大きさを大きくすることは、コスト等の面から限界
があるため、各回路間の間隔を十分に広くすることがで
きず、このため、上記のように基板上の各回路に入力あ
るいは出力される電力が−４０ｄＢｍ〜２０ｄＢｍと大
きく異なっている場合においては、各回路間のアイソレ
ーションが不十分となり、ＲＦ信号の回路間の漏れによ
りＭＭＩＣの特性が安定しないという問題があった。
ＭＭＩＣは基板上に複数の回路が所定の間隔を隔て配置
された構造を備えていた。しかしながら、ＭＭＩＣの基
板の大きさを大きくすることは、コスト等の面から限界
があるため、各回路間の間隔を十分に広くすることがで
きず、このため、上記のように基板上の各回路に入力あ
るいは出力される電力が−４０ｄＢｍ〜２０ｄＢｍと大
きく異なっている場合においては、各回路間のアイソレ
ーションが不十分となり、ＲＦ信号の回路間の漏れによ
りＭＭＩＣの特性が安定しないという問題があった。
【０００９】一方、このような回路間の信号の漏れを解
消するために、基板上の複数の回路に挟まれた領域に低
抵抗なｎ型領域を設け、その一部を基板裏面の接地電極
と接続した半導体装置が特開平５−１１４４９３１号公
報に、また、フロントエンド回路ブロックと、ＩＦ増幅
回路ブロックとを基板上に集積化するとともに、フロン
トエンド回路ブロックの周囲を高濃度分離領域によって
囲むようにしたものが特開平２−２３６３５号公報に、
また、第１の回路ブロックと第２の回路ブロックとを高
濃度拡散領域により素子分離した構造が特開平３−６８
５３号公報にそれぞれ開示されている。このような構造
の半導体装置においては、接地した低抵抗ｎ型領域や高
濃度分離層や高濃度拡散領域により、回路間のアイソレ
ーションを保って、信号漏れ等の回路間の干渉を防止す
ることが可能となるため、この低抵抗領域等を上記従来
のＭＭＩＣの各回路間に設けることにより、ＲＦ信号の
回路間の漏れを低減させることが可能となる。
消するために、基板上の複数の回路に挟まれた領域に低
抵抗なｎ型領域を設け、その一部を基板裏面の接地電極
と接続した半導体装置が特開平５−１１４４９３１号公
報に、また、フロントエンド回路ブロックと、ＩＦ増幅
回路ブロックとを基板上に集積化するとともに、フロン
トエンド回路ブロックの周囲を高濃度分離領域によって
囲むようにしたものが特開平２−２３６３５号公報に、
また、第１の回路ブロックと第２の回路ブロックとを高
濃度拡散領域により素子分離した構造が特開平３−６８
５３号公報にそれぞれ開示されている。このような構造
の半導体装置においては、接地した低抵抗ｎ型領域や高
濃度分離層や高濃度拡散領域により、回路間のアイソレ
ーションを保って、信号漏れ等の回路間の干渉を防止す
ることが可能となるため、この低抵抗領域等を上記従来
のＭＭＩＣの各回路間に設けることにより、ＲＦ信号の
回路間の漏れを低減させることが可能となる。
【００１０】しかしながら、このような低抵抗なｎ型領
域や高濃度分離層や高濃度拡散領域のように、半導体基
板にｎ型不純物を導入して形成した領域は、その抵抗値
を十分に小さなものとすることができず、アイソレーシ
ョン量を十分に大きくすることができるものではない。
したがって、特に上述した従来のＭＭＩＣ５０のよう
に、約−１０ｄＢｍの小さい出力の信号で動作する負電
圧発生回路４や０／０．６Ｖの論理振幅で動作する制御
回路２と、これらよりも出力レベル差の大きい信号で動
作するその他の回路、例えば、約２０ｄＢｍの出力信号
レベルにより０／６Ｖの電圧で動作するＨＰＡ、約−３
０ｄＢｍの出力信号レベルで動作するＬＮＡ、約２０ｄ
Ｂｍの出力信号レベルと約−４０ｄＢｍの出力信号レベ
ルとで動作するＳＷとを備えたものにおいては、制御回
路２及び負電圧発生回路４とその他の回路との間の信号
のレベルが大きく異なるため、回路間に、接地した低抵
抗なｎ型領域や高濃度分離層等を設けただけでは、制御
回路２及び負電圧発生回路４と、その他の回路とのアイ
ソレーションが不十分となり、小出力信号で動作する回
路がＲＦ信号漏れの影響を受けやすく、特性が安定しな
い場合が多いという問題があった。
域や高濃度分離層や高濃度拡散領域のように、半導体基
板にｎ型不純物を導入して形成した領域は、その抵抗値
を十分に小さなものとすることができず、アイソレーシ
ョン量を十分に大きくすることができるものではない。
したがって、特に上述した従来のＭＭＩＣ５０のよう
に、約−１０ｄＢｍの小さい出力の信号で動作する負電
圧発生回路４や０／０．６Ｖの論理振幅で動作する制御
回路２と、これらよりも出力レベル差の大きい信号で動
作するその他の回路、例えば、約２０ｄＢｍの出力信号
レベルにより０／６Ｖの電圧で動作するＨＰＡ、約−３
０ｄＢｍの出力信号レベルで動作するＬＮＡ、約２０ｄ
Ｂｍの出力信号レベルと約−４０ｄＢｍの出力信号レベ
ルとで動作するＳＷとを備えたものにおいては、制御回
路２及び負電圧発生回路４とその他の回路との間の信号
のレベルが大きく異なるため、回路間に、接地した低抵
抗なｎ型領域や高濃度分離層等を設けただけでは、制御
回路２及び負電圧発生回路４と、その他の回路とのアイ
ソレーションが不十分となり、小出力信号で動作する回
路がＲＦ信号漏れの影響を受けやすく、特性が安定しな
い場合が多いという問題があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたものであり、基板上に配置された複数の
回路間で発生するＲＦ信号漏れによる特性の劣化を防ぐ
ことができる半導体装置を提供することを目的とする。
ためになされたものであり、基板上に配置された複数の
回路間で発生するＲＦ信号漏れによる特性の劣化を防ぐ
ことができる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板と、半導体基板上に互いに所定の間隔
を隔てて設けられた複数の回路と、半導体基板上の、複
数の回路に挟まれた領域上に設けられた接地金属膜とを
備えるようにしたものである。
置は、半導体基板と、半導体基板上に互いに所定の間隔
を隔てて設けられた複数の回路と、半導体基板上の、複
数の回路に挟まれた領域上に設けられた接地金属膜とを
備えるようにしたものである。
【００１３】また、複数の回路は、信号レベルの異なる
複数の回路からなり、接地金属膜は、複数の回路のうち
の他の回路に対する信号レベル差が大きい一つ以上の回
路と、他の回路との間に設けられているようにしたもの
である。
複数の回路からなり、接地金属膜は、複数の回路のうち
の他の回路に対する信号レベル差が大きい一つ以上の回
路と、他の回路との間に設けられているようにしたもの
である。
【００１４】また、複数の回路は、負電圧発生回路、制
御回路、スイッチ、低雑音増幅器、及び高出力増幅器か
らなり、負電圧発生回路及び制御回路は互いに隣接して
配置されており、接地金属膜は、半導体基板上の負電圧
発生回路及び制御回路と、他の回路とに挟まれた領域上
に設けられているようにしたものである。
御回路、スイッチ、低雑音増幅器、及び高出力増幅器か
らなり、負電圧発生回路及び制御回路は互いに隣接して
配置されており、接地金属膜は、半導体基板上の負電圧
発生回路及び制御回路と、他の回路とに挟まれた領域上
に設けられているようにしたものである。
【００１５】また、負電圧発生回路を−１０ｄＢｍ以上
−８ｄＢｍ以下の入力信号レベルで動作するものとし、
制御回路を０Ｖと３Ｖの基準電圧で動作するものとし、
低雑音増幅器を−６０ｄＢｍ以上−３０ｄＢｍ以下の出
力信号レベルで動作するものとし、高出力増幅器は２０
ｄＢｍ以上２２ｄＢｍ以下の出力信号レベルで動作する
ものとしたものである。
−８ｄＢｍ以下の入力信号レベルで動作するものとし、
制御回路を０Ｖと３Ｖの基準電圧で動作するものとし、
低雑音増幅器を−６０ｄＢｍ以上−３０ｄＢｍ以下の出
力信号レベルで動作するものとし、高出力増幅器は２０
ｄＢｍ以上２２ｄＢｍ以下の出力信号レベルで動作する
ものとしたものである。
【００１６】また、接地金属膜は、複数の回路のいずれ
かに設けられた金属配線と同じ材料からなるようにした
ものである。
かに設けられた金属配線と同じ材料からなるようにした
ものである。
【００１７】また、この発明に係る半導体装置は、半導
体基板と、半導体基板上に互いに所定の間隔を隔てて配
置された負電圧発生回路、制御回路、スイッチ、低雑音
増幅器、及び高出力増幅器とからなり、負電圧発生回路
及び制御回路は、互いに隣接して基板の一端側に配置さ
れており、高出力増幅器及びスイッチは、互いに隣接し
て基板の一端に対して反対側の端部側に配置されてお
り、負電圧発生回路及び制御回路の入力端子及び出力端
子は、基板の一端側に配置され、高出力増幅器及びスイ
ッチの入力端子及び出力端子は、基板の一端に対して反
対側の端部側に配置されているようにしたものである。
体基板と、半導体基板上に互いに所定の間隔を隔てて配
置された負電圧発生回路、制御回路、スイッチ、低雑音
増幅器、及び高出力増幅器とからなり、負電圧発生回路
及び制御回路は、互いに隣接して基板の一端側に配置さ
れており、高出力増幅器及びスイッチは、互いに隣接し
て基板の一端に対して反対側の端部側に配置されてお
り、負電圧発生回路及び制御回路の入力端子及び出力端
子は、基板の一端側に配置され、高出力増幅器及びスイ
ッチの入力端子及び出力端子は、基板の一端に対して反
対側の端部側に配置されているようにしたものである。
【００１８】また、半導体装置において、半導体基板上
の、負電圧発生回路及び制御回路と高出力増幅器及びス
イッチとに挟まれた領域上に、接地金属膜を備えるよう
にしたものである。
の、負電圧発生回路及び制御回路と高出力増幅器及びス
イッチとに挟まれた領域上に、接地金属膜を備えるよう
にしたものである。
【００１９】
実施の形態１．図１は本発明の実施の形態１に係るＭＭ
ＩＣ(Microwave monolithic integrated circuit) の構
造を示す平面図であり、図において、１００はＭＭＩ
Ｃ、１は−６０以上−３０ｄＢｍ以下の出力レベルで動
作する低雑音増幅器（以下、ＬＮＡと称す）、２は０／
３Ｖの入力レベルにより、内部論理振幅が０／０．６Ｖ
で動作する制御回路、３は制御回路２から出力される０
Ｖと−２以上−１Ｖ未満の基準電圧で動作するスイッチ
（以下、ＳＷと称す）、４は−１０以上−８ｄＢｍの入
力信号レベルで動作する負電圧発生回路、５は２０以上
２２ｄＢｍ以下の出力信号レベルで動作する高出力増幅
器（以下、ＨＰＡと称す）、６は厚さ約２μｍで幅が約
８０μｍである金等の金属からなる接地金属膜で、この
接地金属膜６はＭＭＩＣ１００の動作時には接地され
る。なお、この接地金属膜６は上記各回路に金等の金属
配線を形成する際に同時に形成する。１０はＧａＡｓ基
板である。
ＩＣ(Microwave monolithic integrated circuit) の構
造を示す平面図であり、図において、１００はＭＭＩ
Ｃ、１は−６０以上−３０ｄＢｍ以下の出力レベルで動
作する低雑音増幅器（以下、ＬＮＡと称す）、２は０／
３Ｖの入力レベルにより、内部論理振幅が０／０．６Ｖ
で動作する制御回路、３は制御回路２から出力される０
Ｖと−２以上−１Ｖ未満の基準電圧で動作するスイッチ
（以下、ＳＷと称す）、４は−１０以上−８ｄＢｍの入
力信号レベルで動作する負電圧発生回路、５は２０以上
２２ｄＢｍ以下の出力信号レベルで動作する高出力増幅
器（以下、ＨＰＡと称す）、６は厚さ約２μｍで幅が約
８０μｍである金等の金属からなる接地金属膜で、この
接地金属膜６はＭＭＩＣ１００の動作時には接地され
る。なお、この接地金属膜６は上記各回路に金等の金属
配線を形成する際に同時に形成する。１０はＧａＡｓ基
板である。
【００２０】また、図２は本発明の実施の形態１に係る
ＭＭＩＣの信号の流れを示すブロック図であり、図にお
いて、図１と同一符号は同一または相当する部分を示し
ており、７はＭＭＩＣ１００の外部に設けられているア
ンテナ、８はＭＭＩＣ１００の外部に設けられている信
号処理ＩＣ、Ｐ１〜Ｐ９は入力ポート及び出力ポートで
ある。
ＭＭＩＣの信号の流れを示すブロック図であり、図にお
いて、図１と同一符号は同一または相当する部分を示し
ており、７はＭＭＩＣ１００の外部に設けられているア
ンテナ、８はＭＭＩＣ１００の外部に設けられている信
号処理ＩＣ、Ｐ１〜Ｐ９は入力ポート及び出力ポートで
ある。
【００２１】次に構造について説明する。このＭＭＩＣ
１００は、図１に示すように、ＧａＡｓ基板１０上にＬ
ＮＡ１，ＳＷ３，ＨＰＡ５，制御回路２，及び負電圧発
生回路４を所定の間隔を隔てて配置するとともに、制御
回路２と負電圧発生回路４とを隣接して配置し、この制
御回路２及び負電圧発生回路４と、ＬＮＡ１及びＳＷ３
とに挟まれた領域、並びに、制御回路２及び負電圧発生
回路４と、ＨＰＡ５とに挟まれた領域のＧａＡｓ基板１
０上に接地金属膜６を配置したものである。この接地金
属膜６はこのＭＭＩＣ１００の各回路同士、あるいはこ
のＭＭＩＣ１００の各回路とこのＭＭＩＣ１００外の回
路とが接続される際に接地される。
１００は、図１に示すように、ＧａＡｓ基板１０上にＬ
ＮＡ１，ＳＷ３，ＨＰＡ５，制御回路２，及び負電圧発
生回路４を所定の間隔を隔てて配置するとともに、制御
回路２と負電圧発生回路４とを隣接して配置し、この制
御回路２及び負電圧発生回路４と、ＬＮＡ１及びＳＷ３
とに挟まれた領域、並びに、制御回路２及び負電圧発生
回路４と、ＨＰＡ５とに挟まれた領域のＧａＡｓ基板１
０上に接地金属膜６を配置したものである。この接地金
属膜６はこのＭＭＩＣ１００の各回路同士、あるいはこ
のＭＭＩＣ１００の各回路とこのＭＭＩＣ１００外の回
路とが接続される際に接地される。
【００２２】次に動作について図２を用いて説明する。
このＭＭＩＣ１００は実装基板（図示せず）やパッケー
ジ（図示せず）等に取り付けられて、図２に示すよう
に、ＭＭＩＣ１００の外部に設けられているアンテナ７
や、信号処理ＩＣ８等と接続され、送受信動作が行われ
るものであり、まず、受信動作時には、アンテナ７から
の入力波はＳＷ３にて受信系へ切り替えられてＬＮＡ１
により増幅されてＭＭＩＣ１００の外部の信号処理ＩＣ
８に出力される。つまり、ＭＭＩＣ１００外部のアンテ
ナ７から入力された約−４０ｄＢｍの入力信号は、ポー
トＰ１からＭＭＩＣ１００に入力され、ＳＷ３によりポ
ートＰ１とポートＰ９とが接続されて、ポートＰ９から
出力された後、ポートＰ８からＬＮＡ１に入力されて−
３０ｄＢｍに増幅され、ポートＰ７より出力されてＭＭ
ＩＣ１００外部に設けられた信号処理ＩＣ８にＲＦ入力
信号として入力される。
このＭＭＩＣ１００は実装基板（図示せず）やパッケー
ジ（図示せず）等に取り付けられて、図２に示すよう
に、ＭＭＩＣ１００の外部に設けられているアンテナ７
や、信号処理ＩＣ８等と接続され、送受信動作が行われ
るものであり、まず、受信動作時には、アンテナ７から
の入力波はＳＷ３にて受信系へ切り替えられてＬＮＡ１
により増幅されてＭＭＩＣ１００の外部の信号処理ＩＣ
８に出力される。つまり、ＭＭＩＣ１００外部のアンテ
ナ７から入力された約−４０ｄＢｍの入力信号は、ポー
トＰ１からＭＭＩＣ１００に入力され、ＳＷ３によりポ
ートＰ１とポートＰ９とが接続されて、ポートＰ９から
出力された後、ポートＰ８からＬＮＡ１に入力されて−
３０ｄＢｍに増幅され、ポートＰ７より出力されてＭＭ
ＩＣ１００外部に設けられた信号処理ＩＣ８にＲＦ入力
信号として入力される。
【００２３】また、送信動作時においては、ＳＷ３は送
信系に切り換えられ、ＭＭＩＣに入力された出力信号が
ＨＰＡ５により増幅されてアンテナ７から送信される。
つまり、信号処理ＩＣ８から出力された約０ｄＢｍのＲ
Ｆ出力信号は、ポートＰ４からＭＭＩＣ１００に入力さ
れ、ＨＰＡ５において約２０ｄＢｍに増幅されてポート
Ｐ３から出力された後、ポートＰ２からＳＷ３に入力さ
れ、ポートＰ１を経てアンテナ７から約２０ｄＢｍの出
力信号が出力される。
信系に切り換えられ、ＭＭＩＣに入力された出力信号が
ＨＰＡ５により増幅されてアンテナ７から送信される。
つまり、信号処理ＩＣ８から出力された約０ｄＢｍのＲ
Ｆ出力信号は、ポートＰ４からＭＭＩＣ１００に入力さ
れ、ＨＰＡ５において約２０ｄＢｍに増幅されてポート
Ｐ３から出力された後、ポートＰ２からＳＷ３に入力さ
れ、ポートＰ１を経てアンテナ７から約２０ｄＢｍの出
力信号が出力される。
【００２４】このとき、制御回路２は、送受信のタイミ
ングを図りながらＨＰＡ５，ＬＮＡ１，及びＳＷ３への
バイアスの設定を行い、ＳＷ３の接続状態等を切り換え
て送受信の切り換えを行っている。この制御回路２に
は、ＭＭＩＣ１００を含む装置の電源電圧，例えば３Ｖ
と、接地である０ＶがポートＰ５から印加されており、
この制御回路２の内部の論理振幅は約０／０．６Ｖとな
っている。また、負電圧発生回路４においては、ポート
Ｐ６から入力されるＭＭＩＣ１００の外部の発振器によ
り発生される約−１０ｄＢｍのＲＦ信号から、制御回路
２から出力されるＨＰＡ５，ＳＷ３へのバイアスのうち
の負電圧の基準電圧−１〜−２Ｖを発生させている。こ
のＭＭＩＣ１００においては、ＬＮＡ１とＨＰＡ５とは
同時に動作することはないが、制御回路２および負電圧
発生回路４は常に動作している。
ングを図りながらＨＰＡ５，ＬＮＡ１，及びＳＷ３への
バイアスの設定を行い、ＳＷ３の接続状態等を切り換え
て送受信の切り換えを行っている。この制御回路２に
は、ＭＭＩＣ１００を含む装置の電源電圧，例えば３Ｖ
と、接地である０ＶがポートＰ５から印加されており、
この制御回路２の内部の論理振幅は約０／０．６Ｖとな
っている。また、負電圧発生回路４においては、ポート
Ｐ６から入力されるＭＭＩＣ１００の外部の発振器によ
り発生される約−１０ｄＢｍのＲＦ信号から、制御回路
２から出力されるＨＰＡ５，ＳＷ３へのバイアスのうち
の負電圧の基準電圧−１〜−２Ｖを発生させている。こ
のＭＭＩＣ１００においては、ＬＮＡ１とＨＰＡ５とは
同時に動作することはないが、制御回路２および負電圧
発生回路４は常に動作している。
【００２５】この実施の形態１に係るＭＭＩＣにおいて
は、制御回路２及び負電源発生回路４と、その他のＬＮ
Ａ１，ＳＷ３，及びＨＰＡ５とに挟まれた領域のＧａＡ
ｓ基板１０上には、接地された金属からなる接地金属膜
６が設けられているため、この接地金属膜６を挟んだ回
路間のアイソレーション量は、この接地金属膜６がない
場合の１０ｄＢｍから４０ｄＢｍに改善されるととも
に、この接地金属膜６を用いた場合のアイソレーション
は、この接地金属膜６の代わりに低抵抗な不純物拡散領
域を設けた場合のアイソレーションよりも優れている。
このため、負電圧発生回路４とその他の回路との間のＲ
Ｆ信号の漏れは、大きい場合でも−２０ｄＢｍ以下とな
り、負電源発生回路４の信号レベルである−１０ｄＢｍ
に比べて約１／１０以下の問題のないレベルとなる。ま
た、同様に、信号レベルの小さい制御回路２もこの制御
回路２とＨＰＡ５との間に接地金属膜６が設けられてい
ることにより信号レベルの大きいＨＰＡ５の影響を受け
にくくなる。この結果、信号レベルの小さい制御回路２
や負電源発生回路４に他の信号レベルの大きい回路の信
号漏れの影響を与えないようにして、ＲＦ信号の漏れの
ＭＭＩＣ１００の特性に与える影響を少なくすることが
できる。したがって、上述した従来のＭＭＩＣにおいて
は、負電源発生回路４及び制御回路２とその他の回路と
の出力レベル差が大きいため、仮に、低抵抗ｎ型領域等
の不純物を拡散して形成した領域を回路間に設けたとし
ても、負電源発生回路及び制御回路と、その他の回路と
の間でＲＦ信号の漏れが発生し、その結果、ＭＭＩＣの
特性が劣化していたが、本発明においては、この出力レ
ベル差の大きい、負電源発生回路４及び制御回路２とそ
の他の回路との部分に接地金属膜６を設けたので、アイ
ソレーション量を大きくしてＲＦ信号の漏れを防いで、
ＭＭＩＣ１００の特性の劣化を抑えることができる。
は、制御回路２及び負電源発生回路４と、その他のＬＮ
Ａ１，ＳＷ３，及びＨＰＡ５とに挟まれた領域のＧａＡ
ｓ基板１０上には、接地された金属からなる接地金属膜
６が設けられているため、この接地金属膜６を挟んだ回
路間のアイソレーション量は、この接地金属膜６がない
場合の１０ｄＢｍから４０ｄＢｍに改善されるととも
に、この接地金属膜６を用いた場合のアイソレーション
は、この接地金属膜６の代わりに低抵抗な不純物拡散領
域を設けた場合のアイソレーションよりも優れている。
このため、負電圧発生回路４とその他の回路との間のＲ
Ｆ信号の漏れは、大きい場合でも−２０ｄＢｍ以下とな
り、負電源発生回路４の信号レベルである−１０ｄＢｍ
に比べて約１／１０以下の問題のないレベルとなる。ま
た、同様に、信号レベルの小さい制御回路２もこの制御
回路２とＨＰＡ５との間に接地金属膜６が設けられてい
ることにより信号レベルの大きいＨＰＡ５の影響を受け
にくくなる。この結果、信号レベルの小さい制御回路２
や負電源発生回路４に他の信号レベルの大きい回路の信
号漏れの影響を与えないようにして、ＲＦ信号の漏れの
ＭＭＩＣ１００の特性に与える影響を少なくすることが
できる。したがって、上述した従来のＭＭＩＣにおいて
は、負電源発生回路４及び制御回路２とその他の回路と
の出力レベル差が大きいため、仮に、低抵抗ｎ型領域等
の不純物を拡散して形成した領域を回路間に設けたとし
ても、負電源発生回路及び制御回路と、その他の回路と
の間でＲＦ信号の漏れが発生し、その結果、ＭＭＩＣの
特性が劣化していたが、本発明においては、この出力レ
ベル差の大きい、負電源発生回路４及び制御回路２とそ
の他の回路との部分に接地金属膜６を設けたので、アイ
ソレーション量を大きくしてＲＦ信号の漏れを防いで、
ＭＭＩＣ１００の特性の劣化を抑えることができる。
【００２６】また、この接地金属膜６の材料として、上
記各回路内の金属配線と同じ材料の金属を用いるように
すれば、接地金属膜６を上記各回路内の金属配線と同時
に形成できるため、通常のＭＭＩＣの製造工程と比較し
て製造工程を増加させることなく、容易に回路間のＲＦ
信号の漏れを防ぐことができる。
記各回路内の金属配線と同じ材料の金属を用いるように
すれば、接地金属膜６を上記各回路内の金属配線と同時
に形成できるため、通常のＭＭＩＣの製造工程と比較し
て製造工程を増加させることなく、容易に回路間のＲＦ
信号の漏れを防ぐことができる。
【００２７】このようにこの実施の形態１によれば、制
御回路２及び負電圧発生回路４と、ＬＮＡ１及びＳＷ３
とに挟まれた領域、並びに、制御回路２及び負電圧発生
回路４と、ＨＰＡ５とに挟まれた領域のＧａＡｓ基板１
０上に接地金属膜６を配置したから、この接地金属膜６
を接地電位とすることができ、出力レベル差の大きい負
電源発生回路４及び制御回路２とその他の回路との間の
アイソレーション量を、負電源発生回路４及び制御回路
２とその他の回路との間に低抵抗な不純物拡散領域を設
けた場合に対しても十分に大きくでき、ＲＦ信号の漏れ
を防いで、ＭＭＩＣの特性の劣化を抑えることができ
る。
御回路２及び負電圧発生回路４と、ＬＮＡ１及びＳＷ３
とに挟まれた領域、並びに、制御回路２及び負電圧発生
回路４と、ＨＰＡ５とに挟まれた領域のＧａＡｓ基板１
０上に接地金属膜６を配置したから、この接地金属膜６
を接地電位とすることができ、出力レベル差の大きい負
電源発生回路４及び制御回路２とその他の回路との間の
アイソレーション量を、負電源発生回路４及び制御回路
２とその他の回路との間に低抵抗な不純物拡散領域を設
けた場合に対しても十分に大きくでき、ＲＦ信号の漏れ
を防いで、ＭＭＩＣの特性の劣化を抑えることができ
る。
【００２８】なお、上記実施の形態１においては、負電
源発生回路４及び制御回路２とその他の回路との間に接
地金属膜を設けた場合について説明したが、本発明はそ
の他の回路間の領域上に接地金属膜を設けた場合におい
ても適用できるものであり、このような場合において
も、回路間のアイソレーションを向上させることがで
き、上記実施の形態１と同様の効果を奏する。
源発生回路４及び制御回路２とその他の回路との間に接
地金属膜を設けた場合について説明したが、本発明はそ
の他の回路間の領域上に接地金属膜を設けた場合におい
ても適用できるものであり、このような場合において
も、回路間のアイソレーションを向上させることがで
き、上記実施の形態１と同様の効果を奏する。
【００２９】実施の形態２．図３は本発明の実施の形態
２に係るＭＭＩＣの構造を模式的に示す平面図であり、
図において、図１，図２と同一符号は同一又は相当する
部分を示しており、１０１はＭＭＩＣである。
２に係るＭＭＩＣの構造を模式的に示す平面図であり、
図において、図１，図２と同一符号は同一又は相当する
部分を示しており、１０１はＭＭＩＣである。
【００３０】この実施の形態２に係るＭＭＩＣは、負電
圧発生回路４、制御回路２、ＳＷ３、ＬＮＡ１、及びＨ
ＰＡ５からなるＭＭＩＣにおいて、制御回路２及び負電
圧発生回路４を基板１０の一端側に配置し、上記ＨＰＡ
５及びＳＷ３を、基板１０の制御回路２及び負電圧発生
回路４が配置されている一端側に対して反対側の端部に
配置するとともに、負電圧発生回路４及び制御回路２の
ポートＰ５，Ｐ６と、ＨＰＡ５及びＳＷ３のポートＰ１
〜Ｐ４，Ｐ９を、基板１０の端部側の、ポートＰ５，Ｐ
６と、ポートＰ１〜Ｐ４，Ｐ９との距離が最も離れる位
置に配置するようにしたものである。
圧発生回路４、制御回路２、ＳＷ３、ＬＮＡ１、及びＨ
ＰＡ５からなるＭＭＩＣにおいて、制御回路２及び負電
圧発生回路４を基板１０の一端側に配置し、上記ＨＰＡ
５及びＳＷ３を、基板１０の制御回路２及び負電圧発生
回路４が配置されている一端側に対して反対側の端部に
配置するとともに、負電圧発生回路４及び制御回路２の
ポートＰ５，Ｐ６と、ＨＰＡ５及びＳＷ３のポートＰ１
〜Ｐ４，Ｐ９を、基板１０の端部側の、ポートＰ５，Ｐ
６と、ポートＰ１〜Ｐ４，Ｐ９との距離が最も離れる位
置に配置するようにしたものである。
【００３１】このＭＭＩＣにおいては、負電圧発生回路
４及び制御回路２の入出力ポートとＳＷ３やＨＰＡ５の
入出力ポートとを、互いに離して配置しているため、Ｓ
Ｗ３やＨＰＡ５からのＲＦ信号の漏れは、送信時には動
作しないＬＮＡ１とＨＰＡ５内部の入力回路部とに阻止
される形となるため、上述した従来のＭＭＩＣと比較し
て、送信時のアイソレーション量を増加させることがで
き、これにより、新たにアイソレーションのための部材
等を設けることなく、容易にＭＭＩＣの特性の劣化を抑
えることができる効果を奏する。
４及び制御回路２の入出力ポートとＳＷ３やＨＰＡ５の
入出力ポートとを、互いに離して配置しているため、Ｓ
Ｗ３やＨＰＡ５からのＲＦ信号の漏れは、送信時には動
作しないＬＮＡ１とＨＰＡ５内部の入力回路部とに阻止
される形となるため、上述した従来のＭＭＩＣと比較し
て、送信時のアイソレーション量を増加させることがで
き、これにより、新たにアイソレーションのための部材
等を設けることなく、容易にＭＭＩＣの特性の劣化を抑
えることができる効果を奏する。
【００３２】実施の形態３．図４は本発明の実施の形態
３に係るＭＭＩＣの構造を模式的に示す平面図であり、
図において、図１，２と同一符号は同一または相当する
部分を示しており、１０２はＭＭＩＣである。
３に係るＭＭＩＣの構造を模式的に示す平面図であり、
図において、図１，２と同一符号は同一または相当する
部分を示しており、１０２はＭＭＩＣである。
【００３３】この実施の形態３に係るＭＭＩＣは、上記
実施の形態２に係るＭＭＩＣにおいて、基板１０上の制
御回路２及び負電圧発生回路４と、ＬＮＡ１，ＳＷ３，
及びＨＰＡ５とに挟まれた領域上に、上記実施の形態１
において説明した接地金属膜６を配置するようにしたも
のであり、これにより、上記実施の形態２と同様の効果
を奏するとともに、接地金属膜６によりアイソレーショ
ン量を確保してＬＮＡ１，ＳＷ３，及びＨＰＡ５からの
ＲＦ信号の漏れを減らすことができ、ＭＭＩＣの特性の
劣化を抑えることができる効果を奏する。
実施の形態２に係るＭＭＩＣにおいて、基板１０上の制
御回路２及び負電圧発生回路４と、ＬＮＡ１，ＳＷ３，
及びＨＰＡ５とに挟まれた領域上に、上記実施の形態１
において説明した接地金属膜６を配置するようにしたも
のであり、これにより、上記実施の形態２と同様の効果
を奏するとともに、接地金属膜６によりアイソレーショ
ン量を確保してＬＮＡ１，ＳＷ３，及びＨＰＡ５からの
ＲＦ信号の漏れを減らすことができ、ＭＭＩＣの特性の
劣化を抑えることができる効果を奏する。
【００３４】なお、上記実施の形態１〜３においてはＭ
ＭＩＣについて説明したが、本発明はその他の高周波を
扱う半導体基板上に複数の回路を備えた半導体装置にお
いても適用できるものであり、このような場合において
も上記実施の形態１〜３と同様の効果を奏する。
ＭＩＣについて説明したが、本発明はその他の高周波を
扱う半導体基板上に複数の回路を備えた半導体装置にお
いても適用できるものであり、このような場合において
も上記実施の形態１〜３と同様の効果を奏する。
【００３５】
【発明の効果】以上のようにこの発明によれば、半導体
基板と、該半導体基板上に互いに所定の間隔を隔てて設
けられた複数の回路と、上記半導体基板上の、上記複数
の回路に挟まれた領域上に設けられた接地金属膜とを備
えるようにしたから、接地金属膜を介して対向する回路
間のアイソレーション量を大きくでき、ＲＦ信号の漏れ
を防いで、特性の劣化を抑えることができる効果が得ら
れる。
基板と、該半導体基板上に互いに所定の間隔を隔てて設
けられた複数の回路と、上記半導体基板上の、上記複数
の回路に挟まれた領域上に設けられた接地金属膜とを備
えるようにしたから、接地金属膜を介して対向する回路
間のアイソレーション量を大きくでき、ＲＦ信号の漏れ
を防いで、特性の劣化を抑えることができる効果が得ら
れる。
【００３６】また、この発明によれば、複数の回路は、
信号レベルの異なる複数の回路からなり、接地金属膜
は、上記複数の回路のうちの他の回路に対する信号レベ
ル差が大きい一つ以上の回路と、上記他の回路との間に
設けられているようにしたから、接地金属膜を介して対
向する信号レベル差の大きい回路間のアイソレーション
量を大きくでき、ＲＦ信号の漏れを防いで、特性の劣化
を抑えることができる効果が得られる。
信号レベルの異なる複数の回路からなり、接地金属膜
は、上記複数の回路のうちの他の回路に対する信号レベ
ル差が大きい一つ以上の回路と、上記他の回路との間に
設けられているようにしたから、接地金属膜を介して対
向する信号レベル差の大きい回路間のアイソレーション
量を大きくでき、ＲＦ信号の漏れを防いで、特性の劣化
を抑えることができる効果が得られる。
【００３７】また、この発明によれば、複数の回路は、
負電圧発生回路、制御回路、スイッチ、低雑音増幅器、
及び高出力増幅器からなり、上記負電圧発生回路及び制
御回路は互いに隣接して配置されており、接地金属膜
は、上記半導体基板上の上記負電圧発生回路及び制御回
路と、他の回路とに挟まれた領域上に設けられているよ
うにしたから、信号レベル差の大きい負電圧発生回路及
び制御回路と、他の回路との間のアイソレーション量を
大きくでき、ＲＦ信号の漏れを防いで、特性の劣化を抑
えることができる効果が得られる。
負電圧発生回路、制御回路、スイッチ、低雑音増幅器、
及び高出力増幅器からなり、上記負電圧発生回路及び制
御回路は互いに隣接して配置されており、接地金属膜
は、上記半導体基板上の上記負電圧発生回路及び制御回
路と、他の回路とに挟まれた領域上に設けられているよ
うにしたから、信号レベル差の大きい負電圧発生回路及
び制御回路と、他の回路との間のアイソレーション量を
大きくでき、ＲＦ信号の漏れを防いで、特性の劣化を抑
えることができる効果が得られる。
【００３８】また、この発明によれば、負電圧発生回路
を−１０ｄＢｍ以上−８ｄＢｍ以下の入力信号レベルで
動作するものとし、制御回路を０Ｖと３Ｖの基準電圧で
動作するものとし、低雑音増幅器を−６０ｄＢｍ以上−
３０ｄＢｍ以下の出力信号レベルで動作するものとし、
高出力増幅器は２０ｄＢｍ以上２２ｄＢｍ以下の出力信
号レベルで動作するものとしたから、信号レベル差の大
きい負電圧発生回路及び制御回路と、他の回路との間の
アイソレーション量を大きくでき、ＲＦ信号の漏れを防
いで、特性の劣化を抑えることができる効果が得られ
る。
を−１０ｄＢｍ以上−８ｄＢｍ以下の入力信号レベルで
動作するものとし、制御回路を０Ｖと３Ｖの基準電圧で
動作するものとし、低雑音増幅器を−６０ｄＢｍ以上−
３０ｄＢｍ以下の出力信号レベルで動作するものとし、
高出力増幅器は２０ｄＢｍ以上２２ｄＢｍ以下の出力信
号レベルで動作するものとしたから、信号レベル差の大
きい負電圧発生回路及び制御回路と、他の回路との間の
アイソレーション量を大きくでき、ＲＦ信号の漏れを防
いで、特性の劣化を抑えることができる効果が得られ
る。
【００３９】また、この発明によれば、接地金属膜は、
複数の回路のいずれかに設けられた金属配線と同じ材料
からなるようにしたから、接地金属膜を回路の金属配線
と同時に形成することができ、新たな製造工程を加える
ことなく、容易に接地金属膜を介して対向する回路間の
アイソレーション量を大きくできる効果が得られる。
複数の回路のいずれかに設けられた金属配線と同じ材料
からなるようにしたから、接地金属膜を回路の金属配線
と同時に形成することができ、新たな製造工程を加える
ことなく、容易に接地金属膜を介して対向する回路間の
アイソレーション量を大きくできる効果が得られる。
【００４０】また、この発明によれば、半導体基板と、
該半導体基板上に互いに所定の間隔を隔てて配置された
負電圧発生回路、制御回路、スイッチ、低雑音増幅器、
及び高出力増幅器とからなり、上記負電圧発生回路及び
制御回路は、互いに隣接して上記基板の一端側に配置さ
れており、上記高出力増幅器及びスイッチは、互いに隣
接して上記基板の一端に対して反対側の端部側に配置さ
れており、上記負電圧発生回路及び制御回路の入力端子
及び出力端子は、上記基板の一端側に配置され、上記高
出力増幅器及びスイッチの入力端子及び出力端子は、上
記基板の一端に対して反対側の端部側に配置されている
ようにしたから、高出力増幅器及びスイッチと、負電圧
発生回路及び制御回路との間のアイソレーション量を大
きくでき、ＲＦ信号の漏れを防いで、特性の劣化を抑え
ることができる効果が得られる。
該半導体基板上に互いに所定の間隔を隔てて配置された
負電圧発生回路、制御回路、スイッチ、低雑音増幅器、
及び高出力増幅器とからなり、上記負電圧発生回路及び
制御回路は、互いに隣接して上記基板の一端側に配置さ
れており、上記高出力増幅器及びスイッチは、互いに隣
接して上記基板の一端に対して反対側の端部側に配置さ
れており、上記負電圧発生回路及び制御回路の入力端子
及び出力端子は、上記基板の一端側に配置され、上記高
出力増幅器及びスイッチの入力端子及び出力端子は、上
記基板の一端に対して反対側の端部側に配置されている
ようにしたから、高出力増幅器及びスイッチと、負電圧
発生回路及び制御回路との間のアイソレーション量を大
きくでき、ＲＦ信号の漏れを防いで、特性の劣化を抑え
ることができる効果が得られる。
【００４１】また、この発明によれば、半導体基板上
の、負電圧発生回路及び制御回路と高出力増幅器及びス
イッチとに挟まれた領域上に、接地金属膜を備えるよう
にしたから、高出力増幅器及びスイッチと、負電圧発生
回路及び制御回路との間のアイソレーション量をさらに
大きくでき、ＲＦ信号の漏れを防いで、特性の劣化を確
実に抑えることができる効果がある。
の、負電圧発生回路及び制御回路と高出力増幅器及びス
イッチとに挟まれた領域上に、接地金属膜を備えるよう
にしたから、高出力増幅器及びスイッチと、負電圧発生
回路及び制御回路との間のアイソレーション量をさらに
大きくでき、ＲＦ信号の漏れを防いで、特性の劣化を確
実に抑えることができる効果がある。
【図１】 本発明の実施の形態１に係る半導体装置の構
造を示す平面図である。
造を示す平面図である。
【図２】 本発明の実施の形態１に係る半導体装置の信
号の流れを示すブロック図である。
号の流れを示すブロック図である。
【図３】 本発明の実施の形態２に係る半導体装置の構
造を示す平面図である。
造を示す平面図である。
【図４】 本発明の実施の形態３に係る半導体装置の構
造を示す平面図である。
造を示す平面図である。
【図５】 従来例の半導体装置の構造を示す平面図であ
る。
る。
【図６】 従来例の半導体装置の信号の流れを示すブロ
ック図である。
ック図である。
１ ＬＮＡ、２ 制御回路、３ ＳＷ、４ 負電圧発生
回路、５ ＨＰＡ，接地金属膜、７ アンテナ、８ 信
号処理ＩＣ １０ ＧａＡｓ基板、５０，１００〜１０
２ ＭＭＩＣ。
回路、５ ＨＰＡ，接地金属膜、７ アンテナ、８ 信
号処理ＩＣ １０ ＧａＡｓ基板、５０，１００〜１０
２ ＭＭＩＣ。
Claims (7)
- 【請求項１】 半導体基板と、 該半導体基板上に互いに所定の間隔を隔てて設けられた
複数の回路と、 上記半導体基板上の、上記複数の回路に挟まれた領域上
に設けられた接地金属膜とを備えたことを特徴とする半
導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 複数の回路は、信号レベルの異なる複数の回路からな
り、 接地金属膜は、上記複数の回路のうちの他の回路に対す
る信号レベル差が大きい一つ以上の回路と、上記他の回
路との間に設けられていることを特徴とする半導体装
置。 - 【請求項３】 請求項１に記載の半導体装置において、 複数の回路は、負電圧発生回路、制御回路、スイッチ、
低雑音増幅器、及び高出力増幅器からなり、 上記負電圧発生回路及び制御回路は互いに隣接して配置
されており、 接地金属膜は、半導体基板上の上記負電圧発生回路及び
制御回路と、他の回路とに挟まれた領域上に設けられて
いることを特徴とする半導体装置。 - 【請求項４】 請求項３に記載の半導体装置において、 負電圧発生回路は−１０ｄＢｍ以上−８ｄＢｍ以下の入
力信号レベルで動作するものであり、 制御回路は０Ｖと３Ｖの基準電圧で動作するものであ
り、 低雑音増幅器は−６０ｄＢｍ以上−３０ｄＢｍ以下の出
力信号レベルで動作するものであり、 高出力増幅器は２０ｄＢｍ以上２２ｄＢｍ以下の出力信
号レベルで動作するものであることを特徴とする半導体
装置。 - 【請求項５】 請求項１に記載の半導体装置において、 接地金属膜は、複数の回路のいずれかに設けられた金属
配線と同じ材料からなることを特徴とする半導体装置。 - 【請求項６】 半導体基板と、 該半導体基板上に互いに所定の間隔を隔てて配置された
負電圧発生回路、制御回路、スイッチ、低雑音増幅器、
及び高出力増幅器とからなり、 上記負電圧発生回路及び制御回路は、互いに隣接して上
記基板の一端側に配置されており、 上記高出力増幅器及びスイッチは、互いに隣接して上記
基板の一端に対して反対側の端部側に配置されており、 上記負電圧発生回路及び制御回路の入力端子及び出力端
子は、上記基板の一端側に配置され、 上記高出力増幅器及びスイッチの入力端子及び出力端子
は、上記基板の一端に対して反対側の端部側に配置され
ていることを特徴とする半導体装置。 - 【請求項７】 請求項６に記載の半導体装置において、 半導体基板上の、負電圧発生回路及び制御回路と高出力
増幅器及びスイッチとに挟まれた領域上に、接地金属膜
を備えたことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233845A JPH1079467A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置 |
| KR1019970002274A KR19980023927A (ko) | 1996-09-04 | 1997-01-27 | 반도체 장치 |
| DE19721448A DE19721448A1 (de) | 1996-09-04 | 1997-05-22 | Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233845A JPH1079467A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079467A true JPH1079467A (ja) | 1998-03-24 |
Family
ID=16961477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233845A Pending JPH1079467A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH1079467A (ja) |
| KR (1) | KR19980023927A (ja) |
| DE (1) | DE19721448A1 (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
| US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| JP2019033366A (ja) * | 2017-08-08 | 2019-02-28 | 日本電信電話株式会社 | 無線送信機、無線受信機および無線通信システム |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| KR20190040041A (ko) | 2016-12-14 | 2019-04-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 스위치 ic, 프론트 엔드 모듈 및 통신 장치 |
| JP2019145675A (ja) * | 2018-02-21 | 2019-08-29 | 新日本無線株式会社 | 高周波半導体集積回路 |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| KR20200018624A (ko) | 2017-09-29 | 2020-02-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 반도체 소자, 고주파 회로, 및 통신 장치 |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1996
- 1996-09-04 JP JP8233845A patent/JPH1079467A/ja active Pending
-
1997
- 1997-01-27 KR KR1019970002274A patent/KR19980023927A/ko not_active Application Discontinuation
- 1997-05-22 DE DE19721448A patent/DE19721448A1/de not_active Withdrawn
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
| US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
| US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9197194B2 (en) | 2008-02-28 | 2015-11-24 | Peregrine Semiconductor Corporation | Methods and apparatuses for use in tuning reactance in a circuit device |
| US9293262B2 (en) | 2008-02-28 | 2016-03-22 | Peregrine Semiconductor Corporation | Digitally tuned capacitors with tapered and reconfigurable quality factors |
| US9106227B2 (en) | 2008-02-28 | 2015-08-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
| US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| KR20190040041A (ko) | 2016-12-14 | 2019-04-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 스위치 ic, 프론트 엔드 모듈 및 통신 장치 |
| US11270961B2 (en) | 2016-12-14 | 2022-03-08 | Murata Manufacturing Co., Ltd. | Switch IC, front-end module, and communication apparatus |
| JP2019033366A (ja) * | 2017-08-08 | 2019-02-28 | 日本電信電話株式会社 | 無線送信機、無線受信機および無線通信システム |
| US11121733B2 (en) | 2017-09-29 | 2021-09-14 | Murata Manufacturing Co., Ltd. | Semiconductor device, radio-frequency circuit, and communication apparatus |
| KR20200018624A (ko) | 2017-09-29 | 2020-02-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 반도체 소자, 고주파 회로, 및 통신 장치 |
| JP2019145675A (ja) * | 2018-02-21 | 2019-08-29 | 新日本無線株式会社 | 高周波半導体集積回路 |
| US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
| US11870431B2 (en) | 2018-03-28 | 2024-01-09 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
| US12081211B2 (en) | 2020-01-06 | 2024-09-03 | Psemi Corporation | High power positive logic switch |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980023927A (ko) | 1998-07-06 |
| DE19721448A1 (de) | 1998-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1079467A (ja) | 半導体装置 | |
| US7995972B2 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
| US5878331A (en) | Integrated circuit | |
| JP4037029B2 (ja) | 半導体集積回路装置 | |
| US5973377A (en) | Semiconductor device having FETs with shared source and drain regions | |
| EP1351379B1 (en) | High-frequency semiconductor device | |
| US7221228B2 (en) | Radio frequency power amplifier module | |
| JP2004201262A (ja) | 増幅機能を備えたアンテナスイッチングモジュール | |
| EP1397836B1 (en) | Mmic with off-chip bias feed system | |
| JPH09121173A (ja) | 電力増幅器を含む半導体装置 | |
| JP2580966B2 (ja) | 半導体装置 | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| EP0552701A2 (en) | Package for microwave device | |
| JP2003100893A (ja) | 高周波スイッチ装置 | |
| US6448616B1 (en) | Adaptive biasing of RF power transistors | |
| JPH09260412A (ja) | 半導体集積回路 | |
| JPH11298260A (ja) | 電力増幅器 | |
| JPH09186533A (ja) | 伝送装置 | |
| KR102667344B1 (ko) | 하이브리드 집적회로 | |
| Nakayama et al. | A 1. 9 GHz Single-Chip RF Front-End GaAs MMIC with Low-Distortion Cascode FET Mixer | |
| US5852316A (en) | Complementary heterojunction amplifier | |
| JPH11354709A (ja) | 半導体装置および増幅器 | |
| JPH09139630A (ja) | 携帯型通信機器における電力増幅装置及び携帯型通信機器 | |
| JP2000244337A (ja) | 送信モジュール | |
| JPH10224158A (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |