JPH1075009A - 光半導体装置とその製造方法 - Google Patents
光半導体装置とその製造方法Info
- Publication number
- JPH1075009A JPH1075009A JP8230373A JP23037396A JPH1075009A JP H1075009 A JPH1075009 A JP H1075009A JP 8230373 A JP8230373 A JP 8230373A JP 23037396 A JP23037396 A JP 23037396A JP H1075009 A JPH1075009 A JP H1075009A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- semiconductor
- optical
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】低損失な光導波路の両脇へ電流狭窄構造を導入
した素子容量の小さな、狭メサ構造の光半導体装置を提
供する。 【解決手段】ｎ型ＩｎＰ基板１に、ＳｉＯ2 膜でなる第
１のマスク２−１，第２のマスク２−２を形成し、マス
ク開口部へ、光導波路（３−１Ａ，３−２Ａ，３−３
Ａ）の選択成長を行う。光導波路上部および、光導波路
の底部から３μｍ離れた脇にマスク（４−１，４−２，
４−３）をパターニングし、光導波路を電流狭窄構造体
（５，６）で選択埋め込み成長を行う。マスク４−３の
みを除去した後、クラッド層８，キャップ層９の選択成
長を行った。選択成長により直接形成された、光導波路
に電流ブロック構造を導入した光半導体装置において、
素子容量の小さな、狭メサ構造が半導体層のエッチング
工程を用いることなく実現される。
した素子容量の小さな、狭メサ構造の光半導体装置を提
供する。 【解決手段】ｎ型ＩｎＰ基板１に、ＳｉＯ2 膜でなる第
１のマスク２−１，第２のマスク２−２を形成し、マス
ク開口部へ、光導波路（３−１Ａ，３−２Ａ，３−３
Ａ）の選択成長を行う。光導波路上部および、光導波路
の底部から３μｍ離れた脇にマスク（４−１，４−２，
４−３）をパターニングし、光導波路を電流狭窄構造体
（５，６）で選択埋め込み成長を行う。マスク４−３の
みを除去した後、クラッド層８，キャップ層９の選択成
長を行った。選択成長により直接形成された、光導波路
に電流ブロック構造を導入した光半導体装置において、
素子容量の小さな、狭メサ構造が半導体層のエッチング
工程を用いることなく実現される。
Description
【０００１】
【発明の属する技術分野】本発明は、活性層を選択エピ
タキシャル成長により作成した埋め込みヘテロ構造の光
半導体装置とその製造方法に関する。
タキシャル成長により作成した埋め込みヘテロ構造の光
半導体装置とその製造方法に関する。
【０００２】
【従来の技術】分布帰還型（ＤＦＢ：Ｄｉｓｔｒｉｂｕ
ｔｅｄ Ｆｅｅｄｂａｃｋ）レーザと電界吸収型（Ｅ
Ａ：Ｅｌｅｃｔｒｏ−ａｂｓｏｐｔｉｏｎ）変調器とを
同一基板に集積した光源は、変調動作時の波長変動（波
長チャーピング）が非常に小さいため、２．５〜１０ギ
ガビット毎秒（Ｇｂ／ｓ）以上の超高速で、数十〜数百
キロメートル以上の長距離光通信用光源として重要であ
る。ＤＦＢレーザとＥＡ変調器をモノリシックに集積化
する場合、レーザと変調器で動作波長（バンドギャップ
エネルギー）が異なるため、同一基板上にバンドギャッ
プエネルギーの異なる領域を作りつける必要がある。従
来は、例えば図９に素子の断面図を示しているように、
ＤＦＢレーザと電界吸収型光変調器を集積化した半導体
光集積素子が、エッチ・ソダ（Ｈ．Ｓｏｄａ）らによっ
て、エレクトロニクス・レターズ（Ｅｌｅｃｔｒｏｎｉ
ｃｓ Ｌｅｔｔｅｒｓ）誌、第２６巻、１９９０年、第
９頁−第１０頁で報告されている〔第１の従来例〕。こ
の素子の作成方法は、ｎ型ＩｎＰ基板２０１上に部分的
に回折格子２０１ａを形成した後、基板全面にレーザ側
の層構造である、光ガイド層２０３、エッチングストッ
パー層２１２、レーザ活性層２０４ａを結晶成長させた
後、変調器を構成する領域のレーザ活性層２０４ａだけ
を選択エッチングにより除去し、埋め込み再成長により
光吸収層２０４ｂを形成し、最後にｐ型ＩｎＰクラッド
層２０６、キャップ層２０７を成長してバットジョイン
ト構造を実現している。この構造ではレーザと変調器の
間で８０％以上の比較的高い光結合効率が得られるもの
の、エッチングと埋め込み再成長の十分な制御性がとれ
ず良好な構造が再現性よくできないという問題があっ
た。
ｔｅｄ Ｆｅｅｄｂａｃｋ）レーザと電界吸収型（Ｅ
Ａ：Ｅｌｅｃｔｒｏ−ａｂｓｏｐｔｉｏｎ）変調器とを
同一基板に集積した光源は、変調動作時の波長変動（波
長チャーピング）が非常に小さいため、２．５〜１０ギ
ガビット毎秒（Ｇｂ／ｓ）以上の超高速で、数十〜数百
キロメートル以上の長距離光通信用光源として重要であ
る。ＤＦＢレーザとＥＡ変調器をモノリシックに集積化
する場合、レーザと変調器で動作波長（バンドギャップ
エネルギー）が異なるため、同一基板上にバンドギャッ
プエネルギーの異なる領域を作りつける必要がある。従
来は、例えば図９に素子の断面図を示しているように、
ＤＦＢレーザと電界吸収型光変調器を集積化した半導体
光集積素子が、エッチ・ソダ（Ｈ．Ｓｏｄａ）らによっ
て、エレクトロニクス・レターズ（Ｅｌｅｃｔｒｏｎｉ
ｃｓ Ｌｅｔｔｅｒｓ）誌、第２６巻、１９９０年、第
９頁−第１０頁で報告されている〔第１の従来例〕。こ
の素子の作成方法は、ｎ型ＩｎＰ基板２０１上に部分的
に回折格子２０１ａを形成した後、基板全面にレーザ側
の層構造である、光ガイド層２０３、エッチングストッ
パー層２１２、レーザ活性層２０４ａを結晶成長させた
後、変調器を構成する領域のレーザ活性層２０４ａだけ
を選択エッチングにより除去し、埋め込み再成長により
光吸収層２０４ｂを形成し、最後にｐ型ＩｎＰクラッド
層２０６、キャップ層２０７を成長してバットジョイン
ト構造を実現している。この構造ではレーザと変調器の
間で８０％以上の比較的高い光結合効率が得られるもの
の、エッチングと埋め込み再成長の十分な制御性がとれ
ず良好な構造が再現性よくできないという問題があっ
た。
【０００３】またエレクトロニクス・レターズ（Ｅｌｅ
ｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）誌、第２７巻、１
９９１年、第２１３８頁−第２１４０頁や、１９９３年
電子情報通信学界秋季大会、Ｃ−９６（論文予稿集４−
１７６）に青木らによって報告された例〔第２の従来
例〕では、ＭＯＶＰＥ選択成長において、成長阻止マス
クのマスク幅を変えることによって、導波路のバンドギ
ャップエネルギーを制御できるという特徴を生かし、一
回の成長でほぼ１００％の光結合効率をもつＤＦＢレー
ザと光変調器の接続構造が実現されている。
ｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）誌、第２７巻、１
９９１年、第２１３８頁−第２１４０頁や、１９９３年
電子情報通信学界秋季大会、Ｃ−９６（論文予稿集４−
１７６）に青木らによって報告された例〔第２の従来
例〕では、ＭＯＶＰＥ選択成長において、成長阻止マス
クのマスク幅を変えることによって、導波路のバンドギ
ャップエネルギーを制御できるという特徴を生かし、一
回の成長でほぼ１００％の光結合効率をもつＤＦＢレー
ザと光変調器の接続構造が実現されている。
【０００４】図１０（ａ）に示すように、ｎ型ＩｎＰ基
板３０１上のレーザ領域にのみ一対の成長阻止マスク３
０２（マスク幅は数十〜数百μｍ）を数十μｍの間隔で
形成し、図１０（ｂ）に示すように光ガイド層３０３、
活性層３０４、ｐ型ＩｎＰクラッド層３０７をＭＯＶＰ
Ｅ選択成長する。次に図１０（ｃ）に示すように、レー
ザ領域と変調器領域の両方をメサエッチングすることに
より幅１．５〜２．０μｍの光導波路を形成し、光導波
路の両脇を高抵抗層となるＦｅドープＩｎＰ層３１３で
埋め込み成長するという製作手法を用いている。しかし
ながら、光導波路を形成するための半導体のメサエッチ
ング工程が必要であるため、メサ幅、メサ高さ等を製造
工程で厳密に制御する必要があり、製造歩留まりが低下
するという問題がある。
板３０１上のレーザ領域にのみ一対の成長阻止マスク３
０２（マスク幅は数十〜数百μｍ）を数十μｍの間隔で
形成し、図１０（ｂ）に示すように光ガイド層３０３、
活性層３０４、ｐ型ＩｎＰクラッド層３０７をＭＯＶＰ
Ｅ選択成長する。次に図１０（ｃ）に示すように、レー
ザ領域と変調器領域の両方をメサエッチングすることに
より幅１．５〜２．０μｍの光導波路を形成し、光導波
路の両脇を高抵抗層となるＦｅドープＩｎＰ層３１３で
埋め込み成長するという製作手法を用いている。しかし
ながら、光導波路を形成するための半導体のメサエッチ
ング工程が必要であるため、メサ幅、メサ高さ等を製造
工程で厳密に制御する必要があり、製造歩留まりが低下
するという問題がある。
【０００５】次に、半導体層のエッチングを行なうこと
なく光導波路を作成し、制御性、再現性に優れる、ＤＦ
Ｂレーザ／ＥＡ変調器集積化光源の従来例を示す。
なく光導波路を作成し、制御性、再現性に優れる、ＤＦ
Ｂレーザ／ＥＡ変調器集積化光源の従来例を示す。
【０００６】図１１は、エレクトロニクス・レターズ
（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）誌、第２
８巻、１９９２年、第１５３頁−第１５４頁や、１９９
４年電子情報通信学界春季大会Ｃ−２２６（論文予稿集
４−２２３）において、加藤らが報告した例〔第３の従
来例〕の工程順断面図である。
（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）誌、第２
８巻、１９９２年、第１５３頁−第１５４頁や、１９９
４年電子情報通信学界春季大会Ｃ−２２６（論文予稿集
４−２２３）において、加藤らが報告した例〔第３の従
来例〕の工程順断面図である。
【０００７】まず、図１１（ａ）に示すようにｎ型Ｉｎ
Ｐ基板２１上〔０１１〕方向に一対のＳｉＯ2 ストライ
プマスク２０を間隔１．５〜２．０μｍに形成する。次
に、図１１（ｂ）に示すように、ＳｉＯ2 マスク２０に
挟まれた領域へ、光ガイド層２２、活性層２３、および
ｐ型ＩｎＰクラッド層２４をＭＯＶＰＥ選択成長により
形成する。このときこれらの多層膜で形成される光導波
路の側面は、（１１１）Ｂ面の結晶面が自然に形成され
るため、非常に均一性高くメサストライプ構造が作成さ
れる。
Ｐ基板２１上〔０１１〕方向に一対のＳｉＯ2 ストライ
プマスク２０を間隔１．５〜２．０μｍに形成する。次
に、図１１（ｂ）に示すように、ＳｉＯ2 マスク２０に
挟まれた領域へ、光ガイド層２２、活性層２３、および
ｐ型ＩｎＰクラッド層２４をＭＯＶＰＥ選択成長により
形成する。このときこれらの多層膜で形成される光導波
路の側面は、（１１１）Ｂ面の結晶面が自然に形成され
るため、非常に均一性高くメサストライプ構造が作成さ
れる。
【０００８】次に、図１１（ｃ）に示すように、メサス
トライプ枠のＳｉＯ2 マスク２０の幅広げを行った後、
ｐ型ＩｎＰ層２５、ｐ+ 型ＩｎＧａＡｓキャップ層２６
をＭＯＶＰＥ選択成長により、エピタキシャル成長す
る。最後に電極形成プロセスを経て、図１１（ｄ）の様
なレーザ構造としている。
トライプ枠のＳｉＯ2 マスク２０の幅広げを行った後、
ｐ型ＩｎＰ層２５、ｐ+ 型ＩｎＧａＡｓキャップ層２６
をＭＯＶＰＥ選択成長により、エピタキシャル成長す
る。最後に電極形成プロセスを経て、図１１（ｄ）の様
なレーザ構造としている。
【０００９】このようにＭＯＶＰＥ選択成長を用いて、
光導波路の直接形成を行うことができることから、半導
体層のメサエッチング工程が不要となり、制御性、再現
性に優れ、歩留まり高くＤＦＢレーザ／ＥＡ変調器集積
化光源を作成することができる。
光導波路の直接形成を行うことができることから、半導
体層のメサエッチング工程が不要となり、制御性、再現
性に優れ、歩留まり高くＤＦＢレーザ／ＥＡ変調器集積
化光源を作成することができる。
【００１０】しかしながらこの構造では、電流狭窄構造
を導入できないため、レーザ発振しきい値の低減および
高光出力動作が困難であるという問題点があった。
を導入できないため、レーザ発振しきい値の低減および
高光出力動作が困難であるという問題点があった。
【００１１】
【発明が解決しようとする課題】第３の従来例の問題点
を解決する手法として、電子情報通信学界、レーザ量子
エレクトロニクス研究会（信学技法ＬＱＥ９５−８８）
（１９９５）で阪田らによって報告された例〔第４の従
来例〕がある。図１２はその断面順工程図である。
を解決する手法として、電子情報通信学界、レーザ量子
エレクトロニクス研究会（信学技法ＬＱＥ９５−８８）
（１９９５）で阪田らによって報告された例〔第４の従
来例〕がある。図１２はその断面順工程図である。
【００１２】図１２（ａ）に示すようにｎ型ＩｎＰ基板
１上〔０１１〕方向に一対のＳｉＯ2 ストライプマスク
２−１，２−２を間隔１．５μｍで形成した後、第３の
従来例と同様、ＳｉＯ2 マスク２−１，２−２に挟まれ
た領域へ、光ガイド層３−１，活性層３−２，クラッド
層３−３でなる光導波路をＭＯＶＰＥ選択成長により直
接形成する。次に、図１２（ｂ）に示すように、光導波
路の上面にＳｉＯ2 マスク４を形成し、これを成長阻止
マスクとして、ｐ型ＩｎＰ層５、ｎ型ＩｎＰ層６の電流
狭窄構造体で埋め込む（図１２（ｃ））。次にＳｉＯ2
マスク４を除去したのち、図１２（ｄ）に示すようにｐ
型ＩｎＰクラッド層８、ｐ+ 型Ｉｎy Ｇａ1-y Ａｓキャ
ップ層９を形成する。最後にメサエッチングを行なって
素子分離用の溝を形成して電極形成プロセスを経て、図
１３に示すような半導体レーザを形成している。これに
より、低しきい値、高効率動作可能な半導体レーザが均
一性、制御性良く実現されている。
１上〔０１１〕方向に一対のＳｉＯ2 ストライプマスク
２−１，２−２を間隔１．５μｍで形成した後、第３の
従来例と同様、ＳｉＯ2 マスク２−１，２−２に挟まれ
た領域へ、光ガイド層３−１，活性層３−２，クラッド
層３−３でなる光導波路をＭＯＶＰＥ選択成長により直
接形成する。次に、図１２（ｂ）に示すように、光導波
路の上面にＳｉＯ2 マスク４を形成し、これを成長阻止
マスクとして、ｐ型ＩｎＰ層５、ｎ型ＩｎＰ層６の電流
狭窄構造体で埋め込む（図１２（ｃ））。次にＳｉＯ2
マスク４を除去したのち、図１２（ｄ）に示すようにｐ
型ＩｎＰクラッド層８、ｐ+ 型Ｉｎy Ｇａ1-y Ａｓキャ
ップ層９を形成する。最後にメサエッチングを行なって
素子分離用の溝を形成して電極形成プロセスを経て、図
１３に示すような半導体レーザを形成している。これに
より、低しきい値、高効率動作可能な半導体レーザが均
一性、制御性良く実現されている。
【００１３】しかし、素子分離用の溝をメサエッチング
で形成するので幅１０μｍ前後以下の狭メサ構造を制御
性良く、素子間ばらつきを少なくして形成するのは困難
であった。また、狭メサ構造そのものも溝側壁が急峻と
なるので、電極の段切れが生じ易いという問題点もあっ
た。このように、狭メサ構造を形成するのが困難である
と、特にレーザ／変調器集積化光源を実現した場合、変
調器部の素子容量が大きくなってしまい、Ｇｂ／ｓ以上
の高速動作ができないことになる。
で形成するので幅１０μｍ前後以下の狭メサ構造を制御
性良く、素子間ばらつきを少なくして形成するのは困難
であった。また、狭メサ構造そのものも溝側壁が急峻と
なるので、電極の段切れが生じ易いという問題点もあっ
た。このように、狭メサ構造を形成するのが困難である
と、特にレーザ／変調器集積化光源を実現した場合、変
調器部の素子容量が大きくなってしまい、Ｇｂ／ｓ以上
の高速動作ができないことになる。
【００１４】従って、本発明の目的は電流狭窄機能を備
え狭メサ構造を実現できる光半導体装置とその製造方法
を提供することにある。
え狭メサ構造を実現できる光半導体装置とその製造方法
を提供することにある。
【００１５】
【課題を解決するための手段】本発明の光半導体装置
は、第１導電型半導体基板の一主面に、活性層を含む多
層構造体がストライプ状に両側面を特定の結晶面として
選択成長された光導波路と、前記光導波路の側面に接し
て設けられた半導体電流狭窄構造体とを有し、前記半導
体電流狭窄構造体の底面が前記光導波路近傍の前記一主
面にのみ接して選択的に形成されているというものであ
る。
は、第１導電型半導体基板の一主面に、活性層を含む多
層構造体がストライプ状に両側面を特定の結晶面として
選択成長された光導波路と、前記光導波路の側面に接し
て設けられた半導体電流狭窄構造体とを有し、前記半導
体電流狭窄構造体の底面が前記光導波路近傍の前記一主
面にのみ接して選択的に形成されているというものであ
る。
【００１６】この場合、一主面を（１００）面、特定の
結晶面を（１１１）Ｂ面とすることができる。
結晶面を（１１１）Ｂ面とすることができる。
【００１７】また、半導体電流狭窄構造体は、第１導電
型半導体基板の一主面側に設けられた第２導電型半導体
層とその上に積層された第１導電型半導体層を含んで構
成してもよいし、高抵抗半導体層を含んで構成してもよ
い。
型半導体基板の一主面側に設けられた第２導電型半導体
層とその上に積層された第１導電型半導体層を含んで構
成してもよいし、高抵抗半導体層を含んで構成してもよ
い。
【００１８】更に高抵抗半導体層はＦｅドープＩｎＰ層
あるいはアンドープＩｎX Ａｌ1-XＡｓ層（０＜ｘ＜
１）とすることができる。
あるいはアンドープＩｎX Ａｌ1-XＡｓ層（０＜ｘ＜
１）とすることができる。
【００１９】本発明の光半導体装置の製造方法は、第１
導電型半導体基板の一主面を選択的に被覆して互いに鏡
映対称に第１のマスク及び第２のマスクを形成する工程
と、前記第１のマスク及び第２のマスクで挟まれた前記
一主面に選択エピタキシャル法により活性層を含む多層
構造体でなる光導波路を形成する工程と、前記第１のマ
スク及び第２のマスクを除去した後、前記光導波路の上
面を被覆する第３のマスク及び前記光導波路を挟んで前
記一主面をそれぞれ選択的に被覆する第４のマスク及び
第５のマスクを形成する工程と、前記第３，第４及び第
５のマスクで覆われていない領域に選択エピタキシャル
法により半導体電流狭窄構造体を形成する工程と、前記
第３のマスクを除去した後選択エピタキシャル法により
第１の第２導電型半導体層を形成する工程とを含むとい
うものである。
導電型半導体基板の一主面を選択的に被覆して互いに鏡
映対称に第１のマスク及び第２のマスクを形成する工程
と、前記第１のマスク及び第２のマスクで挟まれた前記
一主面に選択エピタキシャル法により活性層を含む多層
構造体でなる光導波路を形成する工程と、前記第１のマ
スク及び第２のマスクを除去した後、前記光導波路の上
面を被覆する第３のマスク及び前記光導波路を挟んで前
記一主面をそれぞれ選択的に被覆する第４のマスク及び
第５のマスクを形成する工程と、前記第３，第４及び第
５のマスクで覆われていない領域に選択エピタキシャル
法により半導体電流狭窄構造体を形成する工程と、前記
第３のマスクを除去した後選択エピタキシャル法により
第１の第２導電型半導体層を形成する工程とを含むとい
うものである。
【００２０】この場合、（１００）面に、第１のマスク
及び第２のマスクを〈０１１〉方向に走向させて形成す
ることができる。
及び第２のマスクを〈０１１〉方向に走向させて形成す
ることができる。
【００２１】又、第２の第２導電型半導体層を形成し、
第１導電型半導体層を形成する工程を含んで半導体電流
狭窄構造体を形成することができる。
第１導電型半導体層を形成する工程を含んで半導体電流
狭窄構造体を形成することができる。
【００２２】更に、高抵抗半導体層を形成する工程を含
んで半導体電流狭窄構造体を形成することができる。高
抵抗半導体層としてＦｅドープＩｎＰ層を形成してもよ
いし、アンドープＩｎＰ層を形成してもよいし、アンド
ープＩｎX Ａｌ1-X Ａｓ層（０＜ｘ＜１）を形成しても
よい。
んで半導体電流狭窄構造体を形成することができる。高
抵抗半導体層としてＦｅドープＩｎＰ層を形成してもよ
いし、アンドープＩｎＰ層を形成してもよいし、アンド
ープＩｎX Ａｌ1-X Ａｓ層（０＜ｘ＜１）を形成しても
よい。
【００２３】光導波路及び半導体電流狭窄構造体をそれ
ぞれ選択エピタキシャル法により形成するので素子分離
用の溝を形成するエッチング工程を用いない。
ぞれ選択エピタキシャル法により形成するので素子分離
用の溝を形成するエッチング工程を用いない。
【００２４】
【発明の実施の形態】図１は本発明の第１の実施の形態
の半導体レーザを示す斜視図である。
の半導体レーザを示す斜視図である。
【００２５】この半導体レーザはｎ型ＩｎＰ基板１の一
主面（（１００）面）にｎ型ＩｎＰクラッド層３−１
Ａ、ＭＱＷ活性層３−２Ａ及びｐ型ＩｎＰクラッド層３
−３Ａでなる多層構造体が、ストライプ状に両側面を
（１１１）Ｂ面として選択成長された光導波路と、この
光導波路の側面に接して設けられたｐ型ＩｎＰ層５及び
ｎ型ＩｎＰ層６でなる半導体電流狭窄構造体とを有し、
この半導体電流狭窄構造体の底面が前述の光導波路近傍
の（１００）面にのみ接して選択的に形成されていると
いうものである。
主面（（１００）面）にｎ型ＩｎＰクラッド層３−１
Ａ、ＭＱＷ活性層３−２Ａ及びｐ型ＩｎＰクラッド層３
−３Ａでなる多層構造体が、ストライプ状に両側面を
（１１１）Ｂ面として選択成長された光導波路と、この
光導波路の側面に接して設けられたｐ型ＩｎＰ層５及び
ｎ型ＩｎＰ層６でなる半導体電流狭窄構造体とを有し、
この半導体電流狭窄構造体の底面が前述の光導波路近傍
の（１００）面にのみ接して選択的に形成されていると
いうものである。
【００２６】次に、第１の実施の形態の製造方法につい
て説明する。
て説明する。
【００２７】まず、図２（ａ）に示すように、表面が
（１００）面のｎ型ＩｎＰ基板１に、常圧ＣＶＤ法によ
り、ＳｉＯ2 膜を１００ｎｍ堆積し、これをｎ型ＩｎＰ
基板の〈０１１〉方向に走向するストライプ状にパター
ニングして、第１のマスク２−１，第２のマスク２−２
を形成する。ここで、マスクの間隙幅は、１．５μｍで
あり、マスク幅はいずれも１０μｍに形成されている。
この１．５μｍ開口部へ、減圧ＭＯＶＰＥ（Ｍｅｔａｌ
ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａ
ｘｙ：有機金属気相成長法）を用いて、光導波路の選択
成長を行った。成長圧力は１００ｈＰａ、成長温度は６
２５℃とした。すなわち、トリメチルインジウム（ＴＭ
Ｉｎ）ガス、ホスフィン（ＰＨ3 ）ガス及びジシラン
（Ｓｉ2 Ｈ6）ガスを用いて、ｎ型ＩｎＰクラッド層３
−１Ａ（キャリア濃度１×１０18ｃｍ-3、厚さ０．２μ
ｍ）を成長する。次にアンドープＩｎ0.806 Ｇａ0.194
Ａｓ0.632 Ｐ0.368 井戸層（５ｎｍ）／アンドープＩｎ
0.810 Ｇａ0.190 Ａｓ0.405 Ｐ0.595 障壁層（８ｎｍ）
５周期からなる多重量子井戸（ＭＱＷ）活性層３−２Ａ
を形成する。井戸層の形成はＴＭＩｎガス、トリエチル
ガリウム（ＴＥＧａ）ガス、アルシン（ＡｓＨ3 ）ガス
及びＰＨ3 ガスをそれぞれ１４２．１，２３．２，２
６．８及び８３．８の流量比で混合したガスを用い、障
壁層の形成はこれらのガスをそれぞれ１４２．１，２
２．７，７．２及び５８．１の流量比で混合したガスを
用いた。次に、ＴＭＩｎガス、ＰＨ3 ガス及びジエチル
ジンク（ＤＥＺｎ）ガスを用いてｐ型ＩｎＰクラッド層
３−３Ａを成長する。なお、活性層としてはＩｎＧａＡ
ｓ／ＩｎＧａＡｓＰ系ＭＱＷ活性層、ＩｎＧａＡｓＰバ
ルク活性層若しくは、ＩｎＡｌＧａＡｓ系ＭＱＷ活性
層、ＩｎＡｓＰ系ＭＱＷ活性層等、ＭＯＶＰＥ選択成長
可能な材料系であればよく、ＩｎＧａＡｓＰ／ＩｎＧａ
ＡｓＰ ＭＱＷ構造に限定されない。
（１００）面のｎ型ＩｎＰ基板１に、常圧ＣＶＤ法によ
り、ＳｉＯ2 膜を１００ｎｍ堆積し、これをｎ型ＩｎＰ
基板の〈０１１〉方向に走向するストライプ状にパター
ニングして、第１のマスク２−１，第２のマスク２−２
を形成する。ここで、マスクの間隙幅は、１．５μｍで
あり、マスク幅はいずれも１０μｍに形成されている。
この１．５μｍ開口部へ、減圧ＭＯＶＰＥ（Ｍｅｔａｌ
ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａ
ｘｙ：有機金属気相成長法）を用いて、光導波路の選択
成長を行った。成長圧力は１００ｈＰａ、成長温度は６
２５℃とした。すなわち、トリメチルインジウム（ＴＭ
Ｉｎ）ガス、ホスフィン（ＰＨ3 ）ガス及びジシラン
（Ｓｉ2 Ｈ6）ガスを用いて、ｎ型ＩｎＰクラッド層３
−１Ａ（キャリア濃度１×１０18ｃｍ-3、厚さ０．２μ
ｍ）を成長する。次にアンドープＩｎ0.806 Ｇａ0.194
Ａｓ0.632 Ｐ0.368 井戸層（５ｎｍ）／アンドープＩｎ
0.810 Ｇａ0.190 Ａｓ0.405 Ｐ0.595 障壁層（８ｎｍ）
５周期からなる多重量子井戸（ＭＱＷ）活性層３−２Ａ
を形成する。井戸層の形成はＴＭＩｎガス、トリエチル
ガリウム（ＴＥＧａ）ガス、アルシン（ＡｓＨ3 ）ガス
及びＰＨ3 ガスをそれぞれ１４２．１，２３．２，２
６．８及び８３．８の流量比で混合したガスを用い、障
壁層の形成はこれらのガスをそれぞれ１４２．１，２
２．７，７．２及び５８．１の流量比で混合したガスを
用いた。次に、ＴＭＩｎガス、ＰＨ3 ガス及びジエチル
ジンク（ＤＥＺｎ）ガスを用いてｐ型ＩｎＰクラッド層
３−３Ａを成長する。なお、活性層としてはＩｎＧａＡ
ｓ／ＩｎＧａＡｓＰ系ＭＱＷ活性層、ＩｎＧａＡｓＰバ
ルク活性層若しくは、ＩｎＡｌＧａＡｓ系ＭＱＷ活性
層、ＩｎＡｓＰ系ＭＱＷ活性層等、ＭＯＶＰＥ選択成長
可能な材料系であればよく、ＩｎＧａＡｓＰ／ＩｎＧａ
ＡｓＰ ＭＱＷ構造に限定されない。
【００２８】ＭＯＶＰＥ選択成長で形成された、光導波
路（３−１Ａ，３−２Ａ，３−３３Ａの多層構造体）の
側面は、ＭＯＶＰＥ成長法の成長速度の面方位依存性か
ら、（１１１）Ｂ面が自動的に形成され、非常に平滑な
鏡面構造となる。この結果、光導波路の散乱損失を極め
て低く抑えることができる。
路（３−１Ａ，３−２Ａ，３−３３Ａの多層構造体）の
側面は、ＭＯＶＰＥ成長法の成長速度の面方位依存性か
ら、（１１１）Ｂ面が自動的に形成され、非常に平滑な
鏡面構造となる。この結果、光導波路の散乱損失を極め
て低く抑えることができる。
【００２９】次に、第１のマスク２−１，第２のマスク
２−２を残したままあるいはこれらを除去してから全面
にＳｉＯ2 膜を堆積する。このＳｉＯ2 膜は多層構造体
の側面で薄く形成されるので、この側面のＳｉＯ2 膜が
なくなるまで等方性エッチングを行なった後、図示しな
いレジスト膜をマスクにして再びエッチングを行うこと
によって、図２（ｂ）に示すように、多層構造体でなる
光導波路上及び光導波路の底面からそれぞれ３μｍ離れ
て第３のマスク４−３，第４のマスク４−１，第５のマ
スク４−２を形成する。
２−２を残したままあるいはこれらを除去してから全面
にＳｉＯ2 膜を堆積する。このＳｉＯ2 膜は多層構造体
の側面で薄く形成されるので、この側面のＳｉＯ2 膜が
なくなるまで等方性エッチングを行なった後、図示しな
いレジスト膜をマスクにして再びエッチングを行うこと
によって、図２（ｂ）に示すように、多層構造体でなる
光導波路上及び光導波路の底面からそれぞれ３μｍ離れ
て第３のマスク４−３，第４のマスク４−１，第５のマ
スク４−２を形成する。
【００３０】次に、図２（ｃ）に示すように、前述した
減圧ＭＯＶＰＥ法による選択エピタキシャル成長によ
り、光導波路の両脇をｐ型ＩｎＰ層５（キャリア濃度５
×１０17ｃｍ-3、厚さ０．５μｍ）、ｎ型ＩｎＰ層６
（キャリア濃度７×１０17ｃｍ-3、厚さ０．５μｍ）、
ｐ型ＩｎＰ層７（キャリア濃度７×１０17ｃｍ-3、厚さ
０．１μｍ）で埋め込む。ｐ型ＩｎＰ層７は次工程で形
成される再成長界面にｐｎ接合が形成されるのを防ぐた
めに挿入したものであるが、本発明において必ずしも必
要とするものではない。
減圧ＭＯＶＰＥ法による選択エピタキシャル成長によ
り、光導波路の両脇をｐ型ＩｎＰ層５（キャリア濃度５
×１０17ｃｍ-3、厚さ０．５μｍ）、ｎ型ＩｎＰ層６
（キャリア濃度７×１０17ｃｍ-3、厚さ０．５μｍ）、
ｐ型ＩｎＰ層７（キャリア濃度７×１０17ｃｍ-3、厚さ
０．１μｍ）で埋め込む。ｐ型ＩｎＰ層７は次工程で形
成される再成長界面にｐｎ接合が形成されるのを防ぐた
めに挿入したものであるが、本発明において必ずしも必
要とするものではない。
【００３１】次に、光導波路の上部の第３のマスク４−
３のみを除去した後、図２（ｄ）に示すように、ｐ型Ｉ
ｎＰクラッド層８（キャリア濃度１×１０18ｃｍ-3、厚
さ１．５μｍ）、ｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキャップ
層９（キャリア濃度６×１０18ｃｍ-3、厚さ０．３μ
ｍ）で埋め込んだ。最後に、図１に示すように、ＳｉＯ
2 膜１０を形成し、コンタクト孔ＣＨを形成し、電極形
成工程を経て、レーザ構造とした。
３のみを除去した後、図２（ｄ）に示すように、ｐ型Ｉ
ｎＰクラッド層８（キャリア濃度１×１０18ｃｍ-3、厚
さ１．５μｍ）、ｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキャップ
層９（キャリア濃度６×１０18ｃｍ-3、厚さ０．３μ
ｍ）で埋め込んだ。最後に、図１に示すように、ＳｉＯ
2 膜１０を形成し、コンタクト孔ＣＨを形成し、電極形
成工程を経て、レーザ構造とした。
【００３２】３００μｍ長に切り出し、前端面には３０
％、後端面に７０％の高反射膜コーティングを施した本
実施の形態の半導体レーザについて測定したところ、２
５℃において、レーザ発振波長１．３１μｍ、閾値電流
４．０ｍＡ、スロープ効率０．６０Ｗ／Ａの素子が高歩
留まりで実現できた。また素子容量は、７ｐＦであり、
３ｄＢ変調帯域幅は９ＧＨｚであった。さらに、１５０
μｍ長に切り出し、前端面に８０％、後端面に９５％の
高反射膜コーティングを施したものについて測定したと
ころ、レーザ発振閾値電流０．８ｍＡ、スロープ効率
０．４５Ｗ／Ａの素子が高歩留まりで実現できた。
％、後端面に７０％の高反射膜コーティングを施した本
実施の形態の半導体レーザについて測定したところ、２
５℃において、レーザ発振波長１．３１μｍ、閾値電流
４．０ｍＡ、スロープ効率０．６０Ｗ／Ａの素子が高歩
留まりで実現できた。また素子容量は、７ｐＦであり、
３ｄＢ変調帯域幅は９ＧＨｚであった。さらに、１５０
μｍ長に切り出し、前端面に８０％、後端面に９５％の
高反射膜コーティングを施したものについて測定したと
ころ、レーザ発振閾値電流０．８ｍＡ、スロープ効率
０．４５Ｗ／Ａの素子が高歩留まりで実現できた。
【００３３】図３は本発明の第２の実施の形態のＤＦＢ
レーザ／ＥＡ変調器集積化光源を示す斜視図である。
レーザ／ＥＡ変調器集積化光源を示す斜視図である。
【００３４】本実施の形態についてその製造工程に沿っ
て図４，図５を参照して説明する。まず図４（ａ）に示
すように、ｎ型ＩｎＰ基板１の（１００）面上に干渉露
光法により、ピッチ２４０ｎｍの回折格子１３を部分的
に形成する。更に基板全面に常圧ＣＶＤ法により、Ｓｉ
Ｏ2 膜を堆積し、これを〈０１１〉方向へストライプが
向くようにパターニングし、第１のマスク２−１Ａ、第
２のマスク２−２Ａ（互いに鏡映対称）を形成する。こ
こで、マスク間隙幅は、１．５μｍであり、マスク幅
は、変調器領域Ｉで５μｍ、レーザ領域ＩＩＩで１５μ
ｍに形成されている。次に、第１の実施の形態と同様、
１．５μｍ開口部へ、減圧ＭＯＶＰＥを用いて、光導波
路の選択成長を行った。成長圧力は１００ｈＰａ、成長
温度は６２５℃とした。
て図４，図５を参照して説明する。まず図４（ａ）に示
すように、ｎ型ＩｎＰ基板１の（１００）面上に干渉露
光法により、ピッチ２４０ｎｍの回折格子１３を部分的
に形成する。更に基板全面に常圧ＣＶＤ法により、Ｓｉ
Ｏ2 膜を堆積し、これを〈０１１〉方向へストライプが
向くようにパターニングし、第１のマスク２−１Ａ、第
２のマスク２−２Ａ（互いに鏡映対称）を形成する。こ
こで、マスク間隙幅は、１．５μｍであり、マスク幅
は、変調器領域Ｉで５μｍ、レーザ領域ＩＩＩで１５μ
ｍに形成されている。次に、第１の実施の形態と同様、
１．５μｍ開口部へ、減圧ＭＯＶＰＥを用いて、光導波
路の選択成長を行った。成長圧力は１００ｈＰａ、成長
温度は６２５℃とした。
【００３５】光導波路は、図４（ｂ），図５（ａ）（図
４（ｂ）のＸ−Ｘ線拡大断面図）に示すように、ｎ型Ｉ
ｎ0.76Ｇａ0.24Ａｓ0.511 Ｐ0.489 ガイド層（５０ｎｍ
厚）、ｎ型ＩｎＰスペーサ層（３０ｎｍ厚）及びＩｎ
0.76Ｇａ0.24Ａｓ0.511 Ｐ0.489 ＳＣＨ層（光閉じ込め
層、３０ｎｍ厚）でなる３層膜３−１Ｂ、Ｉｎ0.664 Ｇ
ａ0.336 Ａｓ0.856 Ｐ0.144 井戸層（６．５ｎｍ）／Ｉ
ｎ0.76Ｇａ0.24Ａｓ0.511 Ｐ0.489 障壁層（６．０ｎ
ｍ）、８周期のＭＱＷ活性層３−２Ｂ、Ｉｎ0.76Ｇａ
0.24Ａｓ0.511 Ｐ0.489 ＳＣＨ層（光閉じ込め層、２０
ｎｍ厚）、Ｉｎ0.81Ｇａ0.19Ａｓ0.405 Ｐ0.595 第１中
間層（２０ｎｍ）、ｐ型Ｉｎ0.875 Ｇａ0.125Ａｓ
0.405 Ｐ0.595 第１中間層（２０ｎｍ）及びｐ型−Ｉｎ
Ｐクラッド層（１００ｎｍ）でなる４層膜３−３Ｂから
構成されている。これらの組成、膜厚はマスク幅５μｍ
の変調器領域Ｉでのものである。マスク幅１５μｍのレ
ーザ領域ＩＩＩでは、膜厚が１．４５倍、Ｉｎ−Ｇａ−
Ａｓ−Ｐ４元化合物のＩｎ組成が０．０２２程度増加し
バンドギャップは狭くなる。変調器領域、レーザ領域各
々に対し、顕微フォトルミネッセンス（ＰＬ）測定を行
ったところ、変調器領域で１．４８０μｍ、レーザ領域
で１．５５５μｍのＰＬ波長が得られた。
４（ｂ）のＸ−Ｘ線拡大断面図）に示すように、ｎ型Ｉ
ｎ0.76Ｇａ0.24Ａｓ0.511 Ｐ0.489 ガイド層（５０ｎｍ
厚）、ｎ型ＩｎＰスペーサ層（３０ｎｍ厚）及びＩｎ
0.76Ｇａ0.24Ａｓ0.511 Ｐ0.489 ＳＣＨ層（光閉じ込め
層、３０ｎｍ厚）でなる３層膜３−１Ｂ、Ｉｎ0.664 Ｇ
ａ0.336 Ａｓ0.856 Ｐ0.144 井戸層（６．５ｎｍ）／Ｉ
ｎ0.76Ｇａ0.24Ａｓ0.511 Ｐ0.489 障壁層（６．０ｎ
ｍ）、８周期のＭＱＷ活性層３−２Ｂ、Ｉｎ0.76Ｇａ
0.24Ａｓ0.511 Ｐ0.489 ＳＣＨ層（光閉じ込め層、２０
ｎｍ厚）、Ｉｎ0.81Ｇａ0.19Ａｓ0.405 Ｐ0.595 第１中
間層（２０ｎｍ）、ｐ型Ｉｎ0.875 Ｇａ0.125Ａｓ
0.405 Ｐ0.595 第１中間層（２０ｎｍ）及びｐ型−Ｉｎ
Ｐクラッド層（１００ｎｍ）でなる４層膜３−３Ｂから
構成されている。これらの組成、膜厚はマスク幅５μｍ
の変調器領域Ｉでのものである。マスク幅１５μｍのレ
ーザ領域ＩＩＩでは、膜厚が１．４５倍、Ｉｎ−Ｇａ−
Ａｓ−Ｐ４元化合物のＩｎ組成が０．０２２程度増加し
バンドギャップは狭くなる。変調器領域、レーザ領域各
々に対し、顕微フォトルミネッセンス（ＰＬ）測定を行
ったところ、変調器領域で１．４８０μｍ、レーザ領域
で１．５５５μｍのＰＬ波長が得られた。
【００３６】なお、ＴＭＩｎガス、ＴＥＧａガス、Ａｓ
Ｈ3 ガス及びＰＨ3 ガスの流量比は、前述した変調器領
域Ｉｎ0.76Ｇａ0.74Ａｓ0.511 Ｐ0.489 層、Ｉｎ0.664
Ｇａ0.336 Ａｓ0.856 Ｐ0.144 層、Ｉｎ0.81Ｇａ0.19Ａ
ｓ0.405 Ｐ0.595 層及びＩｎ0.875 Ｇａ0.125 Ａｓ
0.256 Ｐ0.735 層をそれぞれ形成する場合、（１４２．
１，３２．１０，１１．５０及び６２．０）、（１４
２．１，３６．２，３１．７及び５７．５）、（１４
２．１，２２．７，７．２及び５８．１）、（１４２．
１，１３．０，６．０及び１３１．０）とし、ｐ型又は
ｎ型に応じてＤＥＺｎガス又はＳｉ2 Ｈ6 ガスをドーパ
ントガスとして用いた。
Ｈ3 ガス及びＰＨ3 ガスの流量比は、前述した変調器領
域Ｉｎ0.76Ｇａ0.74Ａｓ0.511 Ｐ0.489 層、Ｉｎ0.664
Ｇａ0.336 Ａｓ0.856 Ｐ0.144 層、Ｉｎ0.81Ｇａ0.19Ａ
ｓ0.405 Ｐ0.595 層及びＩｎ0.875 Ｇａ0.125 Ａｓ
0.256 Ｐ0.735 層をそれぞれ形成する場合、（１４２．
１，３２．１０，１１．５０及び６２．０）、（１４
２．１，３６．２，３１．７及び５７．５）、（１４
２．１，２２．７，７．２及び５８．１）、（１４２．
１，１３．０，６．０及び１３１．０）とし、ｐ型又は
ｎ型に応じてＤＥＺｎガス又はＳｉ2 Ｈ6 ガスをドーパ
ントガスとして用いた。
【００３７】次に図５（ｂ）に示すように、第１の実施
の形態と同様にして光導波路の上部および、光の導波路
の底部から３μｍ離れた脇にＳｉＯ2 膜でなる第３のマ
スク４−３Ａ，第４のマスク４−１Ａ，第５のマスク４
−２Ａをそれぞれ形成し、図５（ｃ）に示すように、光
導波路の両脇をｐ型ＩｎＰ層５（キャリア濃度５×１０
17ｃｍ-3、厚さ０．５μｍ）、ｎ型ＩｎＰ層６（キャリ
ア濃度７×１０17ｃｍ-3、厚さ０．５μｍ）で埋め込
む。続いてｐ型ＩｎＰ層７（キャリア濃度４×１０17ｃ
ｍ-3、厚さ０．１μｍ）を成長する。ｐ型ＩｎＰ層７は
再成長界面にｐｎ接合が形成されるのを防ぐために挿入
したものであり、本発明において必ずしも必要とするも
のではない。
の形態と同様にして光導波路の上部および、光の導波路
の底部から３μｍ離れた脇にＳｉＯ2 膜でなる第３のマ
スク４−３Ａ，第４のマスク４−１Ａ，第５のマスク４
−２Ａをそれぞれ形成し、図５（ｃ）に示すように、光
導波路の両脇をｐ型ＩｎＰ層５（キャリア濃度５×１０
17ｃｍ-3、厚さ０．５μｍ）、ｎ型ＩｎＰ層６（キャリ
ア濃度７×１０17ｃｍ-3、厚さ０．５μｍ）で埋め込
む。続いてｐ型ＩｎＰ層７（キャリア濃度４×１０17ｃ
ｍ-3、厚さ０．１μｍ）を成長する。ｐ型ＩｎＰ層７は
再成長界面にｐｎ接合が形成されるのを防ぐために挿入
したものであり、本発明において必ずしも必要とするも
のではない。
【００３８】次に、光導波路の上部の第３のマスク４−
３Ａのみを除去した後、図５（ｄ）に示すように、ｐ型
ＩｎＰクラッド層８（キャリア濃度１×１０18ｃｍ-3、
厚さ１．５μｍ）、ｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキャッ
プ層９（キャリア濃度６×１０18ｃｍ-3、厚さ０．３μ
ｍ）で埋め込んだ。素子分離のため、変調器領域Ｉとレ
ーザ領域ＩＩＩの間の接続領域ＩＩ（２５μｍ）のｐ+
型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層を除去した後、図３
に示すように、ＳｉＯ2 膜１０を形成し、コンタクト孔
ＣＨを形成し電極形成工程を経て、ＤＦＢレーザ／ＥＡ
変調器集積化光源とした。
３Ａのみを除去した後、図５（ｄ）に示すように、ｐ型
ＩｎＰクラッド層８（キャリア濃度１×１０18ｃｍ-3、
厚さ１．５μｍ）、ｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキャッ
プ層９（キャリア濃度６×１０18ｃｍ-3、厚さ０．３μ
ｍ）で埋め込んだ。素子分離のため、変調器領域Ｉとレ
ーザ領域ＩＩＩの間の接続領域ＩＩ（２５μｍ）のｐ+
型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層を除去した後、図３
に示すように、ＳｉＯ2 膜１０を形成し、コンタクト孔
ＣＨを形成し電極形成工程を経て、ＤＦＢレーザ／ＥＡ
変調器集積化光源とした。
【００３９】ＤＦＢレーザ部ＩＩＩが４００μｍ、変調
器部Ｉが２００μｍになるように切り出し、ＤＦＢレー
ザ側端面に９０％の高反射膜、変調器側端面に０．１％
の低反射膜コーティングを施し測定したところ、２５℃
において、レーザ発振波長１．５５２μｍ、閾値電流
４．０ｍＡ、スロープ効率０．３０Ｗ／Ａ、最大光出力
３５ｍＷ以上、変調器に２Ｖの逆バイアス電圧印加時の
消光比が２０ｄＢ以上の素子が高歩留まりで実現でき
た。また３ｄＢ帯域幅は７．５ＧＨｚであり、２．５Ｇ
ｂ／ｓ−３００ｋｍノーマルファイバ伝送後のパワーペ
ナルティは０．５ｄＢ以下であった。
器部Ｉが２００μｍになるように切り出し、ＤＦＢレー
ザ側端面に９０％の高反射膜、変調器側端面に０．１％
の低反射膜コーティングを施し測定したところ、２５℃
において、レーザ発振波長１．５５２μｍ、閾値電流
４．０ｍＡ、スロープ効率０．３０Ｗ／Ａ、最大光出力
３５ｍＷ以上、変調器に２Ｖの逆バイアス電圧印加時の
消光比が２０ｄＢ以上の素子が高歩留まりで実現でき
た。また３ｄＢ帯域幅は７．５ＧＨｚであり、２．５Ｇ
ｂ／ｓ−３００ｋｍノーマルファイバ伝送後のパワーペ
ナルティは０．５ｄＢ以下であった。
【００４０】図６は本発明の第３の実施の形態の半導体
レーザを示す斜視図である。この実施の形態についてそ
の製造工程に沿って説明すると、図７（ａ）に示すよう
に、第１の実施の形態と全く同様にしてｎ型ＩｎＰ基板
１上に、常圧ＣＶＤ法により、ＳｉＯ2 膜を１００ｎｍ
堆積し、これをｎ型ＩｎＰ基板の〈０１１〉方向へスト
ライプが向くようにパターニングして、第１のマスク２
−１，第２のマスク２−２を形成する。ここで、マスク
間隙幅は、１．５μｍであり、マスク幅は、１０μｍに
形成されている。この１．５μｍ開口部へ、減圧ＭＯＶ
ＰＥを用いてｎ型ＩｎＰクラッド層３−１Ａ，ＭＱＷ活
性層３−２Ａ及びｐ型ＩｎＰクラッド層３−３Ａでなる
光導波路を形成する。その後、図７（ｂ）に示すよう
に、光導波路の上部および、光導波路の底部から３μｍ
離れた脇にＳｉＯ2 膜でなる第３のマスク４−３，第４
のマスク４−１，第５のマスク４−２を形成し、図７
（ｃ）に示すように光導波路の両脇をｎ型ＩｎＰ層１４
（キャリア濃度５×１０17ｃｍ-3、厚さ０．２μｍ）、
高抵抗素子層１５（厚さ１．０μｍ）、ｎ型ＩｎＰ層１
６（キャリア濃度５×１０17ｃｍ-3、厚さ０．２μｍ）
で埋める選択成長を行った。高抵抗半導体層１５として
はＦｅドープＩｎＰ層又はアンドープＩｎ0.52Ａｌ0.48
Ａｓ層のいずれかを形成する。ＦｅドープＩｎＰ層を形
成する場合には、ビスシクロペンタジェニル鉄（フェロ
セン）をドーパント用の原料として用いた。アンドープ
Ｉｎ0.52Ａｌ0.48Ａｓ層を形成するのには、ＴＭＩｎ，
トリメチルアルミニウム（ＴＭＡｌ）及びＡｓＨ3 を原
料として用いた。
レーザを示す斜視図である。この実施の形態についてそ
の製造工程に沿って説明すると、図７（ａ）に示すよう
に、第１の実施の形態と全く同様にしてｎ型ＩｎＰ基板
１上に、常圧ＣＶＤ法により、ＳｉＯ2 膜を１００ｎｍ
堆積し、これをｎ型ＩｎＰ基板の〈０１１〉方向へスト
ライプが向くようにパターニングして、第１のマスク２
−１，第２のマスク２−２を形成する。ここで、マスク
間隙幅は、１．５μｍであり、マスク幅は、１０μｍに
形成されている。この１．５μｍ開口部へ、減圧ＭＯＶ
ＰＥを用いてｎ型ＩｎＰクラッド層３−１Ａ，ＭＱＷ活
性層３−２Ａ及びｐ型ＩｎＰクラッド層３−３Ａでなる
光導波路を形成する。その後、図７（ｂ）に示すよう
に、光導波路の上部および、光導波路の底部から３μｍ
離れた脇にＳｉＯ2 膜でなる第３のマスク４−３，第４
のマスク４−１，第５のマスク４−２を形成し、図７
（ｃ）に示すように光導波路の両脇をｎ型ＩｎＰ層１４
（キャリア濃度５×１０17ｃｍ-3、厚さ０．２μｍ）、
高抵抗素子層１５（厚さ１．０μｍ）、ｎ型ＩｎＰ層１
６（キャリア濃度５×１０17ｃｍ-3、厚さ０．２μｍ）
で埋める選択成長を行った。高抵抗半導体層１５として
はＦｅドープＩｎＰ層又はアンドープＩｎ0.52Ａｌ0.48
Ａｓ層のいずれかを形成する。ＦｅドープＩｎＰ層を形
成する場合には、ビスシクロペンタジェニル鉄（フェロ
セン）をドーパント用の原料として用いた。アンドープ
Ｉｎ0.52Ａｌ0.48Ａｓ層を形成するのには、ＴＭＩｎ，
トリメチルアルミニウム（ＴＭＡｌ）及びＡｓＨ3 を原
料として用いた。
【００４１】次に、光導波路の上部の第３のマスク４−
３のみを除去した後、ｐ型ＩｎＰクラッド層８（キャリ
ア濃度１×１０18ｃｍ-3、厚さ１．５μｍ）、ｐ+ 型Ｉ
ｎ0.53Ｇａ0.47Ａｓキャップ層９（キャリア濃度６×１
０18ｃｍ-3、厚さ０．３μｍ）で埋め込んだ。パッド電
極（図６のＰＡＤ）が形成される領域の、ｐ+ 型Ｉｎ
0.53Ｇａ0.47Ａｓキャップ層９、ｐ型ＩｎＰ層８、ｎ型
ＩｎＰ層１６を除去した後、図６に示すように、ＳｉＯ
2 膜１０を形成し、コンタクト孔ＣＨを形成し、電極形
成工程を経て、レーザ構造とした。
３のみを除去した後、ｐ型ＩｎＰクラッド層８（キャリ
ア濃度１×１０18ｃｍ-3、厚さ１．５μｍ）、ｐ+ 型Ｉ
ｎ0.53Ｇａ0.47Ａｓキャップ層９（キャリア濃度６×１
０18ｃｍ-3、厚さ０．３μｍ）で埋め込んだ。パッド電
極（図６のＰＡＤ）が形成される領域の、ｐ+ 型Ｉｎ
0.53Ｇａ0.47Ａｓキャップ層９、ｐ型ＩｎＰ層８、ｎ型
ＩｎＰ層１６を除去した後、図６に示すように、ＳｉＯ
2 膜１０を形成し、コンタクト孔ＣＨを形成し、電極形
成工程を経て、レーザ構造とした。
【００４２】３００μｍ長に切り出し、前端面には３０
％、後端面には７０％の後反射膜コーティングを施し測
定したところ、２５℃において、レーザ発振波長１．３
１μｍ、閾値電流３．０ｍＡ、スロープ効率０．６０Ｗ
／Ａの素子が高歩留まりで実現できた。また素子容量
は、１ｐＦであり、３ｄＢ変調帯域幅は２０ＧＨｚであ
った。さらに、１５０μｍ長に切り出し、前端面に８０
％、後端面に９５％の高反射膜コーティングを施し測定
したところ、レーザ発振閾値電流０．５ｍＡ、スロープ
効率０．４０Ｗ／Ａの素子が高歩留まりで実現できた。
％、後端面には７０％の後反射膜コーティングを施し測
定したところ、２５℃において、レーザ発振波長１．３
１μｍ、閾値電流３．０ｍＡ、スロープ効率０．６０Ｗ
／Ａの素子が高歩留まりで実現できた。また素子容量
は、１ｐＦであり、３ｄＢ変調帯域幅は２０ＧＨｚであ
った。さらに、１５０μｍ長に切り出し、前端面に８０
％、後端面に９５％の高反射膜コーティングを施し測定
したところ、レーザ発振閾値電流０．５ｍＡ、スロープ
効率０．４０Ｗ／Ａの素子が高歩留まりで実現できた。
【００４３】第１の実施の形態の半導体レーザより閾値
電流が小さいのは電流狭窄機能が優れているからであ
る。図１のものでは、ｎ型ＩｎＰ層６で覆われていない
部分のｐ型ＩｎＰ層５を通ってｎ型ＩｎＰ基板１に無効
電流が流れるが、図６のものでは高抵抗半導体層１５を
通ってｎ型ＩｎＰ基板１に流れる無効電流は少ない。
又、素子容量が小さく変調帯域幅が広いのは、パッド電
極ＰＡＤと対向する容量電極の働きをする導電膜（ｎ型
ＩｎＰ層１４）との距離が大きいからである（図１のも
のではパッドＰＡＤとｐ+ 型Ｉｎ0.53Ｇａ0.47Ｉｓキャ
ップ層９との距離が小さい）。
電流が小さいのは電流狭窄機能が優れているからであ
る。図１のものでは、ｎ型ＩｎＰ層６で覆われていない
部分のｐ型ＩｎＰ層５を通ってｎ型ＩｎＰ基板１に無効
電流が流れるが、図６のものでは高抵抗半導体層１５を
通ってｎ型ＩｎＰ基板１に流れる無効電流は少ない。
又、素子容量が小さく変調帯域幅が広いのは、パッド電
極ＰＡＤと対向する容量電極の働きをする導電膜（ｎ型
ＩｎＰ層１４）との距離が大きいからである（図１のも
のではパッドＰＡＤとｐ+ 型Ｉｎ0.53Ｇａ0.47Ｉｓキャ
ップ層９との距離が小さい）。
【００４４】図８は本発明の第４の実施の形態のＤＦＢ
レーザ／ＥＡ変調器集積化光源の斜視図である。
レーザ／ＥＡ変調器集積化光源の斜視図である。
【００４５】これは、図３のものにおいて、電流狭窄構
造体を図６ものものと同様な高抵抗半導体層１５（その
上下に、ｎ型ＩｎＰ層１４，１６が設けられている）に
置き換えたものである。製造方法については、第２の実
施の形態と全く同様にして３層膜３−１Ｂ，ＭＱＷ活性
層３−２Ｂ及び４層膜３−３Ｂからなる光導波路を形成
し、次に第３の実施の形態と全く同様にしてｎ型ＩｎＰ
層１４，高抵抗半導体層１５，ｎ型ＩｎＰ層１６を順次
に形成し、次いでｐ型ＩｎＰクラッド層８，ｐ+ 型Ｉｎ
0.53Ｇａ0.47Ａｓキャップ層９を形成し、パッド電極Ｐ
ＡＤが形成される領域のｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキ
ャップ層９等を除去し、電極１２，１１−１，１１−２
を形成する。
造体を図６ものものと同様な高抵抗半導体層１５（その
上下に、ｎ型ＩｎＰ層１４，１６が設けられている）に
置き換えたものである。製造方法については、第２の実
施の形態と全く同様にして３層膜３−１Ｂ，ＭＱＷ活性
層３−２Ｂ及び４層膜３−３Ｂからなる光導波路を形成
し、次に第３の実施の形態と全く同様にしてｎ型ＩｎＰ
層１４，高抵抗半導体層１５，ｎ型ＩｎＰ層１６を順次
に形成し、次いでｐ型ＩｎＰクラッド層８，ｐ+ 型Ｉｎ
0.53Ｇａ0.47Ａｓキャップ層９を形成し、パッド電極Ｐ
ＡＤが形成される領域のｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキ
ャップ層９等を除去し、電極１２，１１−１，１１−２
を形成する。
【００４６】ＤＦＢレーザ部が４００μｍ、変調器部が
２００μｍになるように切り出し、ＤＦＢレーザ側端面
に９０％の高反射膜、変調器側端面に０．１％の低反射
膜コーティングを施し測定したところ、２５℃におい
て、レーザ発振波長１．５５２μｍ、閾値電流３．５ｍ
Ａ、スロープ効率０．３０Ｗ／Ａ、最大光出力３５ｍＷ
以上、変調器に２Ｖの逆バイアス電圧印加時の消光比が
２０ｄＢ以上の素子が高歩留まりで実現できた。また３
ｄＢ帯域幅は１６ＧＨｚであり、２．５Ｇｂ／ｓ−３０
０ｋｍノーマルファイバ伝送後のパワーペナルティは
０．５ｄＢ以下、１０Ｇｂ／ｓ−１００ｋｍノーマルフ
ァイバ伝送後のパワーペナルティは０．５ｄＢ以下であ
った。図３のものに比較して閾値電流が小さく、帯域幅
が広いのは第３の実施の形態と同様の理由による。
２００μｍになるように切り出し、ＤＦＢレーザ側端面
に９０％の高反射膜、変調器側端面に０．１％の低反射
膜コーティングを施し測定したところ、２５℃におい
て、レーザ発振波長１．５５２μｍ、閾値電流３．５ｍ
Ａ、スロープ効率０．３０Ｗ／Ａ、最大光出力３５ｍＷ
以上、変調器に２Ｖの逆バイアス電圧印加時の消光比が
２０ｄＢ以上の素子が高歩留まりで実現できた。また３
ｄＢ帯域幅は１６ＧＨｚであり、２．５Ｇｂ／ｓ−３０
０ｋｍノーマルファイバ伝送後のパワーペナルティは
０．５ｄＢ以下、１０Ｇｂ／ｓ−１００ｋｍノーマルフ
ァイバ伝送後のパワーペナルティは０．５ｄＢ以下であ
った。図３のものに比較して閾値電流が小さく、帯域幅
が広いのは第３の実施の形態と同様の理由による。
【００４７】以上、半導体レーザ、光変調器及びこれら
を集積した光源を例にあげて説明したが、半導体レーザ
の代りに端面発光型発光ダイオード、半導体光増幅器を
使用することもできる。
を集積した光源を例にあげて説明したが、半導体レーザ
の代りに端面発光型発光ダイオード、半導体光増幅器を
使用することもできる。
【００４８】なお、斜視図（図１，３，６，８）に便宜
上斜線を施したがこれは断面を意味しない。
上斜線を施したがこれは断面を意味しない。
【００４９】
【発明の効果】以上説明したように、本発明は、半導体
層のエッチング工程を用いることなく、ＭＯＶＰＥ選択
成長により非常に低損失な光導波路とその両脇へ電流狭
窄構造体を設けることにより素子容量の小さな、狭メサ
構造の光半導体装置を実現できるものであるため、以下
の効果を奏することができる。
層のエッチング工程を用いることなく、ＭＯＶＰＥ選択
成長により非常に低損失な光導波路とその両脇へ電流狭
窄構造体を設けることにより素子容量の小さな、狭メサ
構造の光半導体装置を実現できるものであるため、以下
の効果を奏することができる。
【００５０】漏れ電流（無効電流）が少なく、高速変
調可能な光半導体装置の構造及びその製造方法を提供す
ることができる。
調可能な光半導体装置の構造及びその製造方法を提供す
ることができる。
【００５１】この様な構造を、制御性、再現性よく高
歩留まりで実現することができる。
歩留まりで実現することができる。
【００５２】
【図１】本発明の第１の実施の形態の半導体レーザを示
す斜視図。
す斜視図。
【図２】第１の実施の形態の製造方法について説明する
ための（ａ）〜（ｄ）に分図して示す工程順断面図。
ための（ａ）〜（ｄ）に分図して示す工程順断面図。
【図３】本発明の第２の実施の形態のＤＦＢレーザ／Ｅ
Ａ変調器集積化光源を示す斜視図。
Ａ変調器集積化光源を示す斜視図。
【図４】第２の実施の形態の製造方法について説明する
ための（ａ），（ｂ）に分図して示す工程順平面図。
ための（ａ），（ｂ）に分図して示す工程順平面図。
【図５】第２の実施の形態の製造方法について説明する
ための（ａ）〜（ｄ）に分図して示す工程順断面図。
ための（ａ）〜（ｄ）に分図して示す工程順断面図。
【図６】本発明の第３の実施の形態の半導体レーザを示
す斜視図。
す斜視図。
【図７】第３の実施の形態の製造方法について説明する
ための（ａ）〜（ｄ）に分図して示す工程順断面図。
ための（ａ）〜（ｄ）に分図して示す工程順断面図。
【図８】本発明の第４の実施の形態のＤＦＢレーザ／Ｅ
Ａ変調器集積化光源を示す斜視図。
Ａ変調器集積化光源を示す斜視図。
【図９】第１の従来例について説明するための素子断面
図。
図。
【図１０】第２の従来例について説明するための（ａ）
〜（ｃ）に分図して示す工程順断面図。
〜（ｃ）に分図して示す工程順断面図。
【図１１】第３の従来例について説明するための（ａ）
〜（ｄ）に分図して示す工程順断面図。
〜（ｄ）に分図して示す工程順断面図。
【図１２】第４の従来例について説明するための（ａ）
〜（ｄ）に分図して示す工程順断面図。
〜（ｄ）に分図して示す工程順断面図。
【図１３】第４の従来例について説明するための素子斜
視図。
視図。
１，２１，２０１，３０１ ｎ型ＩｎＰ基板 ２−１，２−１Ａ 第１のマスク ２−２，２−２Ａ 第２のマスク ３−１ 光ガイド層 ３−１Ａ ｎ型ＩｎＰクラッド層 ３−１Ｂ ３層膜 ３−２ 活性層 ３−２Ａ ＭＱＷ活性層 ３−２Ｂ ＭＱＷ活性層 ３−３ クラッド層 ３−３Ａ ｎ型ＩｎＰクラッド層 ３−３Ｂ ４層膜 ４−１，４−１Ａ 第３のマスク ４−２，４−２Ａ 第４のマスク ４−３，４−３Ａ 第５のマスク ２０，３０２，３０２ａ ＳｉＯ2 マスク ５ ｐ型ＩｎＰ層 ６ ｎ型ＩｎＰ層 ７ ｐ型ＩｎＰ層 ８，２４，２５，２０６，３０６ ｐ型ＩｎＰクラッ
ド層 ９，２６，２０９，３０９ ｐ+ 型Ｉｎy Ｇａ1-y Ａ
ｓキャップ層 １０，２７，２１１ 絶縁膜（ＳｉＯ2 膜） １１，１１−１，１１−２，２８，２０９ ｐ側電極 １２，２９，２１０ ｎ側電極 １３，２０１ａ 回折格子 １４ ｎ型Ｉｎｐ層 １５ 高抵抗半導体層 １６ ｎ型ＩｎＰ層 ２２，２０３，３０３ 光ガイド層 ２３，２０４ａ，３０４ 活性層 ２０４ｂ 光吸収層 ２１２ エッチングストッパー層 ３１３ ＦｅドープＩｎＰ層
ド層 ９，２６，２０９，３０９ ｐ+ 型Ｉｎy Ｇａ1-y Ａ
ｓキャップ層 １０，２７，２１１ 絶縁膜（ＳｉＯ2 膜） １１，１１−１，１１−２，２８，２０９ ｐ側電極 １２，２９，２１０ ｎ側電極 １３，２０１ａ 回折格子 １４ ｎ型Ｉｎｐ層 １５ 高抵抗半導体層 １６ ｎ型ＩｎＰ層 ２２，２０３，３０３ 光ガイド層 ２３，２０４ａ，３０４ 活性層 ２０４ｂ 光吸収層 ２１２ エッチングストッパー層 ３１３ ＦｅドープＩｎＰ層
Claims (12)
- 【請求項１】 第１導電型半導体基板の一主面に、活性
層を含む多層構造体がストライプ状に両側面を特定の結
晶面として選択成長された光導波路と、前記光導波路の
側面に接して設けられた半導体電流狭窄構造体とを有
し、前記半導体電流狭窄構造体の底面が前記光導波路近
傍の前記一主面にのみ接して選択的に形成されているこ
とを特徴とする光半導体装置。 - 【請求項２】 一主面が（１００）面、特定の結晶面が
（１１１）Ｂ面である請求項１記載の光半導体装置。 - 【請求項３】 半導体電流狭窄構造体が第１導電型半導
体基板の一主面側に設けられた第２導電型半導体層とそ
の上に積層された第１導電型半導体層を含む請求項１又
は２記載の光半導体装置。 - 【請求項４】 半導体電流狭窄構造体が高抵抗半導体層
を含む請求項１又は２記載の光半導体装置。 - 【請求項５】 高抵抗半導体層がＦｅドープＩｎＰ層で
ある請求項４記載の光半導体装置。 - 【請求項６】 高抵抗半導体層がアンドープＩｎX Ａｌ
1-X Ａｓ層（０＜ｘ＜１）である請求項４記載の光半導
体装置。 - 【請求項７】 第１導電型半導体基板の一主面を選択的
に被覆して互いに鏡映対称に第１のマスク及び第２のマ
スクを形成する工程と、前記第１のマスク及び第２のマ
スクで挟まれた前記一主面に選択エピタキシャル法によ
り活性層を含む多層構造体でなる光導波路を形成する工
程と、前記第１のマスク及び第２のマスクを除去した
後、前記光導波路の上面を被覆する第３のマスク及び前
記光導波路を挟んで前記一主面をそれぞれ選択的に被覆
する第４のマスク及び第５のマスクを形成する工程と、
前記第３，第４及び第５のマスクで覆われていない領域
に選択エピタキシャル法により半導体電流狭窄構造体を
形成する工程と、前記第３のマスクを除去した後選択エ
ピタキシャル法により第１の第２導電型半導体層を形成
する工程とを含むことを特徴とする光半導体装置の製造
方法。 - 【請求項８】 （１００）面に、第１のマスク及び第２
のマスクを〈０１１〉方向に走行させて形成する請求項
７記載の光半導体装置の製造方法。 - 【請求項９】 第２の第２導電型半導体層を形成し、第
１導電型半導体層を形成する工程を含んで半導体電流狭
窄構造体を形成する請求項７又は８記載の光半導体装置
の製造方法。 - 【請求項１０】 高抵抗半導体層を形成する工程を含ん
で半導体電流狭窄構造体を形成する請求項７又は８記載
の光半導体装置の製造方法。 - 【請求項１１】 高抵抗半導体層としてＦｅドープＩｎ
Ｐ層を形成する請求項１０記載の光半導体装置の製造方
法。 - 【請求項１２】 高抵抗半導体層としてアンドープＩｎ
X Ａｌ1-X Ａｓ層（０＜ｘ＜１）を形成する請求項１０
記載の光半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230373A JPH1075009A (ja) | 1996-08-30 | 1996-08-30 | 光半導体装置とその製造方法 |
| EP97115035A EP0827243A1 (en) | 1996-08-30 | 1997-08-29 | Optical semiconductor device and method for making the same |
| US08/927,111 US6134368A (en) | 1996-08-30 | 1997-08-29 | Optical semiconductor device with a current blocking structure and method for making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230373A JPH1075009A (ja) | 1996-08-30 | 1996-08-30 | 光半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075009A true JPH1075009A (ja) | 1998-03-17 |
Family
ID=16906854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8230373A Pending JPH1075009A (ja) | 1996-08-30 | 1996-08-30 | 光半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6134368A (ja) |
| EP (1) | EP0827243A1 (ja) |
| JP (1) | JPH1075009A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11317563A (ja) * | 1998-05-06 | 1999-11-16 | Nec Corp | 半導体レーザ及びその製造方法 |
| JP2000147443A (ja) * | 1998-11-11 | 2000-05-26 | Nec Corp | 半導体光変調器の作製方法 |
| JP2000277857A (ja) * | 1999-03-19 | 2000-10-06 | Nec Corp | 半導体光素子およびその製造方法 |
| US6204078B1 (en) | 1998-06-23 | 2001-03-20 | Nec Corporation | Method of fabricating photonic semiconductor device using selective MOVPE |
| JP2001168467A (ja) * | 1999-12-14 | 2001-06-22 | Nec Corp | 半導体レーザの製造方法 |
| JP2001177183A (ja) * | 1999-12-16 | 2001-06-29 | Nec Corp | 半導体レーザの製造方法 |
| US6261855B1 (en) | 1999-01-26 | 2001-07-17 | Nec Corporation | Method for fabricating a semiconductor optical device |
| JP2004296539A (ja) * | 2003-03-25 | 2004-10-21 | Sumitomo Electric Ind Ltd | 半導体レーザ素子及び半導体光集積素子 |
| JP2005142182A (ja) * | 2003-11-04 | 2005-06-02 | Nec Corp | 光半導体素子およびその製造方法 |
| JP2018152430A (ja) * | 2017-03-10 | 2018-09-27 | 住友電気工業株式会社 | 半導体レーザ |
| JP2018152436A (ja) * | 2017-03-10 | 2018-09-27 | 住友電気工業株式会社 | 半導体レーザ |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11202275A (ja) * | 1998-01-07 | 1999-07-30 | Oki Electric Ind Co Ltd | リッジ導波路型半導体光機能素子およびその製造方法 |
| US6228670B1 (en) * | 1998-04-23 | 2001-05-08 | Nec Corporation | Method of manufacturing a semiconductor optical waveguide array and an array-structured semiconductor optical device |
| JP2000056281A (ja) * | 1998-08-07 | 2000-02-25 | Mitsubishi Electric Corp | 光変調器とその製造方法 |
| JP2000098157A (ja) * | 1998-09-25 | 2000-04-07 | Japan Aviation Electronics Industry Ltd | 光分岐装置およびその製造方法 |
| JP2000133880A (ja) * | 1998-10-26 | 2000-05-12 | Nec Corp | 半導体レーザの製造方法 |
| JP2002026461A (ja) * | 2000-07-07 | 2002-01-25 | Nec Corp | 光半導体装置とその製造方法および光半導体装置を備えた光装置モジュール、光通信装置 |
| JP4676068B2 (ja) * | 2001-02-02 | 2011-04-27 | 古河電気工業株式会社 | 半導体光素子の作製方法 |
| JP4066681B2 (ja) * | 2001-03-21 | 2008-03-26 | 日亜化学工業株式会社 | 発光素子及び発光素子の製造方法 |
| JP2002359437A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Electronic Engineering Corp | 光半導体素子および光半導体素子の製造方法 |
| US7120183B2 (en) * | 2001-07-11 | 2006-10-10 | Optium Corporation | Electro-absorption modulated laser with high operating temperature tolerance |
| EP1282208A1 (en) * | 2001-07-30 | 2003-02-05 | Agilent Technologies, Inc. (a Delaware corporation) | Semiconductor laser structure and method of manufacturing same |
| US7033056B2 (en) * | 2002-05-03 | 2006-04-25 | Projectiondesign As | Multi-lamp arrangement for optical systems |
| JP2003332676A (ja) * | 2002-05-08 | 2003-11-21 | Mitsubishi Electric Corp | 半導体光装置 |
| TWI222756B (en) * | 2002-11-12 | 2004-10-21 | Epitech Corp Ltd | Lateral current blocking light emitting diode and method of making the same |
| CN1729600B (zh) * | 2002-12-20 | 2010-05-26 | 克里公司 | 具有自对准半导体平台和接触层的半导体器件和相关器件的制造方法 |
| JP2005236024A (ja) * | 2004-02-19 | 2005-09-02 | Fuji Photo Film Co Ltd | 半導体レーザ素子 |
| JP2006339418A (ja) * | 2005-06-02 | 2006-12-14 | Seiko Epson Corp | 光素子及びその製造方法 |
| GB2430548B (en) * | 2005-09-27 | 2011-08-10 | Agilent Technologies Inc | An integrated modulator-laser structure and a method of producing same |
| US7539228B2 (en) * | 2007-06-26 | 2009-05-26 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Integrated photonic semiconductor devices having ridge structures that are grown rather than etched, and methods for making same |
| US8441018B2 (en) * | 2007-08-16 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Direct bandgap substrates and methods of making and using |
| JP2012248812A (ja) * | 2011-05-31 | 2012-12-13 | Sumitomo Electric Ind Ltd | 半導体光集積素子の製造方法 |
| KR102063778B1 (ko) | 2018-06-05 | 2020-01-09 | 고려대학교 산학협력단 | 적외선 투과용 ZnS 소결체 및 그 제조 방법 |
| GB2596805B (en) * | 2020-07-06 | 2022-07-06 | Rockley Photonics Ltd | Optoelectronic device and method of manufacture thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127490A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0513889A (ja) * | 1991-07-08 | 1993-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光装置およびその製造方法 |
| JP2943510B2 (ja) * | 1991-08-09 | 1999-08-30 | 日本電気株式会社 | 可変波長半導体レーザ装置 |
| JPH05235477A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 光半導体素子の製造方法 |
| JPH05343808A (ja) * | 1992-06-08 | 1993-12-24 | Nec Corp | 光半導体素子の製造方法 |
| JP2950028B2 (ja) * | 1992-07-23 | 1999-09-20 | 日本電気株式会社 | 光半導体素子の製造方法 |
| US5360763A (en) * | 1992-09-07 | 1994-11-01 | Nec Corporation | Method for fabricating an optical semiconductor device |
| JPH06104527A (ja) * | 1992-09-21 | 1994-04-15 | Nec Corp | 半導体レーザの製造方法 |
| JPH06177487A (ja) * | 1992-12-08 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 高抵抗埋込層の製造方法 |
| JP2894186B2 (ja) * | 1993-03-03 | 1999-05-24 | 日本電気株式会社 | 光半導体装置 |
| JPH07101674B2 (ja) * | 1993-03-17 | 1995-11-01 | 日本電気株式会社 | 光半導体素子の製造方法 |
| JP3146821B2 (ja) * | 1993-12-27 | 2001-03-19 | 日本電気株式会社 | 半導体光集積素子の製造方法 |
| JP3386261B2 (ja) * | 1994-12-05 | 2003-03-17 | 三菱電機株式会社 | 光半導体装置、及びその製造方法 |
| JP3007928B2 (ja) * | 1995-02-22 | 2000-02-14 | 日本電気株式会社 | 光半導体素子の製造方法 |
-
1996
- 1996-08-30 JP JP8230373A patent/JPH1075009A/ja active Pending
-
1997
- 1997-08-29 EP EP97115035A patent/EP0827243A1/en not_active Withdrawn
- 1997-08-29 US US08/927,111 patent/US6134368A/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11317563A (ja) * | 1998-05-06 | 1999-11-16 | Nec Corp | 半導体レーザ及びその製造方法 |
| US6204078B1 (en) | 1998-06-23 | 2001-03-20 | Nec Corporation | Method of fabricating photonic semiconductor device using selective MOVPE |
| JP2000147443A (ja) * | 1998-11-11 | 2000-05-26 | Nec Corp | 半導体光変調器の作製方法 |
| US6261855B1 (en) | 1999-01-26 | 2001-07-17 | Nec Corporation | Method for fabricating a semiconductor optical device |
| JP2000277857A (ja) * | 1999-03-19 | 2000-10-06 | Nec Corp | 半導体光素子およびその製造方法 |
| JP2001168467A (ja) * | 1999-12-14 | 2001-06-22 | Nec Corp | 半導体レーザの製造方法 |
| JP2001177183A (ja) * | 1999-12-16 | 2001-06-29 | Nec Corp | 半導体レーザの製造方法 |
| JP2004296539A (ja) * | 2003-03-25 | 2004-10-21 | Sumitomo Electric Ind Ltd | 半導体レーザ素子及び半導体光集積素子 |
| JP2005142182A (ja) * | 2003-11-04 | 2005-06-02 | Nec Corp | 光半導体素子およびその製造方法 |
| JP2018152430A (ja) * | 2017-03-10 | 2018-09-27 | 住友電気工業株式会社 | 半導体レーザ |
| JP2018152436A (ja) * | 2017-03-10 | 2018-09-27 | 住友電気工業株式会社 | 半導体レーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6134368A (en) | 2000-10-17 |
| EP0827243A1 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1075009A (ja) | 光半導体装置とその製造方法 | |
| US5678935A (en) | Semiconductor optical waveguide and method of fabricating the same | |
| JP2967737B2 (ja) | 光半導体装置とその製造方法 | |
| JP2842292B2 (ja) | 半導体光集積装置および製造方法 | |
| JP2004179274A (ja) | 光半導体装置 | |
| JP2937751B2 (ja) | 光半導体装置の製造方法 | |
| JP2682421B2 (ja) | 半導体光集積回路の製造方法 | |
| US5847415A (en) | Light emitting device having current blocking structure | |
| US5519721A (en) | Multi-quantum well (MQW) structure laser diode/modulator integrated light source | |
| JPH09232625A (ja) | 端面発光型光半導体素子及びその製造方法 | |
| JP2900824B2 (ja) | 光半導体装置の製造方法 | |
| JP3384447B2 (ja) | 吸収型光変調器およびその製造方法 | |
| JPH0750815B2 (ja) | 半導体光集積素子の製造方法 | |
| JP2907234B2 (ja) | 半導体波長可変装置 | |
| US20230035055A1 (en) | Electroabsorption Modulated Laser | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH10242577A (ja) | 半導体レーザおよびその製造方法 | |
| JPH08234148A (ja) | 光半導体装置及びその製造方法 | |
| JP3264179B2 (ja) | 半導体発光装置およびその製造方法 | |
| JPH08292336A (ja) | 光半導体集積回路の製造方法 | |
| JP3450573B2 (ja) | 半導体レーザ装置、その駆動方法及びそれを用いた光通信システム | |
| WO2025013246A1 (ja) | 光変調器及び光送信器 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH084178B2 (ja) | 分布ブラツグ反射型半導体レ−ザの製造方法 | |
| JPH0391279A (ja) | 集積化光半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981215 |