JPH06104527A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH06104527A JPH06104527A JP27659092A JP27659092A JPH06104527A JP H06104527 A JPH06104527 A JP H06104527A JP 27659092 A JP27659092 A JP 27659092A JP 27659092 A JP27659092 A JP 27659092A JP H06104527 A JPH06104527 A JP H06104527A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- growth
- active layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000000903 blocking effect Effects 0.000 claims description 7
- 125000005842 heteroatom Chemical group 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 9
- 230000003287 optical effect Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 高温特性や光出力特性に優れた光半導体素子
を均一性、再現性よく製作する。 【構成】 半導体基板上１の表面に活性層３を含むダブ
ルヘテロ構造を選択的に形成し、その両側に半導体ブロ
ック層７，８を埋め込み成長し、さらにダブルヘテロ構
造と半導体ブロック層の上に、半導体クラッド層５と半
導体コンタクト層６を積層する製造方法であり、活性層
を選択成長によって形成するために半導体のエッチング
が不要で、均一性が向上するとともに、活性層の両側に
電流ブロック層を形成しているため、高温特性や光出力
特性において優れた素子が得られる。
を均一性、再現性よく製作する。 【構成】 半導体基板上１の表面に活性層３を含むダブ
ルヘテロ構造を選択的に形成し、その両側に半導体ブロ
ック層７，８を埋め込み成長し、さらにダブルヘテロ構
造と半導体ブロック層の上に、半導体クラッド層５と半
導体コンタクト層６を積層する製造方法であり、活性層
を選択成長によって形成するために半導体のエッチング
が不要で、均一性が向上するとともに、活性層の両側に
電流ブロック層を形成しているため、高温特性や光出力
特性において優れた素子が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信、光情報処理な
どに用いられる半導体レーザの製造方法に関する。
どに用いられる半導体レーザの製造方法に関する。
【０００２】
【従来の技術】光通信や光情報処理に用いられる半導体
レーザは、近年の需要の増大により、一層の量産化、低
価格化が要求されている。そのためには、より量産に適
し、高い歩留まりが得られる素子構造とすることが重要
である。
レーザは、近年の需要の増大により、一層の量産化、低
価格化が要求されている。そのためには、より量産に適
し、高い歩留まりが得られる素子構造とすることが重要
である。
【０００３】こうした要求に応えるためには、大面積半
導体ウエハを使用し、一括して結晶成長を行うことが必
要である。結晶成長としても、大面積高均一成長が可能
な、有機金属気相成長法（ＭＯＶＰＥ）などの気相成長
法などが用いられる。
導体ウエハを使用し、一括して結晶成長を行うことが必
要である。結晶成長としても、大面積高均一成長が可能
な、有機金属気相成長法（ＭＯＶＰＥ）などの気相成長
法などが用いられる。
【０００４】従来生産されている光通信用半導体レーザ
は、いずれも半導体をエッチングにより加工した後に、
付加的な成長によって素子を製造している。しかし、大
面積ウエハのままエッチングを行うと、エッチング形状
にばらつきが生じやすい。そのため、素子特性において
も高い歩留まりを得ることが困難であった。
は、いずれも半導体をエッチングにより加工した後に、
付加的な成長によって素子を製造している。しかし、大
面積ウエハのままエッチングを行うと、エッチング形状
にばらつきが生じやすい。そのため、素子特性において
も高い歩留まりを得ることが困難であった。
【０００５】こうした背景から、半導体のエッチングを
行わずに半導体レーザを製作する方法として、選択的に
活性層を成長する方法が考案された（特願平０３−０６
７４９８）。その発明に基づく半導体レーザーの製作工
程を図５に示す。（１００）ｎ型ＩｎＰ基板１の表面
に、ＳｉＯ2 膜などの誘電体薄膜２１を［０１１］方向
の２本の平行なストライプ状に形成し（図５（ａ））、
ｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰクラッ
ド層４からなるダブルヘテロ構造を選択成長する（図５
（ｂ））。ＳｉＯ2 膜２１に挟まれた領域幅を２μｍ程
度に設定すれば、メサエッチングを用いずに活性層が形
成される。次に、相対したＳｉＯ2 膜２１の内側を部分
的に除去し（図５（ｃ））、ｐ型ＩｎＰクラッド層５お
よびｐ型ＩｎＧａＡｓコンタクト層６を活性層を覆うよ
うに選択成長する（図５（ｄ））。こうして２回の結晶
成長を行った後、ＳｉＯ2 膜２１を全面に形成して、活
性層上側のみを窓開けし（図５（ｅ））、ｐ側電極３１
およびｎ側電極３２を形成して、半導体レーザとする
（図５（ｆ））。
行わずに半導体レーザを製作する方法として、選択的に
活性層を成長する方法が考案された（特願平０３−０６
７４９８）。その発明に基づく半導体レーザーの製作工
程を図５に示す。（１００）ｎ型ＩｎＰ基板１の表面
に、ＳｉＯ2 膜などの誘電体薄膜２１を［０１１］方向
の２本の平行なストライプ状に形成し（図５（ａ））、
ｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰクラッ
ド層４からなるダブルヘテロ構造を選択成長する（図５
（ｂ））。ＳｉＯ2 膜２１に挟まれた領域幅を２μｍ程
度に設定すれば、メサエッチングを用いずに活性層が形
成される。次に、相対したＳｉＯ2 膜２１の内側を部分
的に除去し（図５（ｃ））、ｐ型ＩｎＰクラッド層５お
よびｐ型ＩｎＧａＡｓコンタクト層６を活性層を覆うよ
うに選択成長する（図５（ｄ））。こうして２回の結晶
成長を行った後、ＳｉＯ2 膜２１を全面に形成して、活
性層上側のみを窓開けし（図５（ｅ））、ｐ側電極３１
およびｎ側電極３２を形成して、半導体レーザとする
（図５（ｆ））。
【０００６】この方法を用いれば、半導体のエッチング
を行わずに、ＳｉＯ2 膜のパターニングと結晶成長のみ
で素子が構成できるため、構造の均一性に優れて量産に
適した半導体レーザが製作できる。
を行わずに、ＳｉＯ2 膜のパターニングと結晶成長のみ
で素子が構成できるため、構造の均一性に優れて量産に
適した半導体レーザが製作できる。
【０００７】
【発明が解決しようとする課題】上述した素子構造は、
量産性に適するという特徴はあるが、活性層の両脇の電
流ブロック構造がＩｎＰのホモ接合により形成されてお
り、ダブルヘテロ接合とのビルトイン電圧の差によって
電流を活性層に狭窄する構造となっている。そのため、
注入電流の増加とともにホモ接合領域を流れる漏れ電流
が増加し、充分な高出力特性が得られなかった。
量産性に適するという特徴はあるが、活性層の両脇の電
流ブロック構造がＩｎＰのホモ接合により形成されてお
り、ダブルヘテロ接合とのビルトイン電圧の差によって
電流を活性層に狭窄する構造となっている。そのため、
注入電流の増加とともにホモ接合領域を流れる漏れ電流
が増加し、充分な高出力特性が得られなかった。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めの半導体レーザの製造方法は以下の通りである。第１
導電型半導体基板上に、ストライプ状の２本の成長阻止
マスクを形成し、前記成長阻止マスクに挟まれた導波領
域に半導体活性層を含むダブルヘテロ構造を選択的に成
長する工程を有する半導体レーザの製造方法において、
前記導波領域上面に成長阻止マスクを形成してその両側
に少なくとも第２導電型半導体ブロック層および第１導
電型半導体ブロック層を含む半導体ブロック構造を埋め
込み成長する工程と、さらに前記ダブルヘテロ構造およ
び半導体ブロック構造の上に、少なくとも第２導電型半
導体クラッド層を形成する工程とからなることを特徴と
する半導体レーザの製造方法。
めの半導体レーザの製造方法は以下の通りである。第１
導電型半導体基板上に、ストライプ状の２本の成長阻止
マスクを形成し、前記成長阻止マスクに挟まれた導波領
域に半導体活性層を含むダブルヘテロ構造を選択的に成
長する工程を有する半導体レーザの製造方法において、
前記導波領域上面に成長阻止マスクを形成してその両側
に少なくとも第２導電型半導体ブロック層および第１導
電型半導体ブロック層を含む半導体ブロック構造を埋め
込み成長する工程と、さらに前記ダブルヘテロ構造およ
び半導体ブロック構造の上に、少なくとも第２導電型半
導体クラッド層を形成する工程とからなることを特徴と
する半導体レーザの製造方法。
【０００９】第１導電型半導体基板上に、ストライプ状
の２本の成長阻止マスクを形成し、前記成長阻止マスク
に挟まれた導波領域に半導体活性層を含むダブルヘテロ
構造を選択的に成長する工程を有する半導体レーザの製
造方法において、前記導波領域上面に成長阻止マスクを
形成してその両側に少なくとも高抵抗半導体ブロック層
を含む半導体ブロック構造を埋め込み成長する工程と、
さらに前記ダブルヘテロ構造および半導体ブロック構造
の上に、少なくとも第２導電型半導体クラッド層を形成
する工程とからなることを特徴とする半導体レーザの製
造方法。
の２本の成長阻止マスクを形成し、前記成長阻止マスク
に挟まれた導波領域に半導体活性層を含むダブルヘテロ
構造を選択的に成長する工程を有する半導体レーザの製
造方法において、前記導波領域上面に成長阻止マスクを
形成してその両側に少なくとも高抵抗半導体ブロック層
を含む半導体ブロック構造を埋め込み成長する工程と、
さらに前記ダブルヘテロ構造および半導体ブロック構造
の上に、少なくとも第２導電型半導体クラッド層を形成
する工程とからなることを特徴とする半導体レーザの製
造方法。
【００１０】
【作用】請求項１に記載した発明による半導体レーザの
製造方法を図１に、また請求項２に記載した発明による
半導体レーザの製造方法を図２に示す。従来構造と同様
に選択的に活性層を形成するため、制御性や歩留まりに
優れた構造となっている。さらに活性層３の両脇は、サ
イリスク構造もしくは高抵抗層からなる電流ブロック構
造となっているため、従来構造に比べて、高注入時に活
性層脇を流れる電流は極めて少なくなり、高出力特性が
改善される。図１、図２に示した方法で製作された半導
体レーザの構造を図３、図４に示す。図３（ａ）および
図４（ａ）は、高速応答特性を向上させたメサ構造とな
っているが、メサ構造を形成するためのエッチングは特
に精密な精度が要求されるものではないので、特性の均
一性を阻害するものではない。また、図３（ｂ）および
図４（ｂ）は、活性領域外側のダブルヘテロ構造を残し
た構造であり、メサエッチングが不要になるだけでな
く、電流ブロック構造のターンオンを防止して、高出力
動作の向上を図った構造となっている。
製造方法を図１に、また請求項２に記載した発明による
半導体レーザの製造方法を図２に示す。従来構造と同様
に選択的に活性層を形成するため、制御性や歩留まりに
優れた構造となっている。さらに活性層３の両脇は、サ
イリスク構造もしくは高抵抗層からなる電流ブロック構
造となっているため、従来構造に比べて、高注入時に活
性層脇を流れる電流は極めて少なくなり、高出力特性が
改善される。図１、図２に示した方法で製作された半導
体レーザの構造を図３、図４に示す。図３（ａ）および
図４（ａ）は、高速応答特性を向上させたメサ構造とな
っているが、メサ構造を形成するためのエッチングは特
に精密な精度が要求されるものではないので、特性の均
一性を阻害するものではない。また、図３（ｂ）および
図４（ｂ）は、活性領域外側のダブルヘテロ構造を残し
た構造であり、メサエッチングが不要になるだけでな
く、電流ブロック構造のターンオンを防止して、高出力
動作の向上を図った構造となっている。
【００１１】
【実施例】請求項１に記載した発明に相当する実施例と
して、図１の製造方法により、図３（ｂ）に示した構造
を製作した結果について述べる。まず、（１００）ｎ型
ＩｎＰ基板１の表面に、ＳｉＯ2 膜２１（層厚１５０ｎ
ｍ）を形成し、幅５μｍ、間隔２μｍの２本のストライ
プ状にパターニングした（図１（ａ））。ストライプ方
向は［０１１］とした。次にＭＯＶＰＥ法により、ｎ型
ＩｎＰクラッド層（キャリア濃度１×１０18ｃｍ-3、層
厚０．５μｍ）、ＩｎＧａＡｓウェル（層厚８ｎｍ、４
層）およびＩｎＧａＡｓＰバリア（１．３μｍ組成、層
厚１０ｎｍ）からなる量子井戸活性層３、ｐ型ＩｎＰク
ラッド層（キャリア濃度７×１０17ｃｍ-3、層厚０．５
μｍ）を選択成長した（図１（ｂ））。続いて、ＳｉＯ
2 膜２１を一旦除去した後、再び全面に形成し、今度は
先に形成されたｐ−ＩｎＰクラッド層の活性領域上のみ
を残すようにパターニングを行った（図１（ｃ））。そ
して、ｐ型ＩｎＰブロック層７（キャリア濃度７×１０
17ｃｍ-3、層厚０．８μｍ）およびｎ型ＩｎＰブロック
層８（キャリア濃度２×１０18ｃｍ-3、層厚０．８μ
ｍ）を選択埋め込み成長した（図１（ｄ））。最後に、
ＳｉＯ2 膜２１を除去した後、全面にｐ型ＩｎＰブロッ
ク層５（キャリア濃度７×１０17ｃｍ-3、層厚１μｍ）
およびｐ型ＩｎＧａＡｓコンタクト層６（キャリア濃度
１×１０19ｃｍ-3、層厚０．３μｍ）を成長した（図１
（ｅ））。結晶成長プロセスは２インチＩｎＰ基板を用
いて行った。
して、図１の製造方法により、図３（ｂ）に示した構造
を製作した結果について述べる。まず、（１００）ｎ型
ＩｎＰ基板１の表面に、ＳｉＯ2 膜２１（層厚１５０ｎ
ｍ）を形成し、幅５μｍ、間隔２μｍの２本のストライ
プ状にパターニングした（図１（ａ））。ストライプ方
向は［０１１］とした。次にＭＯＶＰＥ法により、ｎ型
ＩｎＰクラッド層（キャリア濃度１×１０18ｃｍ-3、層
厚０．５μｍ）、ＩｎＧａＡｓウェル（層厚８ｎｍ、４
層）およびＩｎＧａＡｓＰバリア（１．３μｍ組成、層
厚１０ｎｍ）からなる量子井戸活性層３、ｐ型ＩｎＰク
ラッド層（キャリア濃度７×１０17ｃｍ-3、層厚０．５
μｍ）を選択成長した（図１（ｂ））。続いて、ＳｉＯ
2 膜２１を一旦除去した後、再び全面に形成し、今度は
先に形成されたｐ−ＩｎＰクラッド層の活性領域上のみ
を残すようにパターニングを行った（図１（ｃ））。そ
して、ｐ型ＩｎＰブロック層７（キャリア濃度７×１０
17ｃｍ-3、層厚０．８μｍ）およびｎ型ＩｎＰブロック
層８（キャリア濃度２×１０18ｃｍ-3、層厚０．８μ
ｍ）を選択埋め込み成長した（図１（ｄ））。最後に、
ＳｉＯ2 膜２１を除去した後、全面にｐ型ＩｎＰブロッ
ク層５（キャリア濃度７×１０17ｃｍ-3、層厚１μｍ）
およびｐ型ＩｎＧａＡｓコンタクト層６（キャリア濃度
１×１０19ｃｍ-3、層厚０．３μｍ）を成長した（図１
（ｅ））。結晶成長プロセスは２インチＩｎＰ基板を用
いて行った。
【００１２】こうして３回の結晶成長により形成された
ウエハ表面にｐ側電極３１およびｎ側電極３２を形成し
た（図１（ｆ））。へき開によって共振器長３００μｍ
の半導体レーザとした。切り出した２００個の素子の特
性を測定したところ、発振しきい値電流は平均１８．７
ｍＡ、偏差２．１ｍＡであり、５ｍＷ光出力時の発振波
長は平均１５４７ｎｍ、偏差８．８ｎｍと高い均一性を
示した。また、２５℃連続動作時の最大出力は 、平均
６２ｍＷであり、１００個中７８個が５０ｍＷ以上の光
出力を記録した。一方、従来構造により製作した素子の
最大出力は３８ｍＷであり、本構造によって高出力特性
が改善されたことが確認できた。
ウエハ表面にｐ側電極３１およびｎ側電極３２を形成し
た（図１（ｆ））。へき開によって共振器長３００μｍ
の半導体レーザとした。切り出した２００個の素子の特
性を測定したところ、発振しきい値電流は平均１８．７
ｍＡ、偏差２．１ｍＡであり、５ｍＷ光出力時の発振波
長は平均１５４７ｎｍ、偏差８．８ｎｍと高い均一性を
示した。また、２５℃連続動作時の最大出力は 、平均
６２ｍＷであり、１００個中７８個が５０ｍＷ以上の光
出力を記録した。一方、従来構造により製作した素子の
最大出力は３８ｍＷであり、本構造によって高出力特性
が改善されたことが確認できた。
【００１３】次に請求項２に記載した発明に基づく、図
２の製造方法を用いて、図４（ａ）の半導体レーザを製
作した結果について述べる。先に述べた半導体レーザと
異なるのは、図２（ｄ）の埋め込み成長の過程で、電流
ブロック構造を高抵抗ＩｎＰブロック層９（Ｆｅドー
プ、Ｆｅ濃度１×１０16ｃｍ-3、層厚２μｍ）およびｎ
型ＩｎＰ層（キャリア濃度４×１０18ｃｍ-3、層厚０．
６μｍ）としたことである。また、幅４μｍ、深さ３μ
ｍ、間隔１５μｍの２本のメサ溝２２を形成した。この
素子も２インチウエハから切り出した１００個について
評価を行ったところ、しきい値電流は平均１６．２ｍ
Ａ、偏差２．６ｍＡであり、８５個が３０ｍＷ以上の光
出力を得た。このうち３０個について周波数応答特性を
測定したところ、３０ｍＷ以上の時の帯域として平均１
５ＧＨｚを得た。このように、本素子は高抵抗ブロック
構造を有することから、良好な高周波特性を均一性よく
得ることができた。
２の製造方法を用いて、図４（ａ）の半導体レーザを製
作した結果について述べる。先に述べた半導体レーザと
異なるのは、図２（ｄ）の埋め込み成長の過程で、電流
ブロック構造を高抵抗ＩｎＰブロック層９（Ｆｅドー
プ、Ｆｅ濃度１×１０16ｃｍ-3、層厚２μｍ）およびｎ
型ＩｎＰ層（キャリア濃度４×１０18ｃｍ-3、層厚０．
６μｍ）としたことである。また、幅４μｍ、深さ３μ
ｍ、間隔１５μｍの２本のメサ溝２２を形成した。この
素子も２インチウエハから切り出した１００個について
評価を行ったところ、しきい値電流は平均１６．２ｍ
Ａ、偏差２．６ｍＡであり、８５個が３０ｍＷ以上の光
出力を得た。このうち３０個について周波数応答特性を
測定したところ、３０ｍＷ以上の時の帯域として平均１
５ＧＨｚを得た。このように、本素子は高抵抗ブロック
構造を有することから、良好な高周波特性を均一性よく
得ることができた。
【００１４】
【発明の効果】以上述べたように、本発明の半導体レー
ザ製造方法は、選択的に形成された活性層の両側を電流
ブロック構造で埋め込んだ構造を製作できるため、高出
力特性や高周波特性に優れる半導体レーザを、均一性よ
く量産することが可能となるという特徴を有する。
ザ製造方法は、選択的に形成された活性層の両側を電流
ブロック構造で埋め込んだ構造を製作できるため、高出
力特性や高周波特性に優れる半導体レーザを、均一性よ
く量産することが可能となるという特徴を有する。
【図１】請求項１に記載した半導体レーザの製造方法の
一実施例を示す断面図。
一実施例を示す断面図。
【図２】請求項２に記載した半導体レーザの製造方法の
一実施例を示す断面図。
一実施例を示す断面図。
【図３】図１の方法により製作した半導体レーザの構造
を表す断面図。
を表す断面図。
【図４】図２の方法により製作した半導体レーザの構造
を表す断面図。
を表す断面図。
【図５】従来の半導体レーザの製造方法を表す断面図。
１ ｎ−ＩｎＰ基板 ２ ｎ−ＩｎＰクラッド層 ３ 活性層 ４ ｐ−ＩｎＰクラッド層 ５ ｐ−ＩｎＰクラッド層 ６ ｐ−ＩｎＧａＡｓコンタクト層 ７ ｐ−ＩｎＰブロック層 ８ ｎ−ＩｎＰブロック層 ９ 高抵抗ＩｎＰブロック層 １０ ｎ−ＩｎＰ層 ２１ ＳｉＯ2 膜 ２２ メサ溝 ３１ ｐ側電極 ３２ ｎ側電極
Claims (2)
- 【請求項１】 第１導電型半導体基板上に、ストライプ
状の２本の成長阻止マスクを形成し、前記成長阻止マス
クに挟まれた導波領域に半導体活性層を含むダブルヘテ
ロ構造を選択的に成長する工程を有する半導体レーザの
製造方法において、前記導波領域上面に成長阻止マスク
を形成してその両側に少なくとも第２導電型半導体ブロ
ック層および第１導電型半導体ブロック層を含む半導体
ブロック構造を埋め込み成長する工程と、さらに前記ダ
ブルヘテロ構造および半導体ブロック構造の上に、少な
くとも第２導電型半導体クラッド層を形成する工程とか
らなることを特徴とする半導体レーザの製造方法。 - 【請求項２】 第１導電型半導体基板上に、ストライプ
状の２本の成長阻止マスクを形成し、前記成長阻止マス
クに挟まれた導波領域に半導体活性層を含むダブルヘテ
ロ構造を選択的に成長する工程を有する半導体レーザの
製造方法において、前記導波領域上面に成長阻止マスク
を形成してその両側に少なくとも高抵抗半導体ブロック
層を含む半導体ブロック構造を埋め込み成長する工程
と、さらに前記ダブルヘテロ構造および半導体ブロック
構造の上に、少なくとも第２導電型半導体クラッド層を
形成する工程とからなることを特徴とする半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27659092A JPH06104527A (ja) | 1992-09-21 | 1992-09-21 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27659092A JPH06104527A (ja) | 1992-09-21 | 1992-09-21 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104527A true JPH06104527A (ja) | 1994-04-15 |
Family
ID=17571575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27659092A Pending JPH06104527A (ja) | 1992-09-21 | 1992-09-21 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104527A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236858A (ja) * | 1995-02-24 | 1996-09-13 | Nec Corp | ｐ型基板埋め込み型半導体レーザ及びその製造方法 |
| JPH08250809A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 光半導体素子及びその製造方法 |
| US6134368A (en) * | 1996-08-30 | 2000-10-17 | Nec Corporation | Optical semiconductor device with a current blocking structure and method for making the same |
| US6498076B1 (en) | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
-
1992
- 1992-09-21 JP JP27659092A patent/JPH06104527A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236858A (ja) * | 1995-02-24 | 1996-09-13 | Nec Corp | ｐ型基板埋め込み型半導体レーザ及びその製造方法 |
| JPH08250809A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 光半導体素子及びその製造方法 |
| US6134368A (en) * | 1996-08-30 | 2000-10-17 | Nec Corporation | Optical semiconductor device with a current blocking structure and method for making the same |
| US6498076B1 (en) | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JPH09331110A (ja) | 光半導体装置、および光半導体装置の製造方法 | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| US4791647A (en) | Semiconductor laser | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JP2001044566A (ja) | 半導体レーザおよびその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP7588722B2 (ja) | 半導体光素子 | |
| JP2001326423A (ja) | 半導体光素子及びその製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH10303499A (ja) | 半導体レーザ及びその製造方法 | |
| JPH05235477A (ja) | 光半導体素子の製造方法 | |
| JPS6124839B2 (ja) | ||
| JPS5914912B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0983077A (ja) | 半導体光装置 | |
| JPS641072B2 (ja) | ||
| JP2003086899A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS6292385A (ja) | 半導体レ−ザ | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH05175599A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0433387A (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990209 |