JPH1070130A - 交流磁場を用いた導電性薄膜の熱処理方法 - Google Patents
交流磁場を用いた導電性薄膜の熱処理方法Info
- Publication number
- JPH1070130A JPH1070130A JP8224117A JP22411796A JPH1070130A JP H1070130 A JPH1070130 A JP H1070130A JP 8224117 A JP8224117 A JP 8224117A JP 22411796 A JP22411796 A JP 22411796A JP H1070130 A JPH1070130 A JP H1070130A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive thin
- film
- magnetic field
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 239000010408 film Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 40
- 239000011521 glass Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 20
- 239000010410 layer Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000003574 free electron Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000035699 permeability Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000006698 induction Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LZIAMMQBHJIZAG-UHFFFAOYSA-N 2-[di(propan-2-yl)amino]ethyl carbamimidothioate Chemical compound CC(C)N(C(C)C)CCSC(N)=N LZIAMMQBHJIZAG-UHFFFAOYSA-N 0.000 description 1
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004469 SiHx Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007716 flux method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- -1 iron group compound Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Control Of Temperature (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 導電性薄膜を短時間低コストで均一に再現性
よく熱処理すること。 【解決手段】 絶縁基板及び絶縁基板17上に成膜され
ている比抵抗1010Ωcm以下のa−Si等の半導体に
分類される導電性薄膜1に対して、導電性薄膜1の表面
に垂直な交流磁場15を周波数f≧1Hz、磁界の強さ
H≧1V/cmの条件で印加し、導電性薄膜中に発生す
る誘導電流16により、絶縁体と半導体との積層体であ
っても、半導体だけが選択的に誘導加熱されるようにす
る。
よく熱処理すること。 【解決手段】 絶縁基板及び絶縁基板17上に成膜され
ている比抵抗1010Ωcm以下のa−Si等の半導体に
分類される導電性薄膜1に対して、導電性薄膜1の表面
に垂直な交流磁場15を周波数f≧1Hz、磁界の強さ
H≧1V/cmの条件で印加し、導電性薄膜中に発生す
る誘導電流16により、絶縁体と半導体との積層体であ
っても、半導体だけが選択的に誘導加熱されるようにす
る。
Description
【0001】
【発明の属する技術分野】本発明は、物質の熱処理に関
するものである。
するものである。
【0002】
【従来の技術】最初に、従来の半導体回路の熱処理方法
を説明するためにメモリの工程図を下記に示すことにす
る。図8はDINOR型のフラッシュメモリの断面工程
図である。図8aに示すように、比抵抗30ΩcmのS
iウェハ面の導電性薄膜1は、素子側に素子間を分離す
るための局所酸化膜2を有している。
を説明するためにメモリの工程図を下記に示すことにす
る。図8はDINOR型のフラッシュメモリの断面工程
図である。図8aに示すように、比抵抗30ΩcmのS
iウェハ面の導電性薄膜1は、素子側に素子間を分離す
るための局所酸化膜2を有している。
【0003】また、導電性薄膜1の上には、酸化シリコ
ン製の下絶縁膜3、イオン注入後にアニールされた多結
晶シリコン製の浮遊ゲート4及び窒化シリコン製の上絶
縁膜5が順次堆積されている。そして上絶縁膜5は、そ
の上に不純物が極めて少ない多結晶シリコン製の高抵抗
層6を載せている。
ン製の下絶縁膜3、イオン注入後にアニールされた多結
晶シリコン製の浮遊ゲート4及び窒化シリコン製の上絶
縁膜5が順次堆積されている。そして上絶縁膜5は、そ
の上に不純物が極めて少ない多結晶シリコン製の高抵抗
層6を載せている。
【0004】この状態で、フラッシュメモリの制御ゲー
ト、ソースまたはドレインを形成するため、図8aのよ
うにこの導電性薄膜1の表面に垂直な方向からイオン7
を注入する。すると、図8bに示すように、高抵抗膜6
や導電性薄膜1の表面にイオンの濃度が相対的に高い注
入膜8が形成される。
ト、ソースまたはドレインを形成するため、図8aのよ
うにこの導電性薄膜1の表面に垂直な方向からイオン7
を注入する。すると、図8bに示すように、高抵抗膜6
や導電性薄膜1の表面にイオンの濃度が相対的に高い注
入膜8が形成される。
【0005】注入膜8はイオンが活性化されておらず、
そのままでは、抵抗が高いのでキセノンランプ等からの
光9によって加熱される。光によってイオンは活性化さ
れると同時に拡散するので、図8cに示されるように上
絶縁膜5上に制御ゲート10が、また、導電性薄膜1上
にソースまたはドレインとなる低抵抗膜11がそれぞれ
出来る。
そのままでは、抵抗が高いのでキセノンランプ等からの
光9によって加熱される。光によってイオンは活性化さ
れると同時に拡散するので、図8cに示されるように上
絶縁膜5上に制御ゲート10が、また、導電性薄膜1上
にソースまたはドレインとなる低抵抗膜11がそれぞれ
出来る。
【0006】続いて、このフラッシュメモリの間を接続
するため、副ビット線を設ける。図8dに示すように、
絶縁膜にコンタクトホールを開けて、下層が多結晶シリ
コン、上層がアルミニウムからなる副ビット線12を低
抵抗膜11上に形成する。また、副ビット線12上に新
たな絶縁膜を堆積後、アルミニウム製のワード線13を
配置する。
するため、副ビット線を設ける。図8dに示すように、
絶縁膜にコンタクトホールを開けて、下層が多結晶シリ
コン、上層がアルミニウムからなる副ビット線12を低
抵抗膜11上に形成する。また、副ビット線12上に新
たな絶縁膜を堆積後、アルミニウム製のワード線13を
配置する。
【0007】さらに、ワード線13と交差する主ビット
線14を、絶縁膜を挟んでワード線上方に設ける。図8
aと図8cとの比較により、従来の熱処理方法では、各
導電性薄膜のアニール工程が膜毎に行われていることが
分かる。そうする訳は、図8bで行われる熱処理工程の
到達温度が表面からの深さにより異なるためである。
線14を、絶縁膜を挟んでワード線上方に設ける。図8
aと図8cとの比較により、従来の熱処理方法では、各
導電性薄膜のアニール工程が膜毎に行われていることが
分かる。そうする訳は、図8bで行われる熱処理工程の
到達温度が表面からの深さにより異なるためである。
【0008】このため、複数層を一度に加熱すると、1
層毎の歩留が99%であっても4層の歩留は(0.9
9)4=96%よりさらに下がってしまう。ここで、従
来、薄膜を熱処理する為の方法としては、一般的に次の
三つの方法が知られている。 (a)電気炉 (b)ランプアニール (c)レーザーアニール
層毎の歩留が99%であっても4層の歩留は(0.9
9)4=96%よりさらに下がってしまう。ここで、従
来、薄膜を熱処理する為の方法としては、一般的に次の
三つの方法が知られている。 (a)電気炉 (b)ランプアニール (c)レーザーアニール
【0009】
【発明が解決しようとする課題】ところが、(a)の熱
処理方法は、炉全体を加熱することから、炉の温度の安
定のために長い時間がかかったり、加熱された炉から物
体へ好ましくない不純物が拡散する場合がある。また、
(b)の熱処理方法は、膜厚によって光の透過率が大き
く変動するため、物体が所定の温度にならない場合があ
る。
処理方法は、炉全体を加熱することから、炉の温度の安
定のために長い時間がかかったり、加熱された炉から物
体へ好ましくない不純物が拡散する場合がある。また、
(b)の熱処理方法は、膜厚によって光の透過率が大き
く変動するため、物体が所定の温度にならない場合があ
る。
【0010】さらに、(c)の熱処理方法は、多数の数
十μmの平面パターン上を数十cmの走査を行うため、
再現性に問題が生じる場合がある上、長い処理時間と高
い費用とが必要となる。この発明の目的は、前述した事
情に鑑みてなされてものであり、好ましくない影響を及
ぼすことなく、対象物体、特に導電性薄膜を短時間低コ
ストで均一に再現性良く熱処理することである。
十μmの平面パターン上を数十cmの走査を行うため、
再現性に問題が生じる場合がある上、長い処理時間と高
い費用とが必要となる。この発明の目的は、前述した事
情に鑑みてなされてものであり、好ましくない影響を及
ぼすことなく、対象物体、特に導電性薄膜を短時間低コ
ストで均一に再現性良く熱処理することである。
【0011】
【課題を解決するための手段】本発明の熱処理方法は、
交流磁場を印加することにより導電性薄膜を加熱するこ
とを特徴とする。また、本発明の熱処理方法は、導電性
薄膜を支持する基板として絶縁基板を用いることを特徴
とする。
交流磁場を印加することにより導電性薄膜を加熱するこ
とを特徴とする。また、本発明の熱処理方法は、導電性
薄膜を支持する基板として絶縁基板を用いることを特徴
とする。
【0012】さらに、本発明の熱処理方法は、導電性薄
膜としてイオンドーピング処理を施した半導体膜を用い
ることを特徴とする。あるいは、本発明の熱処理方法
は、半導体膜としてa−Si薄膜を用い、a−Si薄膜
のp−Si化に用いることを特徴とする。そして、本発
明の熱処理方法は、絶縁基板としてガラス基板を用いる
ことを特徴とする。
膜としてイオンドーピング処理を施した半導体膜を用い
ることを特徴とする。あるいは、本発明の熱処理方法
は、半導体膜としてa−Si薄膜を用い、a−Si薄膜
のp−Si化に用いることを特徴とする。そして、本発
明の熱処理方法は、絶縁基板としてガラス基板を用いる
ことを特徴とする。
【0013】本発明の熱処理方法は、電磁誘導による導
電性薄膜の加熱を用いているが、外部から印加される交
流磁場Hと交流磁場によって発生する誘導電流が導電性
薄膜に侵入する深さδと侵入した誘導電流によって発生
する発熱量Pとの間に以下の関係が成立する。 δ=√2/m=√2/√(ω・μrμ0/ρ) =√(2ρ)/√(2πf・μr・4π×10-7)[m] =√102 ρ/{2π√(10-7f・μr)[cm] =(1/2π)・(1/√10-9)・√{ρ/(f・μr)}[cm] =1.59×102√{ρ/(f・μr)}[cm] ただし、ρは導電性薄膜の比抵抗[Ωcm]、fは交流
磁場の周波数[Hz]、μrは導電性薄膜の比透磁率
[−]である。
電性薄膜の加熱を用いているが、外部から印加される交
流磁場Hと交流磁場によって発生する誘導電流が導電性
薄膜に侵入する深さδと侵入した誘導電流によって発生
する発熱量Pとの間に以下の関係が成立する。 δ=√2/m=√2/√(ω・μrμ0/ρ) =√(2ρ)/√(2πf・μr・4π×10-7)[m] =√102 ρ/{2π√(10-7f・μr)[cm] =(1/2π)・(1/√10-9)・√{ρ/(f・μr)}[cm] =1.59×102√{ρ/(f・μr)}[cm] ただし、ρは導電性薄膜の比抵抗[Ωcm]、fは交流
磁場の周波数[Hz]、μrは導電性薄膜の比透磁率
[−]である。
【0014】例えば、Fe96−Si4(wt%)の珪
素鋼の場合、常温においての比抵抗率ρ=60×10-6
Ωcm、交流磁場の周波数50Hz、比透磁率μr=7
000から、 深さδは、δ=1.59×102・√{60×10-6/(50×7000)} =0.0658cmとなる。
素鋼の場合、常温においての比抵抗率ρ=60×10-6
Ωcm、交流磁場の周波数50Hz、比透磁率μr=7
000から、 深さδは、δ=1.59×102・√{60×10-6/(50×7000)} =0.0658cmとなる。
【0015】また、発熱量Pは以下の式で表される。 P=f(a/δ)・H2・(ρ/δ)[W・cm-2] ただし、aは導電性薄膜の厚さ[cm]、Hは磁場の強
さ[V/cm]、f(a/δ)はa/δが大きくなると
1に収束し、a/δが0に近付くと0になる関数であ
る。
さ[V/cm]、f(a/δ)はa/δが大きくなると
1に収束し、a/δが0に近付くと0になる関数であ
る。
【0016】f(a/δ)=((sinh(a/δ)−
sin(a/δ))/(cosh(a/δ)+cos
(a/δ))+j(sinh(a/δ)+sin(a/
δ))/(cosh(a/δ)+cos(a/δ))) 上の式から見ると抵抗率ρと発熱量Pとの関係は不明で
あるが、磁場によって導電性薄膜中の自由電子が磁力線
回りに束縛されることが前提であるから加熱される対象
物は半導体以上の導電性を持っていることが必要であ
る。
sin(a/δ))/(cosh(a/δ)+cos
(a/δ))+j(sinh(a/δ)+sin(a/
δ))/(cosh(a/δ)+cos(a/δ))) 上の式から見ると抵抗率ρと発熱量Pとの関係は不明で
あるが、磁場によって導電性薄膜中の自由電子が磁力線
回りに束縛されることが前提であるから加熱される対象
物は半導体以上の導電性を持っていることが必要であ
る。
【0017】定量的には、a−Siのように比透磁率が
1に近くても、比抵抗が1010Ωcm以下であることが
望ましい。このように、常圧下で導電性薄膜を貫く交流
磁場に、自由電子が巻きつく際に発生する熱量によって
導電性薄膜が加熱される。また、絶縁基板に自由電子は
無いので、導電性薄膜だけが交流磁場により加熱され
る。
1に近くても、比抵抗が1010Ωcm以下であることが
望ましい。このように、常圧下で導電性薄膜を貫く交流
磁場に、自由電子が巻きつく際に発生する熱量によって
導電性薄膜が加熱される。また、絶縁基板に自由電子は
無いので、導電性薄膜だけが交流磁場により加熱され
る。
【0018】さらに、イオンにより非晶質化された導電
性薄膜が誘導加熱されるので、イオンの偏析が少なく、
誘導加熱後の導電性薄膜の抵抗が小さくなる。あるい
は、抵抗の低いp−Si(多結晶シリコン)の代わり
に、より結晶性の低いa−Si(非晶質シリコン)を使
うことで加熱時の結晶成長が等方性になる。
性薄膜が誘導加熱されるので、イオンの偏析が少なく、
誘導加熱後の導電性薄膜の抵抗が小さくなる。あるい
は、抵抗の低いp−Si(多結晶シリコン)の代わり
に、より結晶性の低いa−Si(非晶質シリコン)を使
うことで加熱時の結晶成長が等方性になる。
【0019】そして、ガラス基板を用いることで、安価
でかつ加熱されない支持体が用いられる。以上のような
構成によれば、導電性薄膜に悪影響を及ぼすことなく、
短時間かつ低コストで、再現性良く導電性薄膜が熱処理
される。
でかつ加熱されない支持体が用いられる。以上のような
構成によれば、導電性薄膜に悪影響を及ぼすことなく、
短時間かつ低コストで、再現性良く導電性薄膜が熱処理
される。
【0020】
【発明の実施の形態】本発明の実施形態を図1乃至図7
に基づいて説明する。図1は交流磁場を用いた導電性薄
膜の熱処理方法の原理図である。図1において、1は液
晶表示装置に用いられる薄膜トランジスタの動作層とな
るa−Si製の導電性薄膜、15は導電性薄膜1に印加
される交流磁場、16は交流磁場に巻きつく自由電子に
よって生じる誘導電流、17は比抵抗が1014Ω・cm
以上の絶縁性の高いガラス製の絶縁基板である。
に基づいて説明する。図1は交流磁場を用いた導電性薄
膜の熱処理方法の原理図である。図1において、1は液
晶表示装置に用いられる薄膜トランジスタの動作層とな
るa−Si製の導電性薄膜、15は導電性薄膜1に印加
される交流磁場、16は交流磁場に巻きつく自由電子に
よって生じる誘導電流、17は比抵抗が1014Ω・cm
以上の絶縁性の高いガラス製の絶縁基板である。
【0021】a−Siはオフ時の比抵抗1010Ωcm、
オン時の比抵抗50Ωcmの半導体である(野々村修
一:応用物理 vol64,p1013,(1995
年))。図1に図示するように、周波数f=1〜100
0[Hz]、磁場の強さH=1[V/cm]の交流磁場
15を比透磁率が1でオフ時の比抵抗1010Ωcmのa
−Si製の導電性薄膜1に印加すると、導電性薄膜1中
に誘導電流16が発生する。
オン時の比抵抗50Ωcmの半導体である(野々村修
一:応用物理 vol64,p1013,(1995
年))。図1に図示するように、周波数f=1〜100
0[Hz]、磁場の強さH=1[V/cm]の交流磁場
15を比透磁率が1でオフ時の比抵抗1010Ωcmのa
−Si製の導電性薄膜1に印加すると、導電性薄膜1中
に誘導電流16が発生する。
【0022】一方、絶縁基板17には、自由電子が無い
ため、誘導電流が発生しない。このため、比抵抗1010
Ωcm以下でかつ自由電子を含む導電性薄膜だけが、交
流磁場によって、選択的に加熱される。従って、絶縁基
板に石英と比べて安価で低融点のガラス基板を用いるこ
とができる。
ため、誘導電流が発生しない。このため、比抵抗1010
Ωcm以下でかつ自由電子を含む導電性薄膜だけが、交
流磁場によって、選択的に加熱される。従って、絶縁基
板に石英と比べて安価で低融点のガラス基板を用いるこ
とができる。
【0023】先のa−Siの場合、交流磁場の周波数f
=1[Hz]で、誘導電流が表面から侵入する深さδと
発熱量Pはそれぞれδ=5.03×107[cm]、P
=1.95×10-9[W・cm-2]となる。同様に磁場
の周波数を上げると、交流磁場の周波数f=1000
[Hz]で、深さδと発熱量Pはそれぞれδ=5.03
×105[cm]、P=1.95×10-7[W・c
m-2]となる。
=1[Hz]で、誘導電流が表面から侵入する深さδと
発熱量Pはそれぞれδ=5.03×107[cm]、P
=1.95×10-9[W・cm-2]となる。同様に磁場
の周波数を上げると、交流磁場の周波数f=1000
[Hz]で、深さδと発熱量Pはそれぞれδ=5.03
×105[cm]、P=1.95×10-7[W・c
m-2]となる。
【0024】上の数値から、a−Si製の半導体素子
は、鉄の0.066cmの深さに比べて、1×105c
mの深さとなって交流磁場の貫通が容易であり、交流磁
場の周波数を1Hzから1000Hzに大きくすると1
0-9W・cm-2から10-7W・cm-2へと発熱量が大き
くなる一方、侵入する深さが107cmから105cmへ
とやや小さくなるが半導体回路の加熱に支障が無いこと
が分かる。
は、鉄の0.066cmの深さに比べて、1×105c
mの深さとなって交流磁場の貫通が容易であり、交流磁
場の周波数を1Hzから1000Hzに大きくすると1
0-9W・cm-2から10-7W・cm-2へと発熱量が大き
くなる一方、侵入する深さが107cmから105cmへ
とやや小さくなるが半導体回路の加熱に支障が無いこと
が分かる。
【0025】一般に誘導加熱に用いられる鉄(Fe)と
交流磁場の相互作用は非常に強く、交流磁場の周波数を
上げると表面だけが加熱される表皮効果が生じて複数層
を処理することは困難であるが、本実施形態のように比
透磁率が1に近く、比抵抗1010Ωcm以下の半導体で
は複数層をたやすく処理することができる。図2は上下
に導電性薄膜が重なった基板の斜視図である。
交流磁場の相互作用は非常に強く、交流磁場の周波数を
上げると表面だけが加熱される表皮効果が生じて複数層
を処理することは困難であるが、本実施形態のように比
透磁率が1に近く、比抵抗1010Ωcm以下の半導体で
は複数層をたやすく処理することができる。図2は上下
に導電性薄膜が重なった基板の斜視図である。
【0026】図2に示すように、厚さ1mmのホウ珪酸
ガラス製の絶縁基板17の全面を厚さ1000Åの結晶
性に乏しいa−Si18が覆っており、a−Siの一部
を覆うように厚さ1000Åの酸化シリコン製の絶縁膜
19が形成されている。また、図2で、n+a−Si2
0は、Pなどのn型不純物をa−Siに1020cm-3程
度ドープしたアモルファスシリコンである。
ガラス製の絶縁基板17の全面を厚さ1000Åの結晶
性に乏しいa−Si18が覆っており、a−Siの一部
を覆うように厚さ1000Åの酸化シリコン製の絶縁膜
19が形成されている。また、図2で、n+a−Si2
0は、Pなどのn型不純物をa−Siに1020cm-3程
度ドープしたアモルファスシリコンである。
【0027】先の絶縁膜上に、厚さ1000Åの複数の
n+a−Si20が点在している。図2のa−Si18
は、プラズマCVD等により成膜されたシリコン膜を質
量分離せずにシラン(SiHx(0≦x≦4))のイオ
ン流を注入するいわゆるイオンドーピング処理によって
成膜後に比べて一層、非晶質化したものである。一方、
n+a−Si20は、成膜されたシリコン膜をホスフィ
ン(PHx(0≦x≦3))のイオンドーピングによっ
て膜中のイオン濃度と非晶質性を高めたものである。
n+a−Si20が点在している。図2のa−Si18
は、プラズマCVD等により成膜されたシリコン膜を質
量分離せずにシラン(SiHx(0≦x≦4))のイオ
ン流を注入するいわゆるイオンドーピング処理によって
成膜後に比べて一層、非晶質化したものである。一方、
n+a−Si20は、成膜されたシリコン膜をホスフィ
ン(PHx(0≦x≦3))のイオンドーピングによっ
て膜中のイオン濃度と非晶質性を高めたものである。
【0028】図2の積層膜構成に対して周波数1000
Hz、磁場の強さ1V/cmの交流磁場15を印加して
誘導加熱する。この場合、比抵抗1010Ωcmのa−S
i18と比抵抗10Ωcmのn+a−Si20の誘導電
流が導電性薄膜へ侵入する深さδは、それぞれ5.03
×10 5cm、1.59×101cmと異なるが、交流磁
場の透過性に問題は発生せず、a−Si18及びn+a
−Si20は同等の磁場が印加される。
Hz、磁場の強さ1V/cmの交流磁場15を印加して
誘導加熱する。この場合、比抵抗1010Ωcmのa−S
i18と比抵抗10Ωcmのn+a−Si20の誘導電
流が導電性薄膜へ侵入する深さδは、それぞれ5.03
×10 5cm、1.59×101cmと異なるが、交流磁
場の透過性に問題は発生せず、a−Si18及びn+a
−Si20は同等の磁場が印加される。
【0029】抵抗値の大きな差に係わらず、発熱量は、
a−Si18とn+a−Si20について、それぞれ、
1.95×10-7Wcm-2、1.94×10-7Wcm-2
と自由電子の数が変わらないと仮定すると同等になる。
実際は、下地となる絶縁基板と導電性薄膜の間に置かれ
た絶縁膜が加熱されないで、n+a−Si20がa−S
i18より早く加熱される。
a−Si18とn+a−Si20について、それぞれ、
1.95×10-7Wcm-2、1.94×10-7Wcm-2
と自由電子の数が変わらないと仮定すると同等になる。
実際は、下地となる絶縁基板と導電性薄膜の間に置かれ
た絶縁膜が加熱されないで、n+a−Si20がa−S
i18より早く加熱される。
【0030】従来の熱処理方法と異なる点は、n+a−
Si20と重なった部分のa−Si18が、表面からの
距離や何層目に有るかによらず、他の部分のa−Siと
同様に加熱されることである。図2の熱処理方法は平坦
な膜に対しての加熱であったが、膜は必ずしも平坦であ
る必要は無い。
Si20と重なった部分のa−Si18が、表面からの
距離や何層目に有るかによらず、他の部分のa−Siと
同様に加熱されることである。図2の熱処理方法は平坦
な膜に対しての加熱であったが、膜は必ずしも平坦であ
る必要は無い。
【0031】図3は段差部に導電性薄膜が重なった基板
の斜視図である。図3に示すように、ガラス製の絶縁基
板17上にわずかにn型の、a−Si18が積層されて
いる。a−Si18上にダイオードを形成するようにボ
ラン(BHx(0≦x≦3))のイオンドーピングによ
ってp+a−Si21が、また、プラズマCVDにより
酸化シリコン製の絶縁膜19が作製されている。
の斜視図である。図3に示すように、ガラス製の絶縁基
板17上にわずかにn型の、a−Si18が積層されて
いる。a−Si18上にダイオードを形成するようにボ
ラン(BHx(0≦x≦3))のイオンドーピングによ
ってp+a−Si21が、また、プラズマCVDにより
酸化シリコン製の絶縁膜19が作製されている。
【0032】絶縁膜19上の平面及びa−Siとの段差
部には、n+a−Si20が堆積されている。図3の構
成の基板に交流磁場15を印加すると、半導体への交流
磁場の侵入する深さが大きく、比抵抗への発熱量に依存
性が少ない状態で、平坦部と段差部との立体的差、およ
びp型とn型の導電型の差異に無関係に加熱される。
部には、n+a−Si20が堆積されている。図3の構
成の基板に交流磁場15を印加すると、半導体への交流
磁場の侵入する深さが大きく、比抵抗への発熱量に依存
性が少ない状態で、平坦部と段差部との立体的差、およ
びp型とn型の導電型の差異に無関係に加熱される。
【0033】このため、本実施形態の熱処理方法は一度
にp型及びn型の半導体膜を含む例えば、CMOSの加
熱ができ、半導体装置の工程時間を短くすることができ
る。図4はフラッシュメモリを交流磁場により熱処理す
る工程図である。図4aに示すように、絶縁基板17上
のa−Si製の導電性薄膜1の表面にイオンドーピング
によって注入膜8が形成されている。
にp型及びn型の半導体膜を含む例えば、CMOSの加
熱ができ、半導体装置の工程時間を短くすることができ
る。図4はフラッシュメモリを交流磁場により熱処理す
る工程図である。図4aに示すように、絶縁基板17上
のa−Si製の導電性薄膜1の表面にイオンドーピング
によって注入膜8が形成されている。
【0034】また、注入膜8が形成されていない導電性
薄膜1上に、順番に下絶縁膜3、高抵抗膜6、注入膜
8、上絶縁膜5、高抵抗膜6、注入膜8が積層してい
る。従来、注入膜は、注入毎にアニールしていたが、本
実施形態では、同時にアニールできるので注入後の2層
構成のままである。導電性薄膜1上を絶縁膜で覆った
後、コンタクトホールを形成し、最上層に導電性薄膜1
に接続される高抵抗膜6を積層する。
薄膜1上に、順番に下絶縁膜3、高抵抗膜6、注入膜
8、上絶縁膜5、高抵抗膜6、注入膜8が積層してい
る。従来、注入膜は、注入毎にアニールしていたが、本
実施形態では、同時にアニールできるので注入後の2層
構成のままである。導電性薄膜1上を絶縁膜で覆った
後、コンタクトホールを形成し、最上層に導電性薄膜1
に接続される高抵抗膜6を積層する。
【0035】最上層の高抵抗膜6に多様なイオン形態か
らなるイオン7をイオンドーピングする。すると、図4
bに示すように最上層の高抵抗膜6の表面に注入膜8が
形成される。この状態の半導体素子に交流磁場15を印
加する。
らなるイオン7をイオンドーピングする。すると、図4
bに示すように最上層の高抵抗膜6の表面に注入膜8が
形成される。この状態の半導体素子に交流磁場15を印
加する。
【0036】交流磁場の印加によって、図4cに示すよ
うに半導体素子の表面側から副ビット線12、制御ゲー
ト10、浮遊ゲート4、低抵抗膜11が一度に形成され
る。尚、導電性薄膜1の下地が絶縁基板17の場合、素
子間の分離が良くなるので局所酸化膜2は必ずしも必要
ない。図5は、交流磁場を用いた導電性薄膜の熱処理方
法を適用した場合の液晶表示装置の製造工程図である。
うに半導体素子の表面側から副ビット線12、制御ゲー
ト10、浮遊ゲート4、低抵抗膜11が一度に形成され
る。尚、導電性薄膜1の下地が絶縁基板17の場合、素
子間の分離が良くなるので局所酸化膜2は必ずしも必要
ない。図5は、交流磁場を用いた導電性薄膜の熱処理方
法を適用した場合の液晶表示装置の製造工程図である。
【0037】図5aに示すように、ガラス基板等の透明
な絶縁基板17上の中央部に、多数の点在するa−Si
18と、また、絶縁基板17上の周辺部に、互いに長軸
が直交するa−Si18とが形成されている。さらに、
同図aで、周辺部のa−Si18上に絶縁膜を隔てて、
a−Siにイオンドーピングによりイオンを注入した多
数の注入膜8が作製されている。
な絶縁基板17上の中央部に、多数の点在するa−Si
18と、また、絶縁基板17上の周辺部に、互いに長軸
が直交するa−Si18とが形成されている。さらに、
同図aで、周辺部のa−Si18上に絶縁膜を隔てて、
a−Siにイオンドーピングによりイオンを注入した多
数の注入膜8が作製されている。
【0038】また、絶縁基板の周辺部のa−Si18か
ら横方向に境界の段差を経て、絶縁基板の中央部のa−
Si18上に絶縁膜を介して重畳するように細長い注入
膜22が形成されている。このような構成の基板に、基
板に垂直な方向から交流磁場を印加する。すると、図5
bに示すように、交流磁場により、a−Siは加熱され
て相対的に移動度の高い多結晶Si23となる一方、注
入膜は、内部に含まれるイオンが活性化されて、低抵抗
膜11となる。
ら横方向に境界の段差を経て、絶縁基板の中央部のa−
Si18上に絶縁膜を介して重畳するように細長い注入
膜22が形成されている。このような構成の基板に、基
板に垂直な方向から交流磁場を印加する。すると、図5
bに示すように、交流磁場により、a−Siは加熱され
て相対的に移動度の高い多結晶Si23となる一方、注
入膜は、内部に含まれるイオンが活性化されて、低抵抗
膜11となる。
【0039】そして、同時に絶縁基板の中央部に点在す
るa−Si膜上に重畳する細長い注入膜は加熱されて、
薄膜トランジスタのオンオフを制御するゲート線24と
なる。続いて、図5cに図示するように、ゲート線と接
触しないように層間絶縁膜を設けた後、Al製の配線2
5と透明なITO製の表示電極26を設ければ液晶表示
装置のTFT基板が作製される。
るa−Si膜上に重畳する細長い注入膜は加熱されて、
薄膜トランジスタのオンオフを制御するゲート線24と
なる。続いて、図5cに図示するように、ゲート線と接
触しないように層間絶縁膜を設けた後、Al製の配線2
5と透明なITO製の表示電極26を設ければ液晶表示
装置のTFT基板が作製される。
【0040】通常は、さらにポリイミド製の配向膜に堆
積した後、液晶を対向基板とTFT基板との間に封入す
れば液晶表示装置が完成する。図6は導電性薄膜への交
流磁場の掛け方を示した断面図である。図6に示すよう
に、図の左から右に移動する導電性薄膜1を載せた絶縁
基板17に対して上下方向から交流磁場15が通ってい
く。
積した後、液晶を対向基板とTFT基板との間に封入す
れば液晶表示装置が完成する。図6は導電性薄膜への交
流磁場の掛け方を示した断面図である。図6に示すよう
に、図の左から右に移動する導電性薄膜1を載せた絶縁
基板17に対して上下方向から交流磁場15が通ってい
く。
【0041】交流磁場は、コイル27中を流れる電流の
方向を周期的に逆方向にすることで発生させる。コイル
27間に発生した磁力線は、比透磁率の高い鉄族の化合
物の板を積層した積層鉄心28内を主として通過してい
く。このように、導電性薄膜の平面に垂直に磁束を通す
方式を一般に横軸磁束方式(Transverse f
lux heating)という。
方向を周期的に逆方向にすることで発生させる。コイル
27間に発生した磁力線は、比透磁率の高い鉄族の化合
物の板を積層した積層鉄心28内を主として通過してい
く。このように、導電性薄膜の平面に垂直に磁束を通す
方式を一般に横軸磁束方式(Transverse f
lux heating)という。
【0042】a−Siやp−Siは可視光部に吸収波長
を持ち、光により自由電子が増える性質があるので、対
向する積層鉄心の表面を鏡面加工して側面から導電性薄
膜に光を照射する方がより望ましい。図7に交流磁場を
用いた熱処理方法の時間と場所とに対する特性図を示
す。図7に図示するように、本実施形態によれば、従来
例におけるランプアニールの高速性とレーザアニールの
選択性とを共に兼ね備えた熱処理が可能になる。
を持ち、光により自由電子が増える性質があるので、対
向する積層鉄心の表面を鏡面加工して側面から導電性薄
膜に光を照射する方がより望ましい。図7に交流磁場を
用いた熱処理方法の時間と場所とに対する特性図を示
す。図7に図示するように、本実施形態によれば、従来
例におけるランプアニールの高速性とレーザアニールの
選択性とを共に兼ね備えた熱処理が可能になる。
【0043】
【発明の効果】以上に説明したように、交流磁場で導電
性薄膜を加熱する熱処理方法によれば、汚染や溶融によ
る変形など導電性薄膜に悪影響を及ぼすことなく、短時
間かつ低コストで、再現性良く処理できる。また、交流
磁場中に導電性薄膜を支持する基板として絶縁基板を用
いるから、絶縁基板が加熱されず、低融点の材料を用い
ることができる。
性薄膜を加熱する熱処理方法によれば、汚染や溶融によ
る変形など導電性薄膜に悪影響を及ぼすことなく、短時
間かつ低コストで、再現性良く処理できる。また、交流
磁場中に導電性薄膜を支持する基板として絶縁基板を用
いるから、絶縁基板が加熱されず、低融点の材料を用い
ることができる。
【0044】さらに、導電性薄膜としてイオンドーピン
グ処理を施したSi薄膜を用いるから、質量の相違によ
る様々の注入深さにより表面から深いところまで薄膜の
結晶性が失われ結晶粒界が消失して、結晶粒界への不純
物の偏析が進まず、加えて色々なエネルギー準位の不純
物が存在し、単結晶の場合に比較してエネルギーギャッ
プが小さくなる場合が生じるので、不純物の活性化が容
易にできる。
グ処理を施したSi薄膜を用いるから、質量の相違によ
る様々の注入深さにより表面から深いところまで薄膜の
結晶性が失われ結晶粒界が消失して、結晶粒界への不純
物の偏析が進まず、加えて色々なエネルギー準位の不純
物が存在し、単結晶の場合に比較してエネルギーギャッ
プが小さくなる場合が生じるので、不純物の活性化が容
易にできる。
【0045】そして、Si薄膜としてa−Si薄膜を用
い、a−Si薄膜のp−Si化に用いるから、結晶性に
乏しく特定方向への結晶成長が発達しないので、より平
坦な固層成長ができる。それから、絶縁基板としてガラ
ス基板を用いるから、安価な材料を用いることができ
る。
い、a−Si薄膜のp−Si化に用いるから、結晶性に
乏しく特定方向への結晶成長が発達しないので、より平
坦な固層成長ができる。それから、絶縁基板としてガラ
ス基板を用いるから、安価な材料を用いることができ
る。
【図1】本発明の交流磁場を用いた導電性薄膜の熱処理
方法の斜視図である。
方法の斜視図である。
【図2】本発明の交流磁場を用いた積層した導電性薄膜
の熱処理方法の斜視図である。
の熱処理方法の斜視図である。
【図3】本発明の交流磁場を用いた屈曲した導電性薄膜
の熱処理方法の斜視図である。
の熱処理方法の斜視図である。
【図4】本発明の交流磁場を用いたフラッシュメモリの
加熱工程図である。
加熱工程図である。
【図5】本発明の交流磁場を用いた液晶表示装置の加熱
工程図である。
工程図である。
【図6】本発明の交流磁場を発生させる装置断面図であ
る。
る。
【図7】本発明の交流磁場を用いた熱処理方法の特徴図
である。
である。
【図8】従来の熱処理方法によるフラッシュメモリの加
熱工程図である。
熱工程図である。
1 導電性薄膜 2 局所酸化膜 3 下絶縁膜 4 浮遊ゲート 5 上絶縁膜 6 高抵抗膜 7 イオン 8 注入膜 9 光 10 制御ゲート 11 低抵抗膜 12 副ビット線 13 ワード線 14 主ビット線 15 交流磁場 16 誘導電流 17 絶縁基板 18 a−Si 19 絶縁膜 20 n+a−Si 21 p+a−Si 22 細長い注入膜 23 多結晶Si 24 ゲート線 25 配線 26 表示電極 27 コイル 28 積層鉄心 δ 深さ a 厚さ ρ 比抵抗 μr 比透磁率 H 磁場の強さ f 周波数
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/792 H01L 29/78 627F 29/786 21/336
Claims (5)
- 【請求項1】 交流磁場を印加することにより導電性薄
膜を加熱することを特徴とする熱処理方法。 - 【請求項2】 導電性薄膜を支持する基板として絶縁基
板を用いることを特徴とする請求項1記載の熱処理方
法。 - 【請求項3】 導電性薄膜としてイオンドーピング処理
を施した半導体膜を用いることを特徴とする請求項1記
載の熱処理方法。 - 【請求項4】 半導体膜としてa−Si薄膜を用い、a
−Si薄膜のp−Si化に用いることを特徴とする請求
項3記載の熱処理方法。 - 【請求項5】 絶縁基板としてガラス基板を用いること
を特徴とする請求項2記載の熱処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8224117A JPH1070130A (ja) | 1996-08-26 | 1996-08-26 | 交流磁場を用いた導電性薄膜の熱処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8224117A JPH1070130A (ja) | 1996-08-26 | 1996-08-26 | 交流磁場を用いた導電性薄膜の熱処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1070130A true JPH1070130A (ja) | 1998-03-10 |
Family
ID=16808813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8224117A Pending JPH1070130A (ja) | 1996-08-26 | 1996-08-26 | 交流磁場を用いた導電性薄膜の熱処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1070130A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010037356A (ko) * | 1999-10-15 | 2001-05-07 | 서용운 | 유도전류에 의한 부도체 기판상 도전박막의 선택적 가열 방법 |
JP2002343946A (ja) * | 2001-03-16 | 2002-11-29 | Canon Inc | 半導体膜及びその製造方法 |
WO2011108463A1 (ja) * | 2010-03-01 | 2011-09-09 | 東京エレクトロン株式会社 | アニール装置、アニール方法及び薄膜基板製造システム |
TWI612142B (zh) * | 2012-05-08 | 2018-01-21 | 應用材料股份有限公司 | 基板退火設備 |
KR20190075697A (ko) * | 2017-12-21 | 2019-07-01 | 서울과학기술대학교 산학협력단 | 반도체 패키지의 제조방법 |
-
1996
- 1996-08-26 JP JP8224117A patent/JPH1070130A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010037356A (ko) * | 1999-10-15 | 2001-05-07 | 서용운 | 유도전류에 의한 부도체 기판상 도전박막의 선택적 가열 방법 |
JP2002343946A (ja) * | 2001-03-16 | 2002-11-29 | Canon Inc | 半導体膜及びその製造方法 |
WO2011108463A1 (ja) * | 2010-03-01 | 2011-09-09 | 東京エレクトロン株式会社 | アニール装置、アニール方法及び薄膜基板製造システム |
TWI612142B (zh) * | 2012-05-08 | 2018-01-21 | 應用材料股份有限公司 | 基板退火設備 |
KR20190075697A (ko) * | 2017-12-21 | 2019-07-01 | 서울과학기술대학교 산학협력단 | 반도체 패키지의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW519764B (en) | Method of fabricating thin film transistor | |
JP4181761B2 (ja) | 熱感受性非導電性基板上の半導体フィルムを熱処理するための方法および装置 | |
US5061642A (en) | Method of manufacturing semiconductor on insulator | |
JP3968484B2 (ja) | 薄膜トランジスタの製造方法 | |
KR20120107863A (ko) | 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법 | |
JPS5736844A (en) | Semiconductor device | |
CN105870135A (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
CN106653767A (zh) | 一种阵列基板及其制作方法 | |
KR850006650A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
CN107204345A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN104091832B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
JPH1070130A (ja) | 交流磁場を用いた導電性薄膜の熱処理方法 | |
EP1547140A1 (en) | Method of manufacturing an electronic device comprising a thin film transistor | |
CN101644862A (zh) | 显示装置及显示装置的制造方法 | |
CN107342297A (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
TW462135B (en) | Method for manufacturing the electronic device of thin film transistor display | |
JPH0677484A (ja) | 薄膜トランジスタ及びその製造方法 | |
TW480732B (en) | Polysilicon thin film transistor having gate-overlapped lightly doped drain | |
WO2016074349A1 (zh) | 一种薄膜晶体管和阵列基板的制作方法及相应装置 | |
CN100452436C (zh) | 晶体管制造方法和电光装置以及电子仪器 | |
CN103137610B (zh) | 一种微加热装置及形成方法 | |
JPS635913B2 (ja) | ||
CN106206429B (zh) | 阵列基板的制备方法、阵列基板和显示装置 | |
KR20150008316A (ko) | 반도체 장치, 이의 제조 방법 및 시스템. | |
JPH0360043A (ja) | 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法 |