[go: up one dir, main page]

JPH10340909A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH10340909A
JPH10340909A JP9148734A JP14873497A JPH10340909A JP H10340909 A JPH10340909 A JP H10340909A JP 9148734 A JP9148734 A JP 9148734A JP 14873497 A JP14873497 A JP 14873497A JP H10340909 A JPH10340909 A JP H10340909A
Authority
JP
Japan
Prior art keywords
hydrogen
gas
film
manufacturing
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9148734A
Other languages
English (en)
Inventor
Yoshikazu Tanabe
義和 田辺
Hisaaki Nagahama
寿明 長浜
Nobuyoshi Kashu
信義 夏秋
Yasuhiko Nakatsuka
康彦 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP9148734A priority Critical patent/JPH10340909A/ja
Priority to TW087106639A priority patent/TW440964B/zh
Priority to KR1019980020012A priority patent/KR19990006526A/ko
Priority to US09/089,398 priority patent/US6066508A/en
Publication of JPH10340909A publication Critical patent/JPH10340909A/ja
Priority to US09/551,551 priority patent/US6319860B1/en
Priority to US09/982,173 priority patent/US6521550B2/en
Priority to US10/013,729 priority patent/US6602808B2/en
Priority to US10/404,546 priority patent/US6723665B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D53/00—Separation of gases or vapours; Recovering vapours of volatile solvents from gases; Chemical or biological purification of waste gases, e.g. engine exhaust gases, smoke, fumes, flue gases, aerosols
    • B01D53/34—Chemical or biological purification of waste gases
    • B01D53/74—General processes for purification of waste gases; Apparatus or devices specially adapted therefor
    • B01D53/86—Catalytic processes
    • B01D53/8671—Removing components of defined structure not provided for in B01D53/8603 - B01D53/8668
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2257/00—Components to be removed
    • B01D2257/10—Single element gases other than halogens
    • B01D2257/108—Hydrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Environmental & Geological Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Analytical Chemistry (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 水素を用いた半導体ウエハの気相処理プロセ
スにおいて、気相処理装置から排出される排ガス中の水
素を安全に除害する技術を提供する。 【解決手段】 ゲート酸化膜を形成した半導体ウエハ１
Ａ上にポリメタル構造のゲート電極を形成した後、触媒
作用によって水素と酸素とから生成した水を低濃度に含
んだ水素ガスを半導体ウエハ１Ａに供給してその主面を
選択的に酸化することにより、前記ゲート電極の側壁端
部のプロファイルを改善する。その後、酸化炉から排出
される排ガス中の水素を触媒方式によって酸素と反応さ
せて完全に水に変換する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法に関し、特に、水素ガスを使用した半導体
ウエハの気相処理プロセスに適用して有効な技術に関す
る。
【０００２】
【従来の技術】半導体製造プロセスでは、ＭＯＳＦＥＴ
(Metal Oxide Semiconductor Field Effect Transisto
r) のゲート電極を構成する多結晶シリコン膜やＳｉ
（シリコン）基板に水素を供給するための水素アニール
処理が行われている。水素アニールを行うには、半導体
ウエハを収容したバッチ式または枚葉式の水素アニール
炉に水素ガスを導入し、４００℃程度の水素雰囲気中で
半導体ウエハを熱処理する。この水素アニールを行う
と、Ｓｉのダングリングボンド（未結合手）に起因する
トラップ準位が水素によってターミネートされるため、
ＭＯＳＦＥＴの特性が改善される。
【０００３】従来、上記水素アニール炉から排出される
水素ガスは、燃焼方式によって除害されている。これ
は、水素アニール装置の排気系に空気を導入し、火花着
火方式で水素を燃焼させて水に変換する方式である。ま
た、比較的小規模の水素アニール炉では、排気された水
素を大量の窒素ガスや空気で希釈して大気中に放出する
場合もある。
【０００４】他方、Ｓｉ基板上にＭＯＳＦＥＴを形成す
るプロセスでは、Ｓｉ基板をウェット酸化してその表面
にゲート酸化膜を形成しているが、その際にも、酸素雰
囲気中で水素を燃焼させて水を生成し、この水を酸素と
共に半導体ウエハの表面に供給する燃焼方式が利用され
ている。
【０００５】Ｓｉ基板のウェット酸化に用いる水／酸素
混合ガスの生成方法には、上記燃焼方式の他、触媒方式
が公知である。例えば特開平５−１５２２８２号公報
は、水素ガス導入管の内面をＮｉ（ニッケル）またはＮ
ｉ含有材料で形成すると共に、水素ガス導入管を加熱す
る手段を備えた熱酸化装置を開示している。この熱酸化
装置は、３００℃以上に加熱した水素ガス導入管内のＮ
ｉ（またはＮｉ含有材料）に水素を接触させて水素活性
種を生じさせ、この水素活性種と酸素（また酸素を含む
ガス）とを反応させることによって水を生成する。
【０００６】さらに、上記のようなウェット酸化法で形
成したゲート酸化膜上にゲート電極を形成するプロセス
では、ゲート酸化膜上に堆積したゲート電極材料をドラ
イエッチングでパターニングした後、エッチングのマス
クに用いたフォトレジストをアッシング（灰化）処理で
除去し、さらにフッ酸などのエッチング液を使って、基
板表面に残ったドライエッチング残渣やアッシング残渣
を除去している。
【０００７】上記のウェットエッチングを行うと、ゲー
ト電極の下部以外の領域のゲート酸化膜が削られると同
時に、ゲート電極の側壁端部のゲート酸化膜も等方的に
エッチングされてアンダーカットが生じるため、そのま
まではゲート電極の耐圧が低下するなどの不具合が生じ
る。そこで、アンダーカットされたゲート電極側壁端部
のプロファイルを改善するために、基板をもう一度熱酸
化してその表面に酸化膜を形成する、いわゆるライト酸
化処理が行われる。
【０００８】しかし、高温酸素雰囲気中で非常に酸化さ
れ易いＷ（タングステン）やＭｏ（モリブデン）などの
高融点金属を含んだポリメタル構造のゲート電極に上記
のライト酸化処理を適用すると、高融点金属膜が酸化さ
れてその抵抗値が増加したり、その一部が基板から剥離
したりする。従って、ポリメタルを使用するゲート加工
プロセスでは、ライト酸化処理時に高融点金属膜が酸化
されるのを防止する対策が必要となる。
【０００９】特開昭５９−１３２１３６号公報は、Ｓｉ
基板上にＷ膜またはＭｏ膜を含むポリメタル構造のゲー
ト電極を形成した後、水蒸気と水素の混合雰囲気中でラ
イト酸化を行うことによって、Ｗ（Ｍｏ）膜を酸化する
ことなしにＳｉのみを選択的に酸化する技術を開示して
いる。
【００１０】これは、酸化還元反応が平衡となる水蒸気
／水素分圧比がＷ（Ｍｏ）とＳｉとで異なることを利用
したもので、この分圧比を、Ｗ（Ｍｏ）は水蒸気によっ
て酸化されても共存する水素によって速やかに還元され
るが、Ｓｉは酸化されたままで残るような範囲内に設定
することでＳｉの選択的酸化を実現している。また、水
蒸気と水素の混合雰囲気は、容器に入れた純水中に水素
ガスを供給するバブリング方式によって生成し、水蒸気
／水素分圧比は、純水の温度を変えることによって制御
している。
【００１１】上記公報に記載されたライト酸化プロセス
では、水蒸気／水素混合ガスを使用してＳｉ基板を酸化
処理するため、酸化炉から排出される排ガス中に水素ガ
スが含まれる。従って、この場合も排ガス中の水素ガス
を除害する何らかの対策が必要となる。
【００１２】半導体製造プロセスで利用されている上記
以外の排ガス除害方法としては、特開平８−８３７７２
号公報に記載されたものが公知である。これは、ＣＶＤ
(Chemical Vapor Deposition) 装置から排出されるテト
ラエトキシシランを含んだ排ガスを吸着塔に導き、金属
酸化物触媒（またはこれを担持した吸着剤）と接触させ
ることによって、テトラエトキシシランを酸化分解する
ものである。金属酸化物触媒としては、ＮｉＯ、Ｃｕ
Ｏ、Ｍｎ2 Ｏ3 、Ｆｅ2 Ｏ3 などが使用される。
【００１３】
【発明が解決しようとする課題】前述した半導体ウエハ
の水素アニールプロセスでは、水素アニール炉から排出
される水素ガスを燃焼方式によって除害するために、排
気系に空気を十分に流してから着火する必要がある。そ
のため、水素ガスとパージガスの切り替え時など、水素
ガス量が少なくなった時に炎が消えやすく、その際に未
燃焼の水素がそのまま外部に排出されることがある。し
かし、水素アニール処理は４００℃程度の高温で行われ
るため、高温の排ガス中に未燃焼の水素が含まれている
と爆発の危険がある。また、この燃焼方式による水素ガ
スの除害方法は、除害装置の規模が大型化するという問
題もある。
【００１４】一方、水素アニール炉から排出される水素
ガスを大量の窒素ガスや空気で希釈して大気中に排出す
る除害方式は、安全対策上、水素ガス濃度を数％程度ま
で下げる必要があるために大量の希釈ガスを使用するこ
とから、前記燃焼方式と同様、除害装置の規模が大型化
するという問題があり、多量の水素ガスを除害するには
不向きである。
【００１５】本発明の目的は、水素を含有した処理ガス
を用いて半導体ウエハを気相処理するプロセスにおい
て、気相処理装置から排出される排ガス中の水素を安全
に除害する技術を提供することにある。
【００１６】本発明の他の目的は、水素を含有した処理
ガスを用いて半導体ウエハを気相処理するプロセスにお
いて、気相処理装置から排出される排ガス中の水素を効
率よく除害する技術を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１９】（１）本発明の半導体集積回路装置の製造
方法は、水素を含有した処理ガスを用いて半導体ウエハ
を気相処理する工程と、前記気相処理後の排ガスに含ま
れる水素を触媒によって酸素と反応させて除害する工程
とを含んでいる。
【００２０】（２）本発明の半導体集積回路装置の製造
方法は、前記排ガスに含まれる水素を除害する水素除害
部が、前記半導体ウエハを気相処理する気相処理部の排
気系に設けられている。
【００２１】（３）本発明の半導体集積回路装置の製造
方法は、前記水素除害部が、前記気相処理部の排気系毎
に設けられている。
【００２２】（４）本発明の半導体集積回路装置の製造
方法は、前記水素除害部が、複数の前記気相処理部の排
気系に１つの割合で設けられている。
【００２３】（５）本発明の半導体集積回路装置の製造
方法は、前記排ガスに含まれる水素を除害する処理を枚
葉処理またはバッチ処理で行う。
【００２４】（６）本発明の半導体集積回路装置の製造
方法は、半導体基板の主面に形成されたゲート酸化膜上
に少なくとも金属膜を含む導電膜を堆積した後、前記導
電膜をパターニングしてＭＯＳＦＥＴのゲート電極を形
成する工程と、触媒作用によって水素と酸素とから生成
した水蒸気を含む水素ガスを所定の温度に加熱された前
記半導体基板の主面またはその近傍に供給し、前記半導
体基板の主面を選択的に酸化することによって、前記ゲ
ート電極の側壁端部のプロファイルを改善する工程と、
酸化処理後の排ガスに含まれる水素を触媒によって酸素
と反応させて除害する工程とを含んでいる。
【００２５】（７）本発明の半導体集積回路装置の製造
方法は、前記水蒸気を含む水素ガスの水蒸気／水素分圧
比を、前記金属膜が還元され、前記半導体基板の主面が
酸化される範囲内に設定する。
【００２６】（８）本発明の半導体集積回路装置の製造
方法は、前記導電膜が少なくともＴｉ膜を含み、前記Ｔ
ｉ膜の酸化による前記ゲート電極の劣化が最小となるよ
うな低濃度の水蒸気を含む水素ガスを用いて前記半導体
基板の主面を選択的に酸化する。
【００２７】（９）本発明の半導体集積回路装置の製造
方法は、前記導電膜が少なくともＷ膜を含み、酸化速度
と酸化膜厚とが制御可能となるような低濃度の水蒸気を
含む水素ガスを用いて前記半導体基板の主面を選択的に
酸化する。
【００２８】（１０）本発明の半導体集積回路装置の製
造方法は、前記ゲート電極を構成する導電膜が、多結晶
シリコン膜と、前記多結晶シリコン膜の上部に堆積した
窒化金属膜と、前記窒化金属膜の上部に堆積した金属膜
とからなる。
【００２９】（１１）本発明の半導体集積回路装置の製
造方法は、前記窒化金属膜がＷＮまたはＴｉＮからな
り、前記金属膜がＷ、ＭｏまたはＴｉからなる。
【００３０】（１２）本発明の半導体集積回路装置の製
造方法は、半導体基板の主面に形成された膜厚が５nm以
下のゲート酸化膜上に少なくとも金属膜を含む導電膜を
堆積した後、前記導電膜をパターニングしてＭＯＳＦＥ
Ｔのゲート電極を形成する工程と、触媒作用によって水
素と酸素とから生成され、かつ酸化膜形成の再現性およ
び酸化膜厚の均一性が制御可能となるような低濃度の水
蒸気を含む水素ガスを所定の温度に加熱された前記半導
体基板の主面またはその近傍に供給し、前記半導体基板
の主面を選択的に酸化することによって、前記ゲート電
極の側壁端部のプロファイルを改善する工程と、酸化処
理後の排ガスに含まれる水素を触媒によって酸素と反応
させて除害する工程とを含んでいる。
【００３１】（１３）本発明の半導体集積回路装置の製
造方法は、半導体基板の主面に１層または複数層の配線
を形成した後、最上層の配線の上部にパッシベーション
膜を堆積する工程と、前記パッシベーション膜を堆積す
る工程の途中または堆積する工程の前後に、水素を含有
したガス雰囲気中で前記半導体基板を熱処理することに
よってＳｉのダングリングボンドを水素によりターミネ
ートする工程と、前記熱処理後の排ガスに含まれる水素
を触媒によって酸素と反応させて除害する工程とを含ん
でいる。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００３３】図１は、本実施の形態のＤＲＡＭの等価回
路図である。図示のように、このＤＲＡＭのメモリアレ
イ（ＭＡＲＹ）は、マトリクス状に配置された複数のワ
ード線ＷＬ（ＷＬn-1 、ＷＬn 、ＷＬn+1 …）および複
数のビット線ＢＬと、それらの交点に配置された複数の
メモリセル（ＭＣ）とを備えている。１ビットの情報を
記憶する１個のメモリセルは、１個の情報蓄積用容量素
子Ｃとこれに直列に接続された１個のメモリセル選択用
ＭＩＳＦＥＴＱｓとで構成されており、メモリセル選択
用ＭＩＳＦＥＴＱｓのソース、ドレインの一方は、情報
蓄積用容量素子Ｃと電気的に接続され、他方はビット線
ＢＬと電気的に接続されている。ワード線ＷＬは、その
一端がワードドライバＷＤに接続され、ビット線ＢＬ
は、その一端がセンスアンプＳＡに接続されている。
【００３４】以下、本実施の形態のＤＲＡＭの製造方法
を図２〜図２９を用いて説明する。図２〜図８および図
１４〜図２７は、メモリアレイ（ＭＡＲＹ）と周辺回路
（例えばセンスアンプＳＡ）の各一部を示す半導体基板
の断面図、図９および図１０は、ライト酸化処理に使用
する枚葉式酸化炉の概略図、図１１は、酸化炉のチャン
バに接続された触媒方式の水蒸気／水素混合ガス生成装
置および水素ガス除害装置の概略図、図１２は、水蒸気
／水素混合ガスを使った酸化還元反応の平衡蒸気圧比の
温度依存性を示すグラフ、図１３は、ライト酸化プロセ
スのシーケンスを示す図、図２８は、バッチ式縦型水素
アニール炉およびそれに接続された触媒方式の水素ガス
除害装置の概略図、図２９は、水素アニールプロセスの
シーケンスを示す図である。なお、以下の説明において
薄膜の厚さなどを示す数値は例示的なものであって、本
発明を限定するためのものではない。
【００３５】まず、図２に示すように、比抵抗が１０Ω
cm程度の単結晶シリコンからなる半導体基板１を熱処理
してその主面に膜厚１０nm程度の薄い酸化シリコン膜２
（パッド酸化膜）を形成し、次いでこの酸化シリコン膜
２上に膜厚１００nm程度の窒化シリコン膜３をＣＶＤ(C
hemical Vapor Deposition) 法で堆積した後、フォトレ
ジスト膜をマスクにしたエッチングで素子分離領域の窒
化シリコン膜３を除去する。酸化シリコン膜２は、後の
工程で素子分離溝の内部に埋め込まれる酸化シリコン膜
をシンタリング（焼き締め）するときなどに基板に加わ
るストレスを緩和する目的で形成される。窒化シリコン
膜３は酸化されにくい性質を持つので、その下部（活性
領域）の基板表面の酸化を防止するマスクとして利用さ
れる。
【００３６】次に、図３に示すように、窒化シリコン膜
３をマスクにして酸化シリコン膜２と半導体基板１とを
ドライエッチングすることにより、素子分離領域の半導
体基板１に深さ３００〜４００nm程度の溝４ａを形成す
る。
【００３７】次に、図４に示すように、前記エッチング
で溝４ａの内壁に生じたダメージ層を除去するために、
半導体基板１を熱処理して溝４ａの内壁に膜厚１０nm程
度の酸化シリコン膜５を形成した後、半導体基板１上に
ＣＶＤ法で酸化シリコン膜６を堆積し、次いで酸化シリ
コン膜６の膜質を改善するために、半導体基板１を熱処
理して酸化シリコン膜６をデンシファイ（焼締め）す
る。その後、窒化シリコン膜３をストッパに用いた化学
的機械研磨(Chemical Mechanical Polishing; ＣＭＰ)
法で酸化シリコン膜６を研磨して溝４ａの内部に残すこ
とにより、素子分離溝４を形成する。
【００３８】次に、熱リン酸を用いたウェットエッチン
グで半導体基板１上に残った窒化シリコン膜３を除去し
た後、図５に示すように、半導体基板１のメモリセルを
形成する領域（メモリアレイ）と周辺回路の一部（ｎチ
ャネル型ＭＩＳＦＥＴＱｎ）を形成する領域にＢ（ホウ
素）をイオン打ち込みしてｐ型ウエル７を形成し、周辺
回路の他の一部（ｐチャネル型ＭＩＳＦＥＴＱｐ）を形
成する領域にＰ（リン）をイオン打ち込みしてｎ型ウエ
ル８を形成する。
【００３９】次に、図６に示すように、ｐ型ウエル７お
よびｎ型ウエル８の各表面の酸化シリコン膜２をＨＦ
（フッ酸）系の洗浄液を使って除去した後、半導体基板
１をウェット酸化してｐ型ウエル７およびｎ型ウエル８
の各表面に膜厚５nm程度の清浄なゲート酸化膜９を形成
する。
【００４０】特に限定はされないが、上記ゲート酸化膜
９を形成した後、半導体基板１をＮＯ（酸化窒素）ある
いはＮ2 Ｏ（亜酸化窒素）雰囲気中で熱処理することに
よって、ゲート酸化膜９と半導体基板１との界面に窒素
を偏析させる酸窒化処理を行ってもよい。ゲート酸化膜
９が５nm程度まで薄くなると、半導体基板１との熱膨張
係数差に起因して両者の界面に生じる歪みが顕在化し、
ホットキャリアの発生を誘発する。半導体基板１との界
面に偏析した窒素はこの歪みを緩和するので、上記の酸
窒化処理は、極薄ゲート酸化膜９の信頼性を向上でき
る。
【００４１】次に、図７に示すように、ゲート酸化膜９
の上部にゲート長が0.２５μｍ程度のゲート電極１４Ａ
（ワード線ＷＬ）およびゲート電極１４Ｂ、１４Ｃを形
成する。ゲート電極１４Ａ（ワード線ＷＬ）およびゲー
ト電極１４Ｂ、１４Ｃは、例えばＰ（リン）などのｎ型
不純物がドープされた膜厚７０nm程度の多結晶シリコン
膜１０を半導体基板１上にＣＶＤ法で堆積し、次いでそ
の上部に膜厚３０nm程度のＷＮ膜１１と膜厚１００nm程
度のＷ膜１２とをスパッタリング法で堆積し、さらにそ
の上部に膜厚１５０nm程度の窒化シリコン膜１３をＣＶ
Ｄ法で堆積した後、フォトレジストをマスクにしてこれ
らの膜をパターニングすることにより形成する。
【００４２】ゲート電極１４Ａ（ワード線ＷＬ）の一部
を低抵抗の金属（Ｗ）で構成した場合には、そのシート
抵抗を２Ω／□程度にまで低減できるので、ワード線遅
延を低減することができる。また、ゲート電極１４（ワ
ード線ＷＬ）をＡｌ配線などで裏打ちしなくともワード
線遅延を低減できるので、メモリセルの上部に形成され
る配線層の数を１層減らすことができる。
【００４３】その後、フォトレジストをアッシング（灰
化）処理で除去し、さらにフッ酸などのエッチング液を
使って、半導体基板１の表面に残ったドライエッチング
残渣やアッシング残渣を除去する。このウェットエッチ
ングを行うと、図８に示すように、ゲート電極１４Ａ
（ワード線ＷＬ）（および同図には示さないゲート電極
１４Ｂ、１４Ｃ）の下部以外の領域のゲート酸化膜９が
削られると同時に、ゲート側壁下部のゲート酸化膜９も
等方的にエッチングされてアンダーカットが生じるた
め、そのままではゲート酸化膜９の耐圧が低下するなど
の不具合が生じる。そこで、削れたゲート酸化膜９を再
生するために、以下のような方法で再酸化（ライト酸
化）処理を行う。
【００４４】図９（ａ）は、ライト酸化処理に使用する
枚葉式酸化炉の具体的な構成の一例を示す概略平面図、
図９（ｂ）は、図９（ａ）のＢ−Ｂ’線に沿った断面図
である。
【００４５】この枚葉式酸化炉１００は、多重壁石英管
で構成されたチャンバ１０１を備えており、その上部と
下部とには半導体ウエハ１Ａを加熱するヒータ１０２
ａ、１０２ｂが設置されている。チャンバ１０１の内部
には、このヒータ１０２ａ、１０２ｂから供給される熱
を半導体ウエハ１Ａの全面に均等に分散させる円盤状の
均熱リング１０３が収容され、その上部に半導体ウエハ
１Ａを水平に保持するサセプタ１０４が載置されてい
る。均熱リング１０３は、石英あるいはＳｉＣ（シリコ
ンカーバイド）などの耐熱材料で構成され、チャンバ１
０１の壁面から延びる支持アーム１０５によって支持さ
れている。均熱リング１０３の近傍には、サセプタ１０
４に保持された半導体ウエハ１Ａの温度を測定する熱電
対１０６が設置されている。半導体ウエハ１Ａの加熱
は、ヒータ１０２ａ、１０２ｂによる加熱方式の他、例
えば図１０に示すようなランプ１０７による加熱方式を
採用してもよい。
【００４６】チャンバ１０１の壁面の一部には、チャン
バ１０１内に水蒸気／水素混合ガスとパージガスとを導
入するためのガス導入管１０８の一端が接続されてい
る。このガス導入管１０８の他端には、後述する触媒方
式のガス生成装置が接続されている。ガス導入管１０８
の近傍には、多数の貫通孔１０９を備えた隔壁１１０が
設けられており、チャンバ１０１内に導入された気体
は、この隔壁１１０の貫通孔１０９を通過してチャンバ
１０１内に均等に行き渡る。チャンバ１０１の壁面の他
の一部には、チャンバ１０１内に導入されたガスを排出
するための排気管１１１の一端が接続されており、排気
管１１１の他端には、後述する触媒方式のガス除害装置
が接続されている。
【００４７】図１１は、上記枚葉式の酸化炉１００に接
続された触媒方式の水蒸気／水素混合ガス生成装置１４
０と水素ガス除害装置１５０とを示す概略図である。
【００４８】水蒸気／水素混合ガス生成装置１４０は、
耐熱耐食性合金（例えば商品名「ハステロイ(Hastello
y) 」として知られるＮｉ合金など）で構成された反応
器１４１ａを備えており、その内部にはＰｔ（プラチ
ナ）、Ｎｉ（ニッケル）あるいはＰｄ（パラジウム）な
どの触媒金属からなるコイル１４２とこのコイル１４２
を加熱するヒータ１４３とが収容されている。
【００４９】ガス生成装置１４０の反応器１４１ａに
は、水素ガスと、酸素ガスと、窒素あるいはＡｒ（アル
ゴン）などの不活性ガスからなるパージガスとがそれぞ
れガス貯留槽１４４ａ、１４４ｂ、１４４ｃから配管１
４５を通じて導入される。ガス貯留槽１４４ａ、１４４
ｂ、１４４ｃと配管１４５との間には、ガス量を調節す
るマスフローコントローラ１４６ａ、１４６ｂ、１４６
ｃと、ガスの流路を開閉する開閉バルブ１４７ａ、１４
７ｂ、１４７ｃとが設置され、反応器１４１ａ内に導入
されるガスの量および成分比がこれらによって精密に制
御される。
【００５０】反応器１４１ａ内に導入された水素ガスと
酸素ガスは、３５０〜４５０℃程度に加熱されたコイル
１４２に接触して励起され、水素分子からは水素ラジカ
ルが生成し（Ｈ2 →２Ｈ* ）、酸素分子からは酸素ラジ
カルが生成する（Ｏ2 →２Ｏ* ）。これら２種のラジカ
ルは化学的に極めて活性であるために、速やかに反応し
て水（水蒸気）を生成する（２Ｈ* ＋Ｏ* →Ｈ2 Ｏ）。
そこで、水が生成するモル比（水素：酸素＝２：１）よ
りも過剰の水素を含んだ水素／酸素混合ガスを反応器１
４１ａ内に導入することによって、水蒸気／水素混合ガ
スを生成することができる。生成した水蒸気／水素混合
ガスは、ガス導入管１０８を通って前記酸化炉１００の
チャンバ１０１に導入される。
【００５１】上記のような触媒方式のガス生成装置１４
０は、水の生成に関与する水素と酸素の量およびそれら
の比率を高精度に制御できるので、チャンバ１０１に導
入される水蒸気／水素混合ガス中の水蒸気濃度をppm オ
ーダの極低濃度から数１０％程度の高濃度まで広範囲、
かつ高精度に制御することができる。また、反応器１４
１ａにプロセスガスを導入すると瞬時に水が生成される
ので、所望する水蒸気濃度の水蒸気／水素混合ガスがリ
アルタイムで得られる。またこれにより、異物の混入も
最小限に抑えられるので、クリーンな水蒸気／水素混合
ガスをチャンバ１０１に導入することができる。なお、
反応器１４１ａ内の触媒金属は、水素と酸素をラジカル
化できるものであれば前述した金属に限定されない。ま
た、触媒金属はコイル状に加工して使用する他、例えば
中空の管あるいは細かい繊維フィルタなどに加工してそ
の内部にプロセスガスを通してもよい。
【００５２】図１２は、水蒸気／水素混合ガスを使った
酸化還元反応の平衡蒸気圧比（ＰH2O ／ＰH2）の温度依
存性を示すグラフであり、図中の曲線（ａ）〜（ｅ）
は、それぞれＷ、Ｍｏ、Ｔａ（タンタル）、Ｓｉ、Ｔｉ
の平衡蒸気圧比を示している。
【００５３】図示のように、酸化炉１００のチャンバ１
０１に導入する水蒸気／水素混合ガスの水蒸気／水素分
圧比を曲線（ａ）と曲線（ｄ）とに挟まれた領域の範囲
内に設定することにより、ゲート電極１４Ａ（ワード線
ＷＬ）およびゲート電極１４Ｂ、１４Ｃの一部を構成す
るＷ膜１２およびバリア層であるＷＮ膜１１を酸化する
ことなしに、Ｓｉのみを選択的に酸化することができ
る。また図示のように、金属（Ｗ、Ｍｏ、Ｔａ、Ｔ
ｉ）、Ｓｉのいずれも水蒸気／水素混合ガス中の水蒸気
濃度が低くなるにつれて酸化速度は遅くなる。従って、
水蒸気／水素混合ガス中の水蒸気濃度を低くすることに
より、Ｓｉの酸化速度と酸化膜厚の制御が容易になる。
【００５４】同様に、ゲート電極の一部をＭｏ膜で構成
した場合には、水蒸気／水素分圧比を曲線（ｂ）と曲線
（ｄ）とに挟まれた領域の範囲内に設定することによ
り、Ｍｏ膜を酸化することなしにＳｉのみを選択的に酸
化することができる。また、ゲート電極の一部をＴａ膜
で構成した場合には、水蒸気／水素分圧比を曲線（ｃ）
と曲線（ｄ）とに挟まれた領域の範囲内に設定すること
により、Ｔａ膜を酸化することなしにＳｉのみを選択的
に酸化することができる。
【００５５】一方、図示のように、水蒸気／水素混合ガ
ス雰囲気中でＴｉはＳｉよりも酸化速度が大きいため、
ゲート電極の一部をＴｉ膜で構成したり、バリア層をＴ
ｉＮ膜で構成したりした場合には、Ｔｉ膜やＴｉＮ膜を
酸化することなしにＳｉのみを選択的に酸化することは
できない。しかし、この場合も水蒸気／水素混合ガス中
の水蒸気を極く低濃度に設定することによって、Ｔｉ
膜、ＴｉＮ膜およびＳｉの酸化速度と酸化膜厚とを容易
に制御することができるので、Ｔｉ膜やＴｉＮ膜の酸化
を最小限にとどめてゲート電極の特性劣化を実用上問題
とならない範囲に抑えることができる。具体的には、水
蒸気濃度の上限を１％程度以下とするのが望ましく、ま
たゲート電極側壁端部のプロファイルを改善するために
はある程度の水蒸気を必要とするため、その下限は１０
ppm 〜１００ppm 程度とするのが望ましい。
【００５６】酸化炉１００のチャンバ１０１に導入され
た水蒸気／水素混合ガスは、半導体ウエハ１Ａのライト
酸化処理が完了した後、排気管１１１を通じて前記図１
１に示す水素ガス除害装置１５０の反応器１４１ｂに導
入される。このとき、配管１５１を通じてガス貯留槽１
４４ａから排気管１１１内に酸素ガスが供給され、上記
水蒸気／水素混合ガスと共に反応器１４１ｂに導入され
る。ガス貯留槽１４４ａと配管１５１との間には、酸素
ガスの量を調節するマスフローコントローラ１４６ｄと
酸素ガスの流路を開閉する開閉バルブ１４７ｄとが設置
され、反応器１４１ｂに導入される酸素ガスの量がこれ
らによって精密に制御される。また、排気管１１１の途
中には、この酸素ガスが酸化炉１００のチャンバ１０１
に逆流するのを防止する逆止弁１５２が設けられてい
る。
【００５７】水素ガス除害装置１５０の反応器１４１ｂ
は、前記ガス生成装置１４０の反応器１４１ａと同様、
耐熱耐食性合金で構成され、その内部にはＰｔ、Ｎｉあ
るいはＰｄなどの触媒金属からなるコイル１４２とこの
コイル１４２を加熱するヒータ１４３とが収容されてい
る。この反応器１４１ｂ内に導入された水蒸気／水素混
合ガスと酸素ガスは、３５０〜４５０℃程度に加熱され
たコイル１４２に接触して励起され、水素分子から生成
した水素ラジカルと酸素分子から生成した酸素ラジカル
とが速やかに反応して水（水蒸気）を生成する。
【００５８】そこで、酸化炉１００から排出された水蒸
気／水素混合ガスを反応器１４１ｂ内に導入する際、こ
の混合ガス中の水素量の少なくとも１／２以上（モル
比）の酸素を同時に導入することによって、水素ガスを
完全に酸化して水に変換することができる。この酸素ガ
スは、水蒸気／水素混合ガスの導入に先立って反応器１
４１ｂ内に導入しておいてもよく、あるいは配管１５１
および排気管１１１を通じて常時反応器１４１ｂ内に流
し続けてもよい。反応器１４１ｂ内で生成した水（水蒸
気）は、過剰の酸素ガスと共に排気管１５３を通じて外
部に排出される。この排気管１５３の途中には、水素ガ
スが完全に水に変換されたか否かを確認するための水素
ガスセンサ１５４と、排出された高温の水蒸気を液化す
るための冷却器１５５とが設けられている。
【００５９】次に、上記酸化炉１００を使ったライト酸
化プロセスシーケンスの一例を図１３を参照しながら説
明する。
【００６０】まず、酸化炉１００のチャンバ１０１を開
放し、その内部にパージガス（窒素）を導入しながら半
導体ウエハ１Ａをサセプタ１０４の上にロードする。そ
の後、チャンバ１０１を閉鎖し、引き続きパージガスを
導入してチャンバ１０１内のガス交換を十分に行う。サ
セプタ１０４は、半導体ウエハ１Ａが速やかに加熱され
るよう、あらかじめヒータ１０２ａ、１０２ｂで加熱し
ておく。半導体ウエハ１Ａの加熱温度は、８００〜９０
０℃の範囲、例えば８５０℃とする。ウエハ温度が８０
０℃以下では酸化シリコン膜の品質が低下する。他方、
９００℃以上ではウエハの表面荒れが発生し易くなる。
【００６１】次に、チャンバ１０１内に水素を導入して
窒素を排出する。チャンバ１０１内に窒素が残留してい
ると不所望な窒化反応が生じたりするため、窒素は完全
に排出しておくことが望ましい。
【００６２】次に、ガス生成装置１４０の反応器１４１
に酸素と過剰の水素とを導入し、触媒作用によって酸素
と水素とから生成した水を過剰の水素と共にチャンバ１
０１に導入して半導体ウエハ１Ａの表面を所定の時間だ
け酸化する。これにより、前記ウェットエッチングで削
られて薄くなったゲート酸化膜９が再酸化され、アンダ
ーカットされたゲート電極１４Ａ（ワード線ＷＬ）およ
びゲート電極１４Ｂ、１４Ｃの側壁端部のプロファイル
が改善される。
【００６３】上記のライト酸化を長時間行うと、ゲート
電極端部近傍の酸化膜厚が必要以上に厚くなり、ゲート
電極端部でオフセットが生じたり、ＭＯＳＦＥＴのしき
い値電圧（Ｖth）が設計値からずれたりする。また、実
効チャネル長がゲート電極の加工値よりも短くなるとい
った問題も生じる。特に、ゲート長が0.２５μｍ前後の
微細なＭＯＳＦＥＴは、ゲート加工寸法の設計値からの
細り許容量が素子設計の面から厳しく制限される。これ
は、細り量が僅かに増加しただけでも短チャネル効果に
よって、しきい値電圧が急激に減少するからである。ゲ
ート長が0.２５μｍ前後のゲート電極の場合、その一部
を構成する多結晶シリコン膜の側壁端部がライト酸化工
程で約0.１μｍ（両端で約0.２μｍ）酸化される程度
が、しきい値電圧の急激な減少を来さない限界と考えら
れる。従って、ライト酸化によって成長させる酸化膜厚
は、ゲート酸化膜厚の５０％増し程度を上限とするのが
望ましい。
【００６４】次に、チャンバ１０１内にパージガス（窒
素）を導入し、不要となった水蒸気／水素混合ガスを排
気管１１１を通じて排出した後、チャンバ１０１を開放
し、その内部にパージガスを導入しながら半導体ウエハ
１Ａをサセプタ１０４からアンロードする。
【００６５】一方、チャンバ１０１から排出された水蒸
気／水素混合ガスは、配管１５１を通じて供給される酸
素ガスと共に水素ガス除害装置１５０の反応器１４１ｂ
に送られ、混合ガス中の水素ガスと酸素ガスとが触媒作
用によって水（水蒸気）に変換される。この水蒸気は、
過剰の酸素ガスと共に排気管１５３を通じて強制排気さ
れ、冷却器１５５によって液化される。その後、酸素ガ
スは排気ダクトを通じて外部に排気され、水はドレイン
を通じて排水される。
【００６６】なお、酸素ガスを使用して水素ガスを酸化
する代りに、ドライエア（乾燥空気）を使用して水素ガ
スを酸化することもできる。この場合は、空気中の酸素
の含有率（約２１％）を考慮し、水蒸気／水素混合ガス
中の水素量の少なくとも１／２以上（モル比）の酸素を
含むドライエアを反応器１４１ｂに導入することによっ
て、水素ガスを完全に水に変換することができる。
【００６７】次に、上記ライト酸化工程後のＤＲＡＭプ
ロセスを説明する。まず、図１４に示すように、ｎ型ウ
エル８にｐ型不純物、例えばＢ（ホウ素）をイオン打ち
込みしてゲート電極１４Ｃの両側のｎ型ウエル８にｐ-
型半導体領域１６を形成する。また、ｐ型ウエル７にｎ
型不純物、例えばＰ（リン）をイオン打ち込みしてゲー
ト電極１４Ｂの両側のｐ型ウエル７にｎ- 型半導体領域
１７を形成し、ゲート電極１４Ａの両側のｐ型ウエル７
にｎ型半導体領域１８を形成する。
【００６８】次に、図１５に示すように、半導体基板１
上にＣＶＤ法で窒化シリコン膜１９を堆積した後、図１
６に示すように、メモリアレイをフォトレジスト膜２０
で覆い、周辺回路の窒化シリコン膜１９を異方性エッチ
ングすることにより、ゲート電極１４Ｂ、１４Ｃの側壁
にサイドウォールスペーサ１９ａを形成する。このエッ
チングは、素子分離溝４に埋め込まれた酸化シリコン膜
６とゲート電極１４Ｂ、１４Ｃ上の窒化シリコン膜１９
との削れ量を最少とするために、オーバーエッチング量
を必要最小限にとどめると共に、酸化シリコン膜６に対
する選択比が大きく取れるエッチングガスを使用する。
【００６９】次に、図１７に示すように、周辺回路のｐ
型ウエル７にｎ型不純物、例えばＡｓ（ヒ素）をイオン
打ち込みしてｎチャネル型ＭＩＳＦＥＴＱｎのｎ+ 型半
導体領域２１（ソース、ドレイン）を形成し、ｎ型ウエ
ル２にｐ型不純物、例えばＢ（ホウ素）をイオン打ち込
みしてｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型半導体領
域２２（ソース、ドレイン）を形成する。
【００７０】次に、図１８に示すように、半導体基板１
上にＣＶＤ法で酸化シリコン膜２３を堆積し、化学的機
械研磨法を用いてその表面を平坦化した後、フォトレジ
スト膜２４をマスクにしたドライエッチングでメモリセ
ル選択ＭＩＳＦＥＴＱｓのｎ型半導体領域１８（ソー
ス、ドレイン）の上部の酸化シリコン膜２３を除去す
る。このエッチングは、窒化シリコン膜１３、１９に対
する酸化シリコン膜２３のエッチングレートが大きくな
るような条件で行い、ｎ型半導体領域１８の上部の窒化
シリコン膜１９が除去されないようにする。
【００７１】次に、図１９に示すように、上記フォトレ
ジスト膜２４をマスクにしたドライエッチングでメモリ
セル選択ＭＩＳＦＥＴＱｓのｎ型半導体領域１８（ソー
ス、ドレイン）の上部の窒化シリコン膜１９とゲート酸
化膜９とを除去することにより、ソース、ドレインの一
方（ｎ型半導体領域１８）の上部にコンタクトホール２
５を形成し、他方（ｎ型半導体領域１８）の上部にコン
タクトホール２６を形成する。このエッチングは、半導
体基板１の削れ量を最少とするために、オーバーエッチ
ング量を必要最小限にとどめると共に、半導体基板１
（シリコン）に対する選択比を大きく取れるエッチング
ガスを使用する。また、このエッチングは、窒化シリコ
ン膜１９が異方的にエッチングされるような条件で行
い、ゲート電極１４Ａ（ワード線ＷＬ）の側壁に窒化シ
リコン膜１９が残るようにする。このようにすると、コ
ンタクトホール２５、２６は、ゲート電極１４Ａ（ワー
ド線ＷＬ）に対して自己整合で形成される。コンタクト
ホール２５、２６をゲート電極１４Ａ（ワード線ＷＬ）
に対して自己整合で形成するには、あらかじめ窒化シリ
コン膜１９を異方性エッチングしてゲート電極１４Ａ
（ワード線ＷＬ）の側壁にサイドウォールスペーサを形
成しておいてもよい。
【００７２】次に、図２０に示すように、コンタクトホ
ール２５、２６の内部にプラグ２７を埋め込んだ後、酸
化シリコン膜２３の上部にＣＶＤ法で酸化シリコン膜２
８を堆積し、次いでフォトレジスト膜２９をマスクにし
たドライエッチングでコンタクトホール２５の上部の酸
化シリコン膜２８を除去する。コンタクトホール２５、
２６の内部にプラグ２７を埋め込むには、酸化シリコン
膜２３の上部にＰ（リン）をドープした多結晶シリコン
膜をＣＶＤ法で堆積した後、この多結晶シリコン膜を化
学的機械研磨法で研磨して酸化シリコン膜２３の上部の
多結晶シリコン膜を除去する。この多結晶シリコン膜中
のＰ（リン）の一部は、後の高温プロセスでコンタクト
ホール２５、２６の底部からｎ型半導体領域１８（ソー
ス、ドレイン）に拡散し、ｎ型半導体領域１８を低抵抗
化する。
【００７３】次に、図２１に示すように、フォトレジス
ト膜３０をマスクにしたドライエッチングで周辺回路形
の酸化シリコン膜２８、２３とゲート酸化膜９とを除去
することにより、ｎチャネル型ＭＩＳＦＥＴＱｎのソー
ス、ドレイン（ｎ+ 型半導体領域２１）の上部にコンタ
クトホール３１、３２を形成し、ｐチャネル型ＭＩＳＦ
ＥＴＱｐのソース、ドレイン（ｐ+ 型半導体領域２２）
の上部にコンタクトホール３３、３４を形成する。この
エッチングは、窒化シリコン膜１３およびサイドウォー
ルスペーサ１９ａに対する酸化シリコン膜のエッチング
レートが大きくなるような条件で行い、コンタクトホー
ル３１、３２をゲート電極１４Ｂに対して自己整合で形
成し、コンタクトホール３３、３４をゲート電極１４Ｃ
に対して自己整合で形成する。
【００７４】次に、図２２に示すように、酸化シリコン
膜２８の上部にビット線ＢＬと周辺回路の第１層配線３
５、３６とを形成する。ビット線ＢＬおよび第１層配線
３５、３６は、例えば酸化シリコン膜２８の上部にスパ
ッタリング法でＴｉＮ膜とＷ膜とを堆積し、次いでこの
Ｗ膜の上部にＣＶＤ法で酸化シリコン膜３７を堆積した
後、フォトレジスト膜をマスクにしたエッチングでこれ
らの膜を順次パターニングして形成する。
【００７５】次に、図２３に示すように、ビット線ＢＬ
および第１層配線３５、３６の上部にＣＶＤ法で酸化シ
リコン膜３８を堆積し、フォトレジスト膜をマスクにし
たドライエッチングでコンタクトホール２６の上部の酸
化シリコン膜３８、２８を除去してスルーホール３９を
形成した後、このスルーホール３９の内部にプラグ４０
を埋め込む。プラグ４０は、例えば酸化シリコン膜３８
の上部にスパッタリング法でＷ膜を堆積した後、このＷ
膜を化学的機械研磨法で研磨してスルーホール３９の内
部に残すことにより形成する。
【００７６】次に、図２４に示すように、スルーホール
３９の上部に下部電極４１と容量絶縁膜４２と上部電極
４３との積層構造で構成された情報蓄積用容量素子Ｃを
形成することにより、メモリセル選択用ＭＩＳＦＥＴＱ
ｓとこれに直列に接続された情報蓄積用容量素子Ｃとで
構成されるＤＲＡＭのメモリセルが略完成する。情報蓄
積用容量素子Ｃの下部電極４１は、例えば酸化シリコン
膜３８の上部にＣＶＤ法またはスパッタリング法でＷ膜
を堆積し、フォトレジスト膜をマスクにしたドライエッ
チングでこのＷ膜をパターニングして形成する。容量絶
縁膜４２と上部電極４３は、下部電極４１の上部にＣＶ
Ｄ法またはスパッタリング法で酸化タンタル膜を堆積
し、その上部にスパッタリング法でＴｉＮ膜を堆積した
後、フォトレジスト膜をマスクにしたエッチングでこれ
らの膜を順次パターニングして形成する。
【００７７】次に、図２５に示すように、情報蓄積用容
量素子Ｃの上部にＣＶＤ法で酸化シリコン膜４４を堆積
し、次いでフォトレジスト膜をマスクにしたドライエッ
チングで情報蓄積用容量素子Ｃの上部および周辺回路の
第１層配線３５の上部にスルーホール４５、４６を形成
した後、スルーホール４５、４５の内部にプラグ４７を
埋め込む。プラグ４７は、例えば酸化シリコン膜４４の
上部にスパッタリング法でＷ膜を堆積した後、このＷ膜
を化学的機械研磨法で研磨してスルーホール４５、４６
の内部に残すことにより形成する。次に、酸化シリコン
膜４４の上部にスパッタリング法でＴｉＮ膜、Ａｌ（ア
ルミニウム）膜およびＴｉＮ膜を順次堆積した後、フォ
トレジスト膜をマスクにしたドライエッチングでこれら
の膜をパターニングすることにより、第２層配線４８〜
５１を形成する。
【００７８】次に、図２６に示すように、第２層配線４
８〜５１の上部にＣＶＤ法で酸化シリコン膜５２を堆積
し、次いでフォトレジスト膜をマスクにしたドライエッ
チングで第２層配線５１の上部にスルーホール５３を形
成した後、スルーホール５３の内部にプラグ５４を埋め
込む。プラグ５４は、例えば酸化シリコン膜５３の上部
にスパッタリング法でＷ膜を堆積した後、このＷ膜を化
学的機械研磨法で研磨してスルーホール５３の内部に残
すことにより形成する。次に、酸化シリコン膜５２の上
部にスパッタリング法でＴｉＮ膜、Ａｌ膜およびＴｉＮ
膜を順次堆積した後、フォトレジスト膜をマスクにした
ドライエッチングでこれらの膜をパターニングすること
により、第３層配線５５を形成する。
【００７９】次に、図２７に示すように、第３層配線５
５の上部にパッシベーション膜５６を堆積する。パッシ
ベーション膜５６は、例えばＣＶＤ法で堆積した酸化シ
リコン膜と窒化シリコン膜とで構成される。
【００８０】次に、ゲート電極１４Ａ（ワード線ＷＬ）
およびゲート電極１４Ｂ、１４Ｃゲート電極の一部を構
成する多結晶シリコン膜やＳｉ（シリコン）基板に水素
を供給するために、図２８に示すバッチ式縦型水素アニ
ール炉１６０を使って水素アニール処理を行う。
【００８１】この水素アニール炉１６０は、石英管で構
成された円筒形のチャンバ１６１を備えており、その外
周には半導体ウエハ１Ａを加熱するヒータ１６２ａ、１
６２ｂが設置されている。複数枚の半導体ウエハ１Ａを
搭載したウエハボート１６３は、ボートエレベータ１６
４を上昇させることによってチャンバ１６１内に収容さ
れる。
【００８２】チャンバ１６１の内部にはガス導入管１６
５を通じて所定量の水素ガスが導入される。この水素ガ
スは、半導体ウエハ１Ａの水素アニール処理が完了した
後、排気管１６６を通じて水素ガス除害装置１５０に導
入される。このとき、配管１６７を通じてガス貯留槽１
４４ａから水素ガス除害装置１５０に酸素ガスが導入さ
れる。ガス貯留槽１４４ａと配管１６７との間には、酸
素ガスの量を調節するマスフローコントローラ１４６ｅ
と酸素ガスの流路を開閉する開閉バルブ１４７ｅとが設
置され、水素ガス除害装置１５０に導入される酸素ガス
の量がこれらによって精密に制御される。また、排気管
１６６の途中には、この酸素ガスが水素アニール炉１６
０のチャンバ１６１に逆流するのを防止する逆止弁１５
２が設けられている。
【００８３】水素ガス除害装置１５０は、前記図１１に
示したものと同じ反応器（１４１ｂ）を備えている。す
なわち、水素ガス除害装置１５０の反応器は耐熱耐食性
合金で構成され、その内部にはＰｔ、ＮｉあるいはＰｄ
などの触媒金属からなるコイルとこのコイルを加熱する
ヒータとが収容されている。反応器内に導入された水素
ガスと酸素ガスは、３５０〜４５０℃程度に加熱された
コイルに接触して励起され、水素分子から生成した水素
ラジカルと酸素分子から生成した酸素ラジカルとが速や
かに反応して水（水蒸気）を生成する。
【００８４】そこで、水素アニール炉１６０から排出さ
れた水素ガスを水素ガス除害装置１５０の反応器内に導
入する際、この水素量の少なくとも１／２以上（モル
比）の酸素を同時に導入することによって、水素ガスを
完全に酸化して水に変換することができる。この酸素ガ
スは、水素ガスの導入に先立って反応器内に導入してお
いてもよく、あるいは配管１６７を通じて常時反応器内
に流し続けてもよい。反応器内で生成した水（水蒸気）
は、過剰の酸素ガスと共に排気管１５３を通じて外部に
排出される。この排気管１５３の途中には、水素ガスが
完全に水に変換されたか否かを確認するための水素ガス
センサ１５４と、排出された高温の水蒸気を液化するた
めの冷却器１５５とが設けられている。
【００８５】次に、上記水素アニール炉１６０を使った
水素アニールプロセスシーケンスの一例を図２９を参照
しながら説明する。
【００８６】まず、複数枚の半導体ウエハ１Ａがロード
されたウエハボート１６３を水素アニール炉１６０のチ
ャンバ１６１内に収容した後、ガス導入管１６５を通じ
てチャンバ１６１内にパージガス（窒素ガス）を導入し
てガス交換を十分に行うと共に、ヒータ１６２ａ、１６
２ｂを使って半導体ウエハ１Ａを４００℃程度まで加熱
する。次に、ガス導入管１６５を通じてチャンバ１６１
内に水素ガスを導入し、半導体ウエハ１Ａを３０分程度
熱処理することによって、Ｓｉのダングリングボンドを
水素でターミネートさせる。
【００８７】次に、チャンバ１６１内にパージガスを導
入し、不要となった水素ガスを排気管１６６を通じて排
出した後、ウエハボート１６３を水素アニール炉１６０
から引き出して半導体ウエハ１Ａをアンロードする。
【００８８】一方、排気管１６６を通じてチャンバ１６
１から排出された水素ガスは、配管１６７を通じて供給
される酸素ガスと共に水素ガス除害装置１５０の反応器
に送られ、酸素ガスと水素ガスとが触媒作用によって水
（水蒸気）に変換される。この水蒸気は、過剰の酸素ガ
スと共に排気管１５３を通じて外部に強制排気され、冷
却器１５５によって液化される。その後、酸素ガスは排
気ダクトを通じて外部に排気され、水はドレインを通じ
て排水される。
【００８９】なお、酸素ガスを使用して水素ガスを酸化
する代りに、ドライエアを使用して水素ガスを酸化する
こともできる。この場合は、空気中の酸素の含有率（約
２１％）を考慮し、水素量の少なくとも１／２以上（モ
ル比）の酸素を含むドライエアを反応器に導入すること
によって、水素ガスを完全に水に変換することができ
る。
【００９０】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００９１】上記したゲート酸化膜のライト酸化処理
は、図３０に示すようなバッチ式縦型酸化炉１７０に前
記のような触媒方式の水蒸気／水素混合ガス生成装置１
４０と水素ガス除害装置１５０とを取り付けて行うこと
もできる。このバッチ式縦型酸化炉１７０を使ったライ
ト酸化処理プロセスのシーケンスの一例を図３１に示
す。
【００９２】また、容器に入れた純水中に水素ガスを供
給する、いわゆるバブリング方式によって生成した水蒸
気／水素混合ガスを使ってライト酸化を行う酸化炉の排
気系に前記水素ガス除害装置１５０を取り付けて排ガス
中の水素を除害することもできる。
【００９３】前記実施の形態では、ＭＯＳＦＥＴのライ
ト酸化工程で排出される水素ガスの除害およびパッシベ
ーション膜形成後の水素アニールで排出される水素ガス
の除害について説明したが、本発明はこれに限定される
ものではなく、例えばＣＺ（チョクラルスキ）法で製造
したＳｉウエハの表面に無欠陥層を形成するための水素
アニール、Ｓｉウエハの表面にエピタキシャル層を形成
した後の水素アニール、Ｓｉウエハの電気特性を測定す
るためにプロセス途中で行われる水素アニールなど、半
導体製造プロセスで行われる各種の水素アニールで排出
される水素ガスの除害に適用することができる。
【００９４】また、複数の酸化炉や水素アニール炉の排
気系を一ヶ所に集中させ、その途中に水素ガス除害装置
を取り付けることによって、水素ガス除害効率を向上さ
せるようにしてもよい。一方、前記実施の形態のよう
に、１台の酸化炉の排気系に１台の水素ガス除害装置を
取り付けたり、１台の水素アニール炉の排気系に１台の
水素ガス除害装置を取り付けたりした場合は、酸化炉ま
たは水素アニール炉から水素ガス除害装置までの経路が
短縮されるので、安全性がより向上する。
【００９５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００９６】本発明の水素除害方法によれば、気相処理
装置から排出される排ガス中の水素を完全に水に変換す
ることができるので、燃焼方式による水素除害方法のよ
うに未燃焼の水素が外部に排出される虞れがなく、排ガ
ス中の水素を安全に除害することができる。
【００９７】また、本発明の水素除害方法によれば、気
相処理装置から排出される水素ガスを大量の窒素ガスや
空気で希釈して大気中に排出する除害方式や燃焼方式に
比べて除害装置を小型化することができるので、装置の
製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＤＲＡＭの等価回
路図である。
【図２】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図９】（ａ）はライト酸化処理に使用する枚葉式酸化
炉の概略平面図、（ｂ）は、（ａ）のＢ−Ｂ’線に沿っ
た断面図である。
【図１０】（ａ）はライト酸化処理に使用する枚葉式酸
化炉の概略平面図、（ｂ）は、（ａ）のＢ−Ｂ’線に沿
った断面図である。
【図１１】枚葉式酸化炉に接続された触媒方式の水蒸気
／水素混合ガス生成装置および水素ガス除害装置の概略
図である。
【図１２】水蒸気／水素混合ガスを使った酸化還元反応
の平衡蒸気圧比の温度依存性を示すグラフである。
【図１３】枚葉式酸化炉を使ったライト酸化プロセスの
シーケンスを示す図である。
【図１４】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１５】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１６】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１７】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１８】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１９】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２０】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２１】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２２】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２３】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２４】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２５】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２６】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２７】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２８】バッチ式縦型水素アニール炉およびそれに接
続された触媒方式の水素ガス除害装置の概略図である。
【図２９】バッチ式縦型水素アニール炉を使った水素ア
ニールプロセスのシーケンスを示す図である。
【図３０】ライト酸化処理に使用するバッチ式縦型酸化
炉の概略図である。
【図３１】バッチ式縦型酸化炉を使ったライト酸化プロ
セスのシーケンスを示す図である。
【符号の説明】
１ 半導体基板 １Ａ 半導体ウエハ ２ 酸化シリコン膜（パッド酸化膜） ３ 窒化シリコン膜 ４ 素子分離溝 ４ａ 溝 ５ 酸化シリコン膜 ６ 酸化シリコン膜 ７ ｐ型ウエル ８ ｎ型ウエル ９ ゲート酸化膜 １０ 多結晶シリコン膜 １１ ＷＮ膜 １２ Ｗ膜 １３ 窒化シリコン膜 １４Ａ〜１４Ｃ ゲート電極 １６ ｐ- 型半導体領域 １７ ｎ- 型半導体領域 １８ ｎ型半導体領域 １９ 窒化シリコン膜 １９ａ サイドウォールスペーサ ２０ フォトレジスト膜 ２１ ｐ+ 型半導体領域 ２２ ｎ+ 型半導体領域 ２３ 酸化シリコン膜 ２４ フォトレジスト膜 ２５ コンタクトホール ２６ コンタクトホール ２７ プラグ ２８ 酸化シリコン膜 ２９ フォトレジスト膜 ３０ フォトレジスト膜 ３１〜３４ コンタクトホール ３５、３６ 第１層配線 ３７ 酸化シリコン膜 ３８ 酸化シリコン膜 ３９ スルーホール ４０ プラグ ４１ 下部電極 ４２ 容量絶縁膜 ４３ 上部電極 ４４ 酸化シリコン膜 ４５、４６ スルーホール ４７ プラグ ４８〜５１ 第２層配線 ５２ 酸化シリコン膜 ５３ スルーホール ５４ プラグ ５５ 第３層配線 ５６ パッシベーション膜 １００ 枚葉式酸化炉 １０１ チャンバ １０２ａ、１０２ｂ ヒータ １０３ 均熱リング １０４ サセプタ １０５ 支持アーム １０６ 熱電対 １０７ ランプ １０８ ガス導入管 １０９ 貫通孔 １１０ 隔壁 １１１ 排気管 １４０ 水蒸気／水素混合ガス生成装置 １４１ａ 反応器 １４１ｂ 反応器 １４２ コイル １４３ ヒータ １４４ａ〜１４４ｃ ガス貯留槽 １４５ 配管 １４６ａ〜１４６ｅ マスフローコントローラ １４７ａ〜１４７ｅ 開閉バルブ １５０ 水素ガス除害装置 １５１ 配管 １５２ 逆止弁 １５３ 排気管 １５４ 水素ガスセンサ １５５ 冷却器 １６０ バッチ式縦型水素アニール炉 １６１ チャンバ １６２ａ、１６２ｂ ヒータ １６３ ウエハボート １６４ ボートエレベータ １６５ ガス導入管 １６６ 排気管 １６７ 配管 １７０ バッチ式縦型酸化炉 ＢＬ ビット線 Ｃ 情報蓄積用容量素子 ＭＡＲＹ メモリアレイ Ｑｎ ｎチャネル型ＭＯＳＦＥＴ Ｑｐ ｐチャネル型ＭＯＳＦＥＴ Ｑｓ メモリセル選択用ＭＩＳＦＥＴ ＳＡ センスアンプ ＷＤ ワードドライバ ＷＬ ワード線
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/336 (72)発明者 夏秋 信義 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 中塚 康彦 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 水素を含有した処理ガスを用いて半導体
    ウエハを気相処理する工程と、前記気相処理後の排ガス
    に含まれる水素を触媒によって酸素と反応させて除害す
    る工程とを含むことを特徴とする半導体集積回路装置の
    製造方法。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記排ガスに含まれる水素を除害する
    水素除害部は、前記半導体ウエハを気相処理する気相処
    理部の排気系に設けられていることを特徴とする半導体
    集積回路装置の製造方法。
  3. 【請求項３】 請求項２記載の半導体集積回路装置の製
    造方法であって、前記水素除害部は、前記気相処理部の
    排気系毎に設けられていることを特徴とする半導体集積
    回路装置の製造方法。
  4. 【請求項４】 請求項２記載の半導体集積回路装置の製
    造方法であって、前記水素除害部は、複数の前記気相処
    理部の排気系に１つの割合で設けられていることを特徴
    とする半導体集積回路装置の製造方法。
  5. 【請求項５】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記排ガスに含まれる水素を除害する
    処理を枚葉処理またはバッチ処理で行うことを特徴とす
    る半導体集積回路装置の製造方法。
  6. 【請求項６】 半導体基板の主面に形成されたゲート酸
    化膜上に少なくとも金属膜を含む導電膜を堆積した後、
    前記導電膜をパターニングしてＭＯＳＦＥＴのゲート電
    極を形成する工程と、触媒作用によって水素と酸素とか
    ら生成した水蒸気を含む水素ガスを所定の温度に加熱さ
    れた前記半導体基板の主面またはその近傍に供給し、前
    記半導体基板の主面を選択的に酸化することによって、
    前記ゲート電極の側壁端部のプロファイルを改善する工
    程と、酸化処理後の排ガスに含まれる水素を触媒によっ
    て酸素と反応させて除害する工程とを含むことを特徴と
    する半導体集積回路装置の製造方法。
  7. 【請求項７】 請求項６記載の半導体集積回路装置の製
    造方法であって、前記水蒸気を含む水素ガスの水蒸気／
    水素分圧比を、前記金属膜が還元され、前記半導体基板
    の主面が酸化される範囲内に設定することを特徴とする
    半導体集積回路装置の製造方法。
  8. 【請求項８】 請求項６記載の半導体集積回路装置の製
    造方法であって、前記導電膜は少なくともＴｉ膜を含
    み、前記Ｔｉ膜の酸化による前記ゲート電極の劣化が最
    小となるような低濃度の水蒸気を含む水素ガスを用いて
    前記半導体基板の主面を選択的に酸化することを特徴と
    する半導体集積回路装置の製造方法。
  9. 【請求項９】 請求項６記載の半導体集積回路装置の製
    造方法であって、前記導電膜は少なくともＷ膜を含み、
    酸化速度と酸化膜厚とが制御可能となるような低濃度の
    水蒸気を含む水素ガスを用いて前記半導体基板の主面を
    選択的に酸化することを特徴とする半導体集積回路装置
    の製造方法。
  10. 【請求項１０】 請求項６記載の半導体集積回路装置の
    製造方法であって、前記ゲート電極を構成する導電膜
    は、多結晶シリコン膜と、前記多結晶シリコン膜の上部
    に堆積した窒化金属膜と、前記窒化金属膜の上部に堆積
    した金属膜とからなることを特徴とする半導体集積回路
    装置の製造方法。
  11. 【請求項１１】 請求項１０記載の半導体集積回路装置
    の製造方法であって、前記窒化金属膜はＷＮまたはＴｉ
    Ｎからなり、前記金属膜はＷ、ＭｏまたはＴｉからなる
    ことを特徴とする半導体集積回路装置の製造方法。
  12. 【請求項１２】 半導体基板の主面に形成された膜厚が
    ５nm以下のゲート酸化膜上に少なくとも金属膜を含む導
    電膜を堆積した後、前記導電膜をパターニングしてＭＯ
    ＳＦＥＴのゲート電極を形成する工程と、触媒作用によ
    って水素と酸素とから生成され、かつ酸化膜形成の再現
    性および酸化膜厚の均一性が制御可能となるような低濃
    度の水蒸気を含む水素ガスを所定の温度に加熱された前
    記半導体基板の主面またはその近傍に供給し、前記半導
    体基板の主面を選択的に酸化することによって、前記ゲ
    ート電極の側壁端部のプロファイルを改善する工程と、
    酸化処理後の排ガスに含まれる水素を触媒によって酸素
    と反応させて除害する工程とを含むことを特徴とする半
    導体集積回路装置の製造方法。
  13. 【請求項１３】 半導体基板の主面に１層または複数層
    の配線を形成した後、最上層の配線の上部にパッシベー
    ション膜を堆積する工程と、前記パッシベーション膜を
    堆積する工程の途中または堆積する工程の前後に、水素
    を含有したガス雰囲気中で前記半導体基板を熱処理する
    ことによってＳｉのダングリングボンドを水素によりタ
    ーミネートする工程と、前記熱処理後の排ガスに含まれ
    る水素を触媒によって酸素と反応させて除害する工程と
    を含むことを特徴とする半導体集積回路装置の製造方
    法。
JP9148734A 1997-06-06 1997-06-06 半導体集積回路装置の製造方法 Withdrawn JPH10340909A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP9148734A JPH10340909A (ja) 1997-06-06 1997-06-06 半導体集積回路装置の製造方法
TW087106639A TW440964B (en) 1997-06-06 1998-04-29 Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
KR1019980020012A KR19990006526A (ko) 1997-06-06 1998-05-30 반도체 집적회로장치의 제조방법
US09/089,398 US6066508A (en) 1997-06-06 1998-06-03 Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US09/551,551 US6319860B1 (en) 1997-06-06 2000-04-18 Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US09/982,173 US6521550B2 (en) 1997-06-06 2001-10-19 Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US10/013,729 US6602808B2 (en) 1997-06-06 2001-12-13 Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US10/404,546 US6723665B2 (en) 1997-06-06 2003-04-02 Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9148734A JPH10340909A (ja) 1997-06-06 1997-06-06 半導体集積回路装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2002241885A Division JP2003179065A (ja) 2002-08-22 2002-08-22 半導体集積回路装置の製造方法
JP2003387022A Division JP2004172623A (ja) 2003-11-17 2003-11-17 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10340909A true JPH10340909A (ja) 1998-12-22

Family

ID=15459424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9148734A Withdrawn JPH10340909A (ja) 1997-06-06 1997-06-06 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (5) US6066508A (ja)
JP (1) JPH10340909A (ja)
KR (1) KR19990006526A (ja)
TW (1) TW440964B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
WO2006095752A1 (ja) * 2005-03-08 2006-09-14 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP2007142450A (ja) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
CN119347635A (zh) * 2024-12-25 2025-01-24 常州臻晶半导体有限公司 碳化硅晶片厚度量测控制装置及测量方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW462093B (en) 1997-03-05 2001-11-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device having a thin insulative film
JPH10335652A (ja) 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP3245136B2 (ja) * 1999-09-01 2002-01-07 キヤノン販売株式会社 絶縁膜の膜質改善方法
JP2001203211A (ja) * 2000-01-20 2001-07-27 Hitachi Kokusai Electric Inc 水素アニール処理方法及びその装置
US6667244B1 (en) * 2000-03-24 2003-12-23 Gerald M. Cox Method for etching sidewall polymer and other residues from the surface of semiconductor devices
US20040255862A1 (en) * 2001-02-26 2004-12-23 Lee Chung J. Reactor for producing reactive intermediates for low dielectric constant polymer thin films
JP2002270833A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003318124A (ja) * 2002-04-23 2003-11-07 Nec Electronics Corp トランジスタ特性の補正方法およびトランジスタの製造方法
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
US6887736B2 (en) * 2002-06-24 2005-05-03 Cermet, Inc. Method of forming a p-type group II-VI semiconductor crystal layer on a substrate
US7045376B2 (en) * 2003-10-08 2006-05-16 Toppoly Optoelectronics Corp. Method of passivating semiconductor device
US20070111372A1 (en) * 2004-07-20 2007-05-17 Cermet, Inc. Methods of forming a p-type group ii-vi semiconductor crystal layer on a substrate
JP2006156758A (ja) * 2004-11-30 2006-06-15 Elpida Memory Inc 半導体装置の製造方法
US7790561B2 (en) * 2005-07-01 2010-09-07 Texas Instruments Incorporated Gate sidewall spacer and method of manufacture therefor
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
JP4939864B2 (ja) * 2006-07-25 2012-05-30 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US8071440B2 (en) * 2008-12-01 2011-12-06 United Microelectronics Corporation Method of fabricating a dynamic random access memory
WO2011074604A1 (ja) * 2009-12-18 2011-06-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
JP6065366B2 (ja) * 2012-01-30 2017-01-25 富士通セミコンダクター株式会社 半導体装置の製造方法
CN104882485A (zh) * 2015-03-30 2015-09-02 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
US10665693B2 (en) 2015-04-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
JP7565885B2 (ja) * 2021-07-27 2024-10-11 三菱電機株式会社 半導体装置の製造方法および半導体製造装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3929422A (en) * 1969-10-15 1975-12-30 Koehler Mfg Co Means for recombining hydrogen and oxygen in a sealed battery and controlling recombination at catalyst surfaces
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPS6132429A (ja) 1984-07-25 1986-02-15 Hitachi Ltd 半導体素子の製造装置
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
JPS6452461A (en) * 1988-05-19 1989-02-28 Ueno Seiyaku Oyo Kenkyujo Kk Condom
KR0155158B1 (ko) * 1989-07-25 1998-12-01 카자마 젠쥬 종형 처리 장치 및 처리방법
US5202096A (en) * 1990-01-19 1993-04-13 The Boc Group, Inc. Apparatus for low temperature purification of gases
JP3129338B2 (ja) * 1991-11-29 2001-01-29 忠弘 大見 酸化膜形成装置
JP3207943B2 (ja) 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
JP3277340B2 (ja) 1993-04-22 2002-04-22 日本酸素株式会社 半導体製造工場向け各種ガスの製造方法及び装置
JP3027303B2 (ja) * 1994-09-13 2000-04-04 大陽東洋酸素株式会社 原料ガスとしてテトラエトキシシランを使用する化学蒸着装置から排出される排ガスの無害化処理方法及びその装置
US5472896A (en) * 1994-11-14 1995-12-05 United Microelectronics Corp. Method for fabricating polycide gate MOSFET devices
JPH0975651A (ja) * 1995-09-08 1997-03-25 Sony Corp 排ガス処理装置
EP1911722A2 (en) 1996-01-29 2008-04-16 FUJIKIN Inc. Method for generating moisture, reactor for generating moisture, method for controlling temperature of reactor for generating moisture, and method for forming platinum-coated catalyst layer
US5706674A (en) 1997-01-17 1998-01-13 Air Products And Chemicals, Inc. Argon recovery from silicon crystal furnace
TW462093B (en) 1997-03-05 2001-11-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device having a thin insulative film
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3808975B2 (ja) * 1997-06-17 2006-08-16 忠弘 大見 半導体製造用水分の発生方法
US6037273A (en) 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142450A (ja) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
WO2006095752A1 (ja) * 2005-03-08 2006-09-14 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
US7713883B2 (en) 2005-03-08 2010-05-11 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device, and substrate processing apparatus
JP4672007B2 (ja) * 2005-03-08 2011-04-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
CN119347635A (zh) * 2024-12-25 2025-01-24 常州臻晶半导体有限公司 碳化硅晶片厚度量测控制装置及测量方法

Also Published As

Publication number Publication date
US6723665B2 (en) 2004-04-20
US20020019149A1 (en) 2002-02-14
KR19990006526A (ko) 1999-01-25
US6319860B1 (en) 2001-11-20
US6521550B2 (en) 2003-02-18
TW440964B (en) 2001-06-16
US6066508A (en) 2000-05-23
US20030203646A1 (en) 2003-10-30
US20020042211A1 (en) 2002-04-11
US6602808B2 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
JPH10340909A (ja) 半導体集積回路装置の製造方法
KR100754087B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치
US6987069B2 (en) Fabrication process of a semiconductor integrated circuit device
US7300833B2 (en) Process for producing semiconductor integrated circuit device
CN100552956C (zh) 半导体集成电路器件和用于制造半导体集成电路器件的方法
JP2004172623A (ja) 半導体集積回路装置の製造方法
JP2003179065A (ja) 半導体集積回路装置の製造方法
JP2003338623A (ja) 半導体集積回路装置の製造方法
JP4620654B2 (ja) 半導体集積回路装置の製造方法
JP2006313920A (ja) 半導体集積回路装置の製造方法
JPH1197374A (ja) 半導体集積回路装置の製造方法
JPH1187362A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050210

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060327

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060829