JPH10327003A - 非可逆回路素子及び複合電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 低電源電圧に設定する場合の損失の増大，及
び周波数の狭帯域を回避できる非可逆回路素子を提供す
る。 【解決手段】 複数の中心電極２〜４を交差させて配置
し、該交差部分にフェライト５を配置するとともに直流
磁界ＨDCを印加するようにしたアイソレータ１（非可逆
回路素子）において、上記中心電極２〜４の何れか１つ
のポートＰ１にインピーダンス変換回路６を付加し、入
力インピーダンスＺｉを２＜Ｚｉ＜１２．５Ωに設定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯で使
用される非可逆回路素子、例えば集中定数型のアイソレ
ータ，サーキュレータに関する。

【０００２】

【従来の技術】最近、携帯電話機等の移動通信機器の分
野では、１／４πＱＰＳＫやＣＤＭＡといった帯域利用
効率の高いディジタル変調方式を採用した通信機器が採
用されつつある。このディジタル通信機器においては、
図９に示すように、送信電力増幅部に線形増幅器２０が
採用されている。これは入力整合回路２１，１段目増幅
素子２２，段間整合回路２３，２段目増幅素子２４，出
力整合回路２５を接続配置した構造となっている。

【０００３】このような線形増幅器２０を採用するにあ
たっては、電力増幅部での電力消費量が電池動作による
携帯電話機の通信可能時間に大きな影響を与えることか
ら、高効率化を図る上での技術改良が著しく進んでい
る。

【０００４】ところで、上記高効率線形増幅器は、負荷
インピーダンスの変化の影響を受け易い特性を持ってい
る。即ち、増幅の高効率化は負荷インピーダンスが望ま
しい値で一定の場合にのみ発揮される。例えば、アンテ
ナのように入力インピーダンスの変化が大きい負荷を上
記線形増幅器に直接接続すると、増幅器の効率が低下し
たり，入出力線形性が劣化したりするという問題が生じ
る。その結果、送信電力増幅部での電力消費量が増加し
て電池の放電が進み通信可能時間が短くなったり、また
送信波に歪みが生じ、隣接チャンネル・隣接周波数に妨
害波を発生してしまう場合がある。さらに変調歪みのた
めに受信側で復調不能となって送信そのものができなく
なるおそれがある。

【０００５】このような問題を解消するために、上記線
形増幅器２０とアンテナ２６との間に集中定数型のアイ
ソレータ２７を挿入する場合がある。このアイソレータ
は、図８に示すように、３つの中心電極３０〜３２を互
いに所定間隔ごとに交差させて配置し、該交差部分にフ
ェライト３３を配置するとともに、直流磁界ＨDCを印加
するように構成されており、上記中心電極３２のポート
Ｐ３に終端抵抗Ｒが接続されている。

【０００６】上記アイソレータ２７は負荷インピーダン
スの変化にかかわらず入力インピーダンスが安定である
ことから、アンテナからの反射を吸収して整合状態を改
善する機能を有している。これにより上記線形増幅器の
効率の低下，あるいは入出力線形性の劣化を防止してい
る。また上記線形増幅器２０の入力及び出力の特性イン
ピーダンスは５０Ωで設計するのが一般的であり、アイ
ソレータ２７においても入力インピーダンスは一般に５
０Ωに設定されており、これは高周波部品における標準
値となっている。

【０００７】一方、上記携帯電話機の小型化，軽量化に
伴って電池構成の簡略化も進んでおり、最近では３．６
〜６Ｖ程度の電圧に設定される場合がある。このため線
形増幅器の電源電圧も３．０〜６Ｖ程度に設定されてい
る。また上記線形増幅器の飽和電力（入力を増加しても
これ以上出力の増えない電力をいう）は、電源電圧と増
幅素子（トランジスタ，電界効果トランジスタ，その中
でも最近は特にＧａＡｓ−ＦＥＴ）の出力インピーダン
スで決定され、例えば定格出力電力が１Ｗ程度の線形電
力増幅器では飽和電力は余裕を持たせるために２Ｗ前後
に設定するのが一般的である。

【０００８】

【発明が解決しようとする課題】ところが、上記低電源
電圧とした場合、図９に示すように、出力増幅素子２４
の出力インピーダンスＺｏは２〜６Ω程度となり、通常
の５０Ωに設定される線形増幅器の出力インピーダンス
に比べてかなり低くなる。このような低いインピーダン
スを５０Ωに変換するには、インピーダンス変換比の大
きい出力整合回路２５を採用する必要があり、このため
変換回路における損失が増加するとともに良好な整合が
なされる周波数範囲が狭くなる。その結果、電力増幅器
の効率，動作周波数帯域を劣化させる要因になるという
問題がある。

【０００９】本発明は、上記実情に鑑みてなされたもの
で、低電源電圧に設定する場合の損失の増大，及び周波
数の狭帯域を回避でき、小型化，低価格化に貢献できる
非可逆回路素子及び複合電子部品を提供することを目的
としている。

【００１０】

【課題を解決するための手段】請求項１の発明は、複数
の中心電極を交差させて配置し、該交差部分にフェライ
トを配置するとともに直流磁界を印加するようにした非
可逆回路素子において、上記中心電極の何れか１つのポ
ートの入力及び出力インピーダンスＺｉｏを２＜Ｚｉｏ
＜１２．５Ωに設定したことを特徴としている。

【００１１】請求項２の発明は、請求項１と同様の非可
逆回路素子において、上記中心電極の何れか１つのポー
トにインピーダンス変換回路を付加し、該ポートの入力
インピーダンスＺｉを２＜Ｚｉ＜１２．５Ωに設定した
ことを特徴としている。

【００１２】請求項３の発明は、請求項２において、上
記インピーダンス変換回路が付加されていない残りのポ
ートの１つに終端抵抗を接続してアイソレータとしたこ
とを特徴としている。

【００１３】請求項４の発明は、請求項２又は３におい
て、上記インピーダンス変換回路が、Ｃ−Ｌ−Ｃのπ型
回路網により構成されていることを特徴としている。

【００１４】請求項５の発明は、請求項４において、上
記Ｃ−Ｌ−Ｃのπ型回路網のカットオフ周波数ｆｃが
０．７５×ｆｏ＜ｆｃ＜２×ｆｏとなるように設定され
ていることを特徴としている。

【００１５】請求項６の発明は、請求項２又は３におい
て、上記インピーダンス変換回路が、Ｌ−Ｃ−Ｌのπ型
回路網により構成されていることを特徴としている。

【００１６】請求項７の発明は、請求項２又は３におい
て、上記インピーダンス変換回路が、（２ｎ−１）・λ
ｇ／４（ｎは自然数，λｇは線路内波長）の分布定数ト
ランスに構成されていることを特徴としている。

【００１７】請求項８の発明は、磁気回路を構成するヨ
ーク内に、複数の中心電極を交差させて配置するととも
に該交差部分にフェライトを配置してなる磁性組立体
と、上記各中心電極のポートに接続された整合用コンデ
ンサとを収納した非可逆回路素子において、上記中心電
極の何れか１つのポートにインピーダンス変換回路を付
加するとともに上記ヨーク内に内蔵し、該ポートの入力
インピーダンスＺｉを２＜Ｚｉ＜１２．５Ωに設定した
ことを特徴としている。

【００１８】請求項９の発明は、請求項８において、上
記インピーダンス変換回路が、ヨーク内に配設された非
可逆回路構成部品に形成されていることを特徴としてい
る。

【００１９】請求項１０の発明は、請求項１ないし９の
何れかの非可逆回路素子を送信電力増幅器の出力部に接
続して１つのケース内に収納し、表面実装用端子を有
し、かつ６ボルト以下の電源電圧で動作することを特徴
とする複合電子部品。

【００２０】ここで、上記入力インピーダンスＺｉと
は、アイソレータの入力ポートのように、当該ポートが
電力を受けることをその機能として通常期待されるポー
トの特性インピーダンスの意味であり、出力インピーダ
ンスＺｏとは、増幅器の出力ポートのように当該ポート
が電力を送り出すことをその機能として通常期待される
ポートの特性インピーダンスの意味であり、さらに入力
及び出力インピーダンスＺｉｏとは、サーキュレータの
入出力ポートのように当該ポートが電力を受けること及
び送り出すことを共にその機能として通常期待されるポ
ートの特性インピーダンスの意味である。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。図１及び図２は、請求項１，
２，３，４，５の発明の一実施形態によるアイソレータ
を説明するための図であり、図１はアイソレータの等価
回路図、図２は本アイソレータが採用された携帯電話用
送信電力増幅器の構成図である。

【００２２】本実施形態の集中定数型アイソレータ１
は、３つの中心電極２，３，４を互いに電機的絶縁状態
にかつ所定角度をなすように交差させて配置し、該交差
部分にフェライト５を配置するとともに、永久磁石（不
図示）により直流磁界ＨDCを印加して構成されている。

【００２３】上記各中心電極２〜４と各ポートＰ１〜Ｐ
３との間には整合用容量Ｃ１〜Ｃ３が並列接続されてお
り、このうち１つのポートＰ３には終端抵抗器Ｒが接続
されている。これによりポートＰ１からの送信信号をポ
ートＰ２に伝送し、該ポートＰ２から侵入する反射波を
終端抵抗器Ｒで吸収する。

【００２４】そして上記ポートＰ１にはインピーダンス
変換回路６が付加されている。このインピーダンス変換
回路６により上記ポートＰ１のインピーダンスのみ２〜
１２．５Ωに設定されており、ポートＰ２のインピーダ
ンスは５０Ωに設定されている。上記インピーダンス変
換回路６はアイソレータ１内に一体に内蔵されている。

【００２５】上記インピーダンス変換回路６は、インダ
クタンスＬとキャパシタＣとのＣ−Ｌ−Ｃπ型回路網か
らなるもので、このπ型回路網のカットオフ周波数ｆｃ
は０．７５×ｆｏ＜ｆｃ＜２×ｆｏの範囲となるように
設定されている。

【００２６】また上記アイソレータ１は、送信電力増幅
器１０とアンテナ１１との間に挿入されている。この電
力増幅器１０は、入力整合回路１２，１段目増幅素子１
３，段間整合回路１４，２段目増幅素子１５，及び出力
整合回路１６を備えており、該出力整合回路１６の出力
部に上記アイソレータ１が接続されている。

【００２７】次に本実施形態の作用効果について説明す
る。本実施形態のアイソレータ１によれば、送信信号が
入力されるポートＰ１にインピーダンス変換回路６を付
加し、インピーダンスを２〜１２．５Ωに設定したの
で、出力増幅素子１５からの低いインピーダンスを安定
したインピーダンスに変換することが可能となる。

【００２８】これにより、上述のインピーダンス変換比
の大きい整合回路を設ける必要はなくなり、リアクタン
ス成分だけを除去する出力整合回路１６を採用すること
ができる。その結果、３〜６ボルトの低電源電圧に設定
する場合の挿入損失を小さくできるとともに、周波数帯
域を広くでき、品質に対する信頼性を向上できる。ひい
ては携帯電話機の小型化，軽量化に貢献できる。

【００２９】本実施形態では、インピーダンス変換回路
６のカットオフ周波数ｆｃを０．７５×ｆｏ＜ｆｃ＜２
×ｆｏの範囲としたので、これにより低域通過フィルタ
として機能することとなり、送信電力増幅器１０で発生
する不要な高調波を抑制除去でき、この点からも信頼
性，高性能化に貢献できる。

【００３０】なお、上記実施形態では、集中定数型アイ
ソレータ１を例にとって説明したが、本発明は、図３に
示すように、３ポート型のサーキュレータ４０にも勿論
適用でき、この場合にも何れか１つのポートＰ１にイン
ピーダンス変換回路６を付加することにより上記実施形
態と同様の効果が得られる。

【００３１】図４は、請求項６の発明の一実施形態によ
るサーキュレータを説明するための等価回路図であり、
図中、図１と同一符号は同一又は相当部分を示す。

【００３２】本実施形態の集中定数型サーキュレータ４
１は、３つの中心電極２〜４の交差部分にフェライト５
を配置するとともに直流磁界ＨDCを印加して構成されて
いる。そして上記サーキュレータ４１の１つのポートＰ
１にはインピーダンス変換回路４２が付加されており、
該インピーダンス変換回路４２はＬ−Ｃ−Ｌのπ型回路
網からなるものである。

【００３３】本実施形態においても、低いインピーダン
スを安定したインピーダンスに変換することが可能とな
り、上記実施形態と同様の効果が得られる。

【００３４】図５は、請求項７の発明の一実施形態によ
るサーキュレータを説明するための等価回路図であり、
図中、図１と同一符号は同一又は相当部分を示す。

【００３５】本実施形態のサーキュレータ４１は１つの
ポートＰ１にインピーダンス変換回路４３を付加し、該
変換回路４３を（２ｎ−１）・λｇ／４の分布定数トラ
ンスにより構成した場合である。本実施形態において
も、上記実施形態と同様の効果が得られる。

【００３６】図６及び図７は、請求項１０の発明の一実
施形態による複合電子部品を説明するための図であり、
図中、図１及び図２と同一符号は同一又は相当部分を示
す。

【００３７】本実施形態のアイソレータ１は、ポートＰ
１にインピーダンス変換回路６を付加してなり、基本的
構造は上記実施形態と同様である。そして本アイソレー
タ１は６ボルト以下の電源電圧で動作する送信電力増幅
器５０内に一体に内蔵されている。

【００３８】上記送信電力増幅器５０は、回路基板５１
に上述の入力整合回路１２，１段目増幅素子１３，段間
整合回路１４，２段目増幅素子１５，及び出力整合回路
１６を実装し、各素子１２〜１６をマイクロストリップ
ライン５４により接続してなり、該出力整合回路１６の
出力部に上記アイソレータ１が接続されている。

【００３９】また上記回路基板５１にはシールドケース
５２が装着されており、該ケース５２と回路基板５１と
の間から表面実装用の入出力，及びアース端子５３が突
出している。

【００４０】本実施形態では、送信電力増幅器５０内に
アイソレータ１を内蔵して一体化したので、１つの複合
電子部品として構成できることから、回路構成を単純化
できるとともに、小型化でき、携帯電話機の小型化に貢
献できる。

【００４１】ここで、近年の携帯電話機等の小型化，軽
量化に伴って回路基板の薄板化が進んでおり、これに対
してマイクロストリップラインのライン幅も極端に狭く
なる。例えば、回路基板の板厚を０．１ｍｍとした場合
の特性インピーダンス５０Ωのライン幅は０．１７ｍｍ
となり、また板厚を０．３ｍｍとした場合の特性インピ
ーダンス５０Ωのライン幅は０．５ｍｍとなる。

【００４２】このようにライン幅が狭くなると、マクイ
ロストリップラインの幅精度が得られず整合不良を起こ
す場合があり、また半田付け用実装パッドを上記ライン
幅に対して幅広とする必要があることから、該実装パッ
ドでの整合不良を起こすという問題が生じる。さらにラ
イン幅が狭くなるとそれだけ伝送損失も大きくなる。

【００４３】これに対して本実施形態のように特性イン
ピーダンスを２〜１２．５Ωに設定した場合には、回路
基板５１の薄板化に係わらずマイクロストリップライン
５４のライン幅を広くすることが可能となり、上記整合
不良の問題，及び伝送損失の問題を解消できる。また半
田付け用実装パッド５５を幅広にしても整合不良を起こ
すのを回避できるので、表面実装を行う際のアイソレー
タ１の位置ずれによる接続不良等の実装性の悪化を防止
でき、接続強度を向上できる。

【００４４】これにより通信機器等の生産性，及び堅牢
性を向上でき、ひいては安価で信頼性の高い通信機を提
供できる。なお、上記マイクロストリップラインに限ら
れるものではなく、ストリップライン線路，コプレーナ
線路，グランデッド・コプレーナ線路等の伝送線路の場
合にも同様である。

【００４５】また特性インピーダンス５０Ω以外の信号
で変換を行う場合、上記電力増幅器５０内にアイソレー
タ１を内蔵したので、例えばユーザが直接非５０Ω系の
箇所を扱う必要がなく、設計変更等の手間を不要にでき
る。

【００４６】図１０ないし図１４は、請求項８，９の発
明の一実施形態による非可逆回路素子を説明するための
図である。本実施形態では、上述のインピーダンス変換
回路を内蔵したアイソレータの具体的構造を説明する。
図中、図１と同一符号は同一又は相当部分を示す。

【００４７】図において、１は移動通信機器の送信電力
増幅部に接続される集中定数型アイソレータであり、こ
れは磁性体金属からなる箱状の上ヨーク６０の内面に矩
形状の永久磁石６１を貼着するとともに、該上ヨーク６
１に同じく磁性体金属からなる下ヨーク６２を装着して
磁気閉回路を形成し、該下ヨーク６２の底面６２ａ上に
樹脂ケース６３を配置するとともに、該樹脂ケース６３
に磁性組立体６４を配置し、該磁性組立体６４に上記永
久磁石６１により直流磁界を印加するように構成されて
いる。

【００４８】上記磁性組立体６４は、円板状のフェライ
ト５の上面に３本の中心電極２，３，４を絶縁シート
（不図示）を介在させて１２０度角度ごとに交差するよ
うに折り曲げて配置し、各中心電極２〜４の一端側の入
出力ポートＰ１，Ｐ２，Ｐ３を外方に突出するととも
に、他端側のアース部７をフェライト４の底面に当接し
た構造のものである。

【００４９】上記樹脂ケース６３は電気的絶縁部材から
なり、矩形枠状の側壁６３ａに底壁６３ｂを一体形成し
た構造のもので、この底壁６３ｂには挿通孔６３ｃが形
成されており、該底壁６３ｂの挿通孔６３ｃの周縁部に
はそれぞれ各単板型整合用コンデンサＣ１〜Ｃ３を位置
決め収納する凹部６３ｄ，及び単板型終端抵抗Ｒを位置
決め収納する凹部６３ｅが形成されている。上記挿通孔
６３ａには磁性組立体６４が挿入されており、該磁性組
立体６４のアース部７は下ヨーク６２の底面６２ａに接
続されている。

【００５０】上記樹脂ケース６３の左, 右側壁６３ａ外
面の一端側には入出力端子６６，６７が配設されてお
り、該各入出力端子６６，６７の延長端は底壁６３ａ上
面の左, 右コーナー部に露出している。左, 右側壁６３
ａ外面の他端側にはアース端子６８，６８が配設されて
おり、該各アース端子６８の延長端は上記凹部６３ｄ，
６３ｅの上面に露出して各コンデンサＣ１〜Ｃ３，終端
抵抗Ｒの下面電極に接続されている。また上記底壁６３
ｂ上面の入出力端子６６，６７の中間部には金属導体片
６９が配設されており、該金属導体片６９の延長端は底
壁６３ｂに露出して下ヨーク６２の底面６２ａに接続さ
れている。上記入出力端子６６，６７，アース端子６
８，金属導体片６９は樹脂ケース６３内に一部をインサ
ートモールドして形成されたものである。

【００５１】上記各整合用コンデンサＣ１〜Ｃ３の上面
電極には各中心電極２〜４のポートＰ１〜Ｐ３が接続さ
れており、このうちポートＰ２の先端は上記入出力端子
６６に、ポートＰ３の先端は終端抵抗Ｒに接続されてい
る。

【００５２】上記磁性組立体６４と永久磁石６１との間
には矩形板状のスペーサ部材７０が配設されている。こ
のスペーサ部材７０は、ガラスエポキシ系，プラスチッ
ク系，テフロン系等のプリント基板、セラミック基板、
あるいは弾性を有する液晶ポリマー等の樹脂からなるも
のであり、中央部には孔７０ａが形成されている。この
孔７０ａは整合用コンデンサＣ１〜Ｃ３や中心電極２〜
４を効果的に押圧するためのもので、必ずしも形成する
必要はない。

【００５３】上記スペーサ部材７０は、下ヨーク６２に
上ヨーク６０を嵌装すると同時に永久磁石６１を介して
磁性組立体６４，樹脂ケース６３を下ヨーク６２に、各
中心電極２〜４のポートＰ１〜Ｐ３を整合用コンデンサ
Ｃ１〜Ｃ３，終端抵抗Ｒに、また該各整合用コンデンサ
Ｃ１〜Ｃ３，終端抵抗Ｒを樹脂ケース６３にそれぞれ電
気的，機械的に押圧固定している。これにより各構成部
品同士を半田付けする際の専用治具を不要にでき作業工
数の削減が可能となり、またユーザリフローにより表面
実装する際のオープン不良を防止している。

【００５４】そして上記スペーサ部材７０には、図３
（ａ），図３（ｂ）に示すように、Ｃ−Ｌ−Ｃのπ型回
路網からなるインピーダンス変換回路６が形成されてい
る。このインピーダンス変換回路６は、スペーサ部材７
０にインダクタンス電極７１及び第１，第２コンデンサ
電極７２，７３を圧着，印刷等によりパターン形成して
構成されている。なお、上記電極７１〜７３はスペーサ
部材内に金属片をインサートモールドして形成してもよ
い。ここで、図３（ａ）はスペーサ部材７０の上面に形
成された電極を示す平面図であり、図３（ｂ）はスペー
サ部材７０の下面に形成された電極を透視で示した平面
図である。

【００５５】上記インダクタンス電極７１の一端部７１
ａはスルーホール電極７４に、他端部７１ｂは上記第１
コンデンサ電極７２の一端部７２ａに接続されている。
この第１コンデンサ電極７２の他端部７２ｂはスルーホ
ール電極７５に接続されている。

【００５６】上記スペーサ部材７０の下面には該部材７
０を挟んで上記第１コンデンサ電極７２に対向する第２
コンデンサ電極７３が形成されており、該第２コンデン
サ電極７３に続いて上記他端部７１ｂと一端部７２ａと
の接続部に対向する第１接続電極７６が接続形成されて
いる。

【００５７】また上記スペーサ部材７０下面の第１コン
デンサ電極７２の他端部７２ｂに対向する部分には第２
接続電極７７が形成されており、両電極７２ｂ，７７は
上記スルーホール電極７５により接続されている。さら
に上記スペーサ部材７０下面のインダクタンス電極７１
の一端部７１ａに対向する部分には第３接続電極７８が
形成されており、両電極７１ａ，７８は上記スルーホー
ル電極７４により接続されている。

【００５８】上記第１接続電極７６は金属導体片６９を
介して下ヨーク６２に接続され、第２接続電極７７は一
方側の入出力端子６７に接続されており、第３接続電極
７８は中心電極２のポートＰ１，及び整合用コンデンサ
Ｃ１の上面電極に接続されている。

【００５９】このようにして本実施形態のアイソレータ
１は、図１３，図１４の等価回路図に示すように、イン
ダクタンス電極７１で形成されるインダクタンスＬｆは
第１コンデンサ電極７２を介して中心電極２のポートＰ
１と入出力端子６７との間に直列接続され、第１，第２
コンデンサ電極７２，７３で形成されるコンデンサＣｆ
１は入出力端子６７と金属導体片６９（アース）との間
に並列接続されている。

【００６０】そして、上記ポートＰ１の整合用コンデン
サＣ１は、アイソレータ本来の整合用回路として機能す
るコンデンサＣｏと、コンデンサＣｆ２との並列容量と
で表され、このコンデンサＣｆ２とインダクタンスＬｆ
とコンデンサＣｆ１とでＣ−Ｌ−Ｃのインピーダンス変
換回路６が構成されている。

【００６１】本実施形態によれば、ポートＰ１にインピ
ーダンス変換回路６を付加し、該インピーダンスを２〜
１２．５Ωに設定したので、上述と同様に低いインピー
ダンスを安定したインピーダンスに変換することが可能
となり、低電源電圧に設定する場合の挿入損失を小さく
できるとともに、周波数帯域を広くでき、上記実施形態
と同様の効果が得られる。

【００６２】上記アイソレータ１の構成部品であるスペ
ーサ部材７０にインピーダンス変換回路６を形成したの
で、該インピーダンス変換回路６をアイソレータ１に内
蔵でき、変換回路を別途設ける場合の部品コストの上
昇，及び大型化を回避でき、ひいては移動通信機器の小
型化，低価格化に貢献できる。また上記スペーサ部材７
０を有効利用して形成したので、アイソレータの外形寸
法が大きくなることはなく、この点からも小型化，軽量
化に貢献できる。

【００６３】なお、上記実施形態では、インピーダンス
変換回路をスペーサ部材に形成した場合を例にとった
が、本発明はこれに限られるものではなく、ヨーク内に
配設された非可逆回路を構成する他の基板，あるいは部
品等にに形成すればよい。

【００６４】

【発明の効果】以上のように請求項１の発明に係る非可
逆回路素子によれば、中心電極の何れか１つのポートの
入力及び出力インピーダンスＺｉｏを２＜Ｚｉｏ＜１
２．５Ωに設定したので、低いインピーダンスを安定し
たインピーダンスに変換することが可能となり、インピ
ーダンス変換比の大きい整合回路を設ける必要はなくな
ることから、低電源電圧に設定する場合の挿入損失を小
さくできるとともに、周波数帯域を広くでき、品質に対
する信頼性を向上できる効果がある。

【００６５】請求項２の発明では、中心電極の何れか１
つのポートにインピーダンス変換回路を付加し、入力イ
ンピーダンスＺｉを２＜Ｚｉ＜１２．５Ωに設定したの
で、上記同様に安定したインピーダンスに変換すること
ができ、請求項１と同様の効果が得られる。

【００６６】請求項３の発明では、インピーダンス変換
回路が付加されていない残りの１つのポートに終端抵抗
を接続したので、アイソレータとして機能することとな
り、携帯電話機の送信電力増幅器での整合状態の改善効
果がある。

【００６７】請求項４の発明では、上記インピーダンス
変換回路をＣ−Ｌ−Ｃのπ型回路網により構成したの
で、上記請求項１と同様の効果が得られる

【００６８】請求項５の発明では、上記Ｃ−Ｌ−Ｃπ型
回路網のカットオフ周波数ｆｃを０．７５×ｆｏ＜ｆｃ
＜２×ｆｏの範囲としたので、低域通過フィルタとして
機能することとなり、送信電力増幅器で発生する不要な
高調波を抑制除去でき、信頼性，高性能化に貢献できる
効果がある。

【００６９】請求項６の発明では、上記インピーダンス
変換回路をＬ−Ｃ−Ｌのπ型回路網により構成したの
で、上記請求項１と同様の効果が得られる。

【００７０】請求項７の発明では、上記インピーダンス
変換回路を（２ｎ−１）・λｇ／４（ｎは自然数，λｇ
は線路内波長）の分布定数トランスに構成したので、上
記請求項１と同様の効果が得られる。

【００７１】請求項８の発明では、インピーダンス変換
回路をヨーク内に内蔵したので、別回路を用いる場合の
コスト上昇及び大型化を回避でき、小型化，低価格化に
貢献できる効果がある。

【００７２】請求項９の発明では、インピーダンス変換
回路をヨーク内に配設された非可逆回路構成部品に形成
したので、該部品を有効利用して形成でき、小型化，軽
量化に貢献できる効果がある。

【００７３】請求項１０の発明では、６ボルト以下の電
源電圧で動作する送信電力増幅器内に非可逆回路素子を
一体に内蔵したので、回路構成を簡単にできるととも
に、小型化に貢献できる効果があり、またライン幅を広
く設定でき、整合不良の発生を防止できる効果がある。

【図面の簡単な説明】

【図１】請求項１〜５の発明の一実施形態による集中定
数型アイソレータの等価回路図である。

【図２】上記アイソレータが採用された送信電力増幅器
の構成図である。

【図３】サーキュレータに適用した場合の等価回路図で
ある。

【図４】請求項６の発明の一実施形態による集中定数型
サーキュレータの等価回路図である。

【図５】請求項７の発明の一実施形態による集中定数型
サーキュレータの等価回路図である。

【図６】請求項１０の発明の一実施形態によるアイソレ
ータを内蔵した送信電力増幅器（複合電子部品）の構成
図である。

【図７】上記送信電力増幅器の分解斜視図である。

【図８】一般的なアイソレータの等価回路図である。

【図９】一般的な送信電力増幅器の構成図である。

【図１０】請求項８，９の発明による集中定数型アイソ
レータの分解斜視図である。

【図１１】上記アイソレータの樹脂ケースの平面図であ
る。

【図１２】上記アイソレータのスペーサ部材の平面図で
ある。

【図１３】上記アイソレータの等価回路図である。

【図１４】上記アイソレータの低域通過フィルタ部分の
回路図である。

【符号の説明】

１ アイソレータ（非可逆回路素
子） ２〜４ 中心電極 ５ フェライト ６，４２，４３ インピーダンス変換回路 ４０，４１ サーキュレータ（非可逆回路素
子） ５０ 送信電力増幅器 ６０，６２ 上，下ヨーク ６１ 永久磁石 ６４ 磁性組立体 ７０ スペーサ部材（非可逆回路構成
部品） ７１ インダクタンス電極（インダク
タンスＬｆ） ７２，７３ コンデンサ電極（コンデンサＣ
ｆ１） Ｐ１〜Ｐ３ ポート Ｃ１〜Ｃ３ 整合用コンデンサ

フロントページの続き (72)発明者 芦田 良彦 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の中心電極を交差させて配置し、該
   交差部分にフェライトを配置するとともに直流磁界を印
   加するようにした非可逆回路素子において、上記中心電
   極の何れか１つのポートの入力及び出力インピーダンス
   Ｚｉｏを２＜Ｚｉｏ＜１２．５Ωに設定したことを特徴
   とする非可逆回路素子。
2. 【請求項２】 複数の中心電極を交差させて配置し、該
   交差部分にフェライトを配置するとともに直流磁界を印
   加するようにした非可逆回路素子において、上記中心電
   極の何れか１つのポートにインピーダンス変換回路を付
   加し、該ポートの入力インピーダンスＺｉを２＜Ｚｉ＜
   １２．５Ωに設定したことを特徴とする非可逆回路素
   子。
3. 【請求項３】 請求項２において、上記インピーダンス
   変換回路が付加されていない残りのポートの１つに終端
   抵抗を接続してアイソレータとしたことを特徴とする非
   可逆回路素子。
4. 【請求項４】 請求項２又は３において、上記インピー
   ダンス変換回路が、Ｃ−Ｌ−Ｃのπ型回路網により構成
   されていることを特徴とする非可逆回路素子。
5. 【請求項５】 請求項４において、上記Ｃ−Ｌ−Ｃのπ
   型回路網のカットオフ周波数ｆｃが０．７５×ｆｏ＜ｆ
   ｃ＜２×ｆｏとなるように設定されていることを特徴と
   する非可逆回路素子。
6. 【請求項６】 請求項２又は３において、上記インピー
   ダンス変換回路が、Ｌ−Ｃ−Ｌのπ型回路網により構成
   されていることを特徴とする非可逆回路素子。
7. 【請求項７】 請求項２又は３において、上記インピー
   ダンス変換回路が、（２ｎ−１）・λｇ／４（ｎは自然
   数，λｇは線路内波長）の分布定数トランスにより構成
   されていることを特徴とする非可逆回路素子。
8. 【請求項８】 磁気回路を構成するヨーク内に、複数の
   中心電極を交差させて配置するとともに該交差部分にフ
   ェライトを配置してなる磁性組立体と、上記各中心電極
   のポートに接続された整合用コンデンサとを収納した非
   可逆回路素子において、上記中心電極の何れか１つのポ
   ートにインピーダンス変換回路を付加するとともに上記
   ヨーク内に内蔵し、該ポートの入力インピーダンスＺｉ
   を２＜Ｚｉ＜１２．５Ωに設定したことを特徴とする非
   可逆回路素子。
9. 【請求項９】 請求項８において、上記インピーダンス
   変換回路が、ヨーク内に配設された非可逆回路構成部品
   に形成されていることを特徴とする非可逆回路素子。
10. 【請求項１０】 請求項１ないし９の何れかの非可逆回
    路素子を送信電力増幅器の出力部に接続して１つのケー
    ス内に収納し、表面実装用端子を有し、かつ６ボルト以
    下の電源電圧で動作することを特徴とする複合電子部
    品。