JPH10271419A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】コントロールＩＣ回路で発生するクロック信号
の周波数をアスペクト比９：１６と３：４の映像を表示
する場合で変える必要がなく、かつ位相精度が同一で異
なったアスペクト比の映像信号を同一の液晶表示パネル
に表示させる装置を提供する。 【解決手段】 表示すべき映像信号に同期しかつ例え
ばアスペクト比が９対１６である画像の水平方向の画素
数の２倍の周波数を持つて基準クロック信号ｆｏｒｇを
ＰＬＬ５２から発生させ、この基準クロック信号をタイ
ミング発生回路５３で１／２に分周して９対１６のアス
ペクト比に対応する第１のクロック信号ｆ１を発生さ
せ、また基準クロック信号を３分の２の周波数に分周し
て第２クロック信号ｆ２を形成させ、与えられた映像信
号のアスペクト比に応じてこの第１、第２のクロック信
号ｆ１，ｆ２を選択的に信号線駆動回路に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は特にアスペクト比
が９対１６である液晶表示パネルを有し、この９対１６
のアスペクト比を含む複数のアスペクト表示モードを有
する液晶表示装置に関する。

【０００２】

【従来の技術】表示画面の縦と横の比、すなわちアスペ
クト比が９対１６である横長の液晶表示パネルがたとえ
ばハイビジョン用のテレビジョン受像機に用いられてい
る。しかしながらこのような９対１６のアスペクト比の
液晶表示パネルに３対４の通常のアスペクト比を持つテ
レビジョン受像信号を供給すると、横方向に引き伸ばさ
れた画像が表示されてしまい、３対４の正しいアスペク
ト比で画像表示が行われない。たとえば、３対４のアス
ペクト比の画像中に含まれている真円の映像を９対１６
のアスペクト比で表示すると、横方向に引き伸ばされた
横長の円となってしまう。したがってこのような場合は
９対１６のアスペクト比の液晶表示パネルのうち９対１
２（＝３対４）となる部分のみを用いて３対４のアスペ
クト比の画像を表示するようにモード切り替えが行われ
る。

【０００３】アスペクト比が異なっていても、与えられ
た映像信号の１水平走査期間内にそれぞれのアスペクト
比に対応する異なる周波数のクロック信号を発生させて
信号線駆動回路に供給すれば、それぞれのアスペクト比
に応じて画像を正しく表示できることになる。

【０００４】従来では、映像信号に含まれる水平同期信
号に位相同期したＰＬＬ回路の出力電圧をたとえば１個
の電圧制御発振器（ＶＣＯ）に供給して、この出力電圧
を変えることによりそれぞれのアスペクト比に対応する
異なる周波数のクロック信号を発振させている。

【０００５】即ち、前記液晶表示パネルにアスペクト比
９：１６及び３：４の映像を表示させる際に必要となる
周波数として９：１６の場合にｆｌとし、Ｎを画素数、
Ｔをデー夕取り込み期間とすると、Ｔは （１／ｆｌ）×Ｎ＝Ｔ …（１） で表される。

【０００６】同様にアスペクト比３：４の場合、ｆ２を
３：４の場合の周波数とすると、ここで必要となる画素
数は（３／４）×Ｎとなるので、同じデー夕取り込み期
間Ｔに対して（１／ｆ２）×（３／４）×Ｎ＝Ｔとなる
から、 （３×Ｎ）／（４×ｆ２）＝Ｔ …（２） となる。

【０００７】よって、１式と２式の左辺は等しく、ここ
で表される周波数forgを基準クロック周波数とすると、 ３×ｆｌ＝４×ｆ２＝forg …（３） の関係が得られる。

【０００８】この３式から９：１６のアスペクト比を持
つ映像信号には基準クロック周波数forgの３倍、また、
３：４の映像信号には４倍の周波数を持つクロックパル
ス信号が必要となる事がわかる。

【０００９】このような２種類のクロックパルス信号を
得るために前述したように従来では、ＶＣＯ発振器の発
振周波数を変えることで対応していた。

【００１０】

【発明が解決しようとする課題】しかしながら、この方
法ではＰＬＬ回路のＶＣＯで発振されるクロック信号の
周波数が２種類になるため、走査線、信号線の駆動回路
を制御するために用いられるコントロールＩＣユニット
をこれらの２つの異なる周波数のクロック信号で動作さ
せなければならず、また、これらのクロック信号の発生
時にその位相の精度を常に保つことが困難であり、その
対策のために別の回路が必要となる。このため回路構成
が複雑になり製造コストが増加する原因となる。

【００１１】そこでこの発明は、９対１６を含む異なる
アスペクト比を持つ複数種類の映像信号に対応して複数
の周波数を持ちそれぞれ高い位相精度を持つクロック信
号を簡単な回路構成で形成することができる液晶表示装
置を提供することを目的とする。

【００１２】

【課題を解決するための手段】この発明の液晶表示装置
は、複数の表示画素が配列されて成る水平画素ラインを
複数本備えて構成される所定のアスペクト比の有効表示
領域を含む液晶表示パネルと、一水平走査期間と前記一
水平画素ラインとを構成する表示画素数とに関連した第
１周波数が１よりも大きい正の数倍されて成る基準クロ
ック信号を発生する手段と、前記基準クロック信号を分
周して前記第１周波数を成す第１クロック信号を生成す
る第１の分周手段と、前記基準クロック信号を分周して
前記第１周波数よりも小さい第２周波数を成す第２クロ
ック信号を生成する第２の分周手段と、前記第１クロッ
ク信号と前記第２クロック信号とを選択出力する選択手
段と、各前記水平画素ライン毎に、入力されるシリアル
映像信号を前記選択手段からのクロック信号に基いて対
応する前記表示画素に直並列変換して表示信号として供
給する映像信号供給回路とから構成されている。

【００１３】上記の構成により、表示すべき映像信号に
同期しかつ水平方向の画素数の所定の正の数倍の周波数
を持つて基準クロック信号を発生させ、この基準クロッ
ク信号を分周して第１のクロック信号を発生させ、前記
基準クロック信号を第１のクロック信号より小さい第２
の周波数に分周して第２クロック信号を形成させ、与え
られた映像信号に応じてこの第１、第２のクロック信号
を選択的に用いて映像信号表示制御ができ、それぞれ位
相精度が高い第１、第２のクロック信号を簡単な回路構
成により得ることができる。

【００１４】

【発明の実施の形態】以下、この発明の第１の実施の形
態について図面を参照して説明する。

【００１５】図１はこの第１の実施の形態である液晶表
示装置１０の回路構成を示すブロック図である。図１に
おいて、液晶表示装置１０は、例えばアスペクト比９：
１６の液晶パネルを有するＴＶ受像機に組込まれ、アス
ペクト比９：１６の画像を表示するためのハイビジョン
映像信号を同期信号と共に発生する映像信号源４０、お
よびアスペクト比３：４の画像を表示するためのＮＴＳ
Ｃ方式の映像信号を同期信号と共に発生する映像信号源
４１とに接続される。

【００１６】これらの映像信号源４０、４１は前記ＴＶ
受像機に組み込まれたハイビジョンおよびＮＴＳＣ方式
のテレビジョン信号の受信回路であり、あるいはＴＶ受
像機の外部に接続されたハイビジョン映像信号もしくは
ＮＴＳＣ方式の映像信号を磁気テープやディスクなどの
記憶媒体から読み出す再生装置である。

【００１７】この液晶表示装置１０はスクリーンのアス
ペクト比が９：１６に設定された液晶パネル３０とハイ
ビジョン映像信号およびＮＴＳＣ映像信号に基づいて液
晶パネル３０を制御するパネル制御部ＣＮＴとで構成さ
れる。

【００１８】この液晶表示装置１０では、アスペクト比
９：１６のハイビジョン信号画像が図２の（ａ）に示す
ように液晶パネル３０のスクリーン全体に表示され、ア
スペクト比３：４のＮＴＳＣ信号画像が図２の（ｂ）に
示すようにこのスクリーンの左側の３／４の領域Ｉに表
示される。残りの領域ＩＩには例えば文字情報などが表
示される。

【００１９】図１において、液晶表示パネル３０はマト
リクス状に配列される複数の画素電極３１、これら画素
電極３１の行方向に沿って形成され走査信号を伝送する
複数の走査線３３、これら画素電極３１の列方向に沿っ
て形成される複数の信号線３４、およびこれら走査線３
３および信号線３４との交差位置にそれぞれ対応して形
成される複数のスイッチング素子３２を含むアレイ基板
を有する。この液晶表示パネル３０は、図示しないがさ
らにこのアレイ基板の複数の画素電極３１に対向する対
向電極を含む対向基板と、これらアレイ基板および対向
基板間に保持される液晶層とより構成される。

【００２０】各スイッチング素子３２は、走査線３３に
接続されるゲートおよび信号線３４および画素電極３１
間に接続されるカレントパスを持つ薄膜トランジスタ
（ＴＦＴ）で構成され、この走査線３３を介して供給さ
れる走査信号により導通し、表示信号に応じて設定され
た信号線３４の電位を画素電極３１に印加する。

【００２１】液晶表示パネル３０のスクリーンは複数の
画素電極３１並びにこれら画素電極３１にそれぞれ対応
するスイッチング素子３２、液晶層部分、および対向電
極部分からなる複数の画素で構成され、各々の画素にお
ける液晶層の光透過率はこれら画素電極３１と対向電極
との間の電位差により制御される。

【００２２】パネル制御部ＣＮＴは後で詳細に説明する
コントロールＩＣユニット１４、映像選択回路１５、第
１スイッチ回路１６、第２スイッチ回路１７，映像信号
処理回路１９、信号線駆動回路２０、および走査線駆動
回路２１を含む。

【００２３】映像選択回路１５はアスペクト比９：１６
で表示を行うか、あるいは３：４で表示を行うかの選択
を行うための回路であって、例えばユーザのマニュアル
指定動作に従って第１、第２スイッチ回路１６、１７を
切り替えてハイビジョン映像信号発生源４０およびＮＴ
ＳＣ映像信号源４１の出力信号のいずれかを映像信号処
理回路１９に供給する。

【００２４】第１スイッチ回路１６の切り替え接点はコ
ントロールＩＣユニット１４に接続されており、選択さ
れたハイビジョンあるいはＮＴＳＣの映像信号の水平同
期信号がこのコントロールＩＣユニット１４に供給され
る。なお、ユーザのマニュアル指定動作に従って映像選
択回路１５からは表示モード切り替え信号が発生され、
これは後述するコントロールＩＣユニット１４中の切り
替え回路に供給される。

【００２５】映像信号処理回路１９はコントロールＩＣ
ユニット１４から選択されたアスペクト比に応じた適正
な周波数のクロック信号を受け、更に液晶パネル３０を
適切に駆動するためにガンマ補正等の映像信号処理を行
う。

【００２６】走査線駆動回路２１もコントロールＩＣユ
ニット１４から所定の周波数のクロック信号を受け、こ
れに応じて複数の走査線３３に順次走査信号を供給する
駆動動作を行う。

【００２７】信号線駆動回路２０はコントロールＩＣユ
ニット１４から選択されたアスペクト比に応じた適正な
周波数のクロック信号ＣＰＨおよび水平スタート信号Ｓ
ＴＨを受け、これに応じて映像信号処理回路１９から供
給される映像信号を順次サンプルホールドし、これら映
像信号に応じて複数の信号線３４を駆動する駆動動作を
行う。

【００２８】この信号線駆動回路２０はすべての信号線
３４を４つのグループに分割して構成された信号線ブロ
ックをそれぞれ駆動する第１ないし第４ドライバＩＣ２
０ａ−２Ｏｄを備える。

【００２９】第１ないし第４ドライバＩＣ２０ａ−２０
ｄは、コントロールＩＣユニット１４から供給される水
平スタート信号ＳＴＨを伝送するために互いに直列に接
続され、各々１ブロック分の複数の信号線３４に対応し
て直列に接続される複数のフリップフロップで構成され
る少なくとも１個のシフトレジスタを有する。各シフト
レジスタはクロック信号ＣＰＨに応答して水平スタート
信号ＳＴＨのシフト動作を行なう。

【００３０】図３はコントロールＩＣユニット１４の回
路構成を詳細に示す。このコントロールＩＣユニット１
４はハイビジョン映像信号源４０からの映像信号あるい
はＮＴＳＣ映像信号源４１からの映像信号に含まれる水
平同期信号Ｈに位相同期した出力信号を得るためのＰＬ
Ｌ回路５２を有する。このＰＬＬ回路５２の出力信号
は、アスペクト比９：１６のハイビジョン映像信号源４
０からの映像信号あるいはアスペクト比３：４のＮＴＳ
Ｃ映像信号源４１からの映像信号のうちの選択された映
像信号を所定のアスペクト比で表示するために用いられ
るクロック信号を生成するためのタイミング発生回路５
３に供給されるように接続される。

【００３１】ＰＬＬ回路５２は図４に示したように構成
され、位相比較回路５４においてスイッチ回路１６から
供給される水平同期信号Ｈとカウンタ５５から供給され
る基準水平クロック信号との位相誤差を検出し、この位
相誤差に応じた誤差信号をループフィルタ５６に供給し
て、この誤差信号から高周波成分や雑音を取り除いた信
号電圧を発生し、この信号電圧をＶＣＯ５７に供給して
信号電圧に対応する発振周波数のパルス信号を基準クロ
ック信号ｆｏｒｇとして発生する。

【００３２】カウンタ５５は１行分の画素数に基づいて
前記基準クロック信号ｆｏｒｇを周波数分割し基準水平
クロック信号として位相比較回路５４に供給する。

【００３３】ＶＣＯ５７から得られた基準クロック信号
ｆｏｒｇはさらにタイミング発生回路５３に供給され
る。

【００３４】このタイミング発生回路５３は図５に示す
ように基準クロック信号ｆｏｒｇに基づいて第１の周波
数ｆ１を持つ第１クロック信号と、第２の周波数ｆ２を
持つ第２クロック信号とを夫々形成するための第１の発
生回路６２と、第２の発生回路６３とを有する。これら
第１、第２のクロック信号ｆ１，ｆ２はＣＰＨ切り替え
回路６４に供給され、映像選択回路１５からのモード切
り替え信号Ｍに基づいて切り替えられ、ＣＰＨとして出
力される。

【００３５】この第１の発生回路６２は図６に示したよ
うに、基準クロック信号ｆｏｒｇの周波数を１／２にし
て第１のクロック信号ｆ１を形成する分周回路であり、
図７の（ａ）に示した基準クロック信号ｆｏｒｇの半分
の周波数を持つ第１のクロック信号ｆ１が図７の（ｂ）
に示されている。これらのクロック信号はいずれもその
デューティ比が１／２に設定されているが、このデュー
ティ比は適当な値に設定することができるものである。

【００３６】この第１クロック信号ｆ１は、あとで詳細
に説明するが、与えられた映像信号に同期しかつアスペ
クト比が９対１６である画像の水平方向の画素数に対応
する周波数を持つクロック信号であり、従って、基準ク
ロック信号ｆｏｒｇは、与えられた映像信号に同期しか
つアスペクト比が９対１６である画像の水平方向の画素
数の２倍の周波数を持つ基準クロック信号である。

【００３７】以下に図７および図８を参照して第２のク
ロック信号ｆ２を作成するための図５の第２の発生回路
６３の構成、動作を説明する。

【００３８】まず、図８の１／６分周器７１を用いて基
準クロック信号ｆｏｒｇの周波数を１／６に分周して、
図７の（ｃ）に示すようなクロック信号Ｓ１を形成す
る。

【００３９】この１／６分周器７１は例えば１個目の基
準クロック信号ｆｏｒｇの立上がりで図示しないフリッ
プフロップをセットし、同時に図示しない３カウンタを
用いて基準クロック信号ｆｏｒｇをカウントし、この３
カウンタのキャリーを４個目の基準クロック信号ｆｏｒ
ｇの立上がりのタイミングで前記フリップフロップに与
えてリセットし、７個目の基準クロック信号ｆｏｒｇの
立上がりで前記フリップフロップを再びセットするよう
にすれば容易に構成できる。

【００４０】次に、このようにして得られたクロック信
号Ｓ１の位相を１／６分周器７１から移相器７２に供給
して基準クロック信号ｆｏｒｇの１周期分遅らせて、図
７の（ｄ）に示したようなクロック信号Ｓ２を形成す
る。

【００４１】このように形成された２種類のクロック信
号Ｓ１，Ｓ２をＥＸＯＲ回路７３に供給すると、図７の
（ｅ）に示したように信号Ｓ１の立上がりに同期して立
上がり、信号Ｓ２の立上がりに同期して立ち下がるクロ
ック信号Ａ１が得られる。このクロック信号Ａ１を次に
移相器７４に送って基準クロック信号ｆｏｒｇの１周期
分遅らせて、図７の（ｆ）に示したようなクロック信号
Ａ２を形成する。

【００４２】このように形成されたクロック信号Ａ２は
別のフリップフロップ７５に供給され、この状態で基準
クロック信号ｆｏｒｇの立ち下がりのタイミングで図７
の（ｇ）に示したようなクロック信号Ａ３を形成する。
このクロック信号Ａ３の立ち下がりはクロック信号Ａ２
の立ち下がり後の最初の基準クロック信号ｆｏｒｇの立
ち下がりのタイミングで図７の（ｇ）に示したようなク
ロック信号Ａ３が形成される。

【００４３】このようにして形成された２種類のクロッ
ク信号Ａ１，Ａ３はＯＲ回路７６に供給され、図７の
（ｈ）に示したような第２のクロック信号ｆ２が形成さ
れる。この第２のクロック信号ｆ２は図７の（ａ），
（ｈ）から明らかなように基準クロック信号ｆｏｒｇの
２／３の周波数を持つものとなっている。

【００４４】第１、第２のクロック信号ｆ１，ｆ２は前
述のように図５のＣＰＨ切り替え回路６４に供給され、
映像選択回路１５からのモード切り替え信号Ｍに基づい
て切り替えられ、ＣＰＨとして出力される。

【００４５】図１に示す液晶表示パネル３０を駆動させ
るにはアスペクト比に応じて走査線駆動回路２１及び信
号線駆動回路２０を制御するＣＰＨ信号、ＳＴＨ信号な
どの制御信号をコントロールＩＣユニット１４から供給
することが必要となる。

【００４６】信号線駆動信号の１つであるＣＰＨ信号は
信号線駆動回路２０が映像信号を液晶表示パネル３０の
表示信号として取り込むサンプリングクロック信号であ
る。つまり、コントロールＩＣユニット１４から信号線
駆動信号が信号線駆動回路２０中に供給され、走査線駆
動信号が走査線駆動回路２１に、それぞれ同期信号Ｈに
基づいて発生供給される。

【００４７】コントロールＩＣユニット１４の一部を構
成するタイミング発生回路５３はＰＬＬ回路５２から供
給されるクロック信号により走査線駆動回路２１及び信
号線駆動回路２０に制御信号を供給する。前記制御信号
のーつであるサンプリングクロック信号ＣＰＨはタイミ
ング発生回路５３にて発生される。

【００４８】このサンプリングクロック信号ＣＰＨは前
述したように２種類の周波数のクロック信号ｆ１，ｆ２
のいずれかを意味し、ＣＰＨ切り替え回路６４にて切り
替えて必要なクロック信号ｆ１あるいはｆ２を出力す
る。

【００４９】ここでこれらのクロック信号ｆ１、ｆ２と
基準クロック信号ｆｏｒｇとの関係を式で示す。

【００５０】まず、前述の３式において両辺を６で割る
と、 forg＝（３／６）×ｆｌ＝（４／６）×ｆ２ となるから、 forg＝（１／２）×ｆ１＝（２／３）×ｆ２ …（４） となる。

【００５１】つまり、基準となる周波数forgを２分周し
たものが、アスペクト比９：１６の周波数ｆｌ、２／
３，つまり１．５分周したものが、アスペクト比３：４
の周波数ｆ２となる。

【００５２】図１においてハイビジョン映像信号源４０
から発生されるアスペクト比９：１６の映像を液晶表示
パネル３０上に表示する場合には、映像選択回路１５か
らコントロールＩＣユニット１４のＣＰＨ切り替え回路
６４にモード切り替え信号Ｍが供給され、第１の発生回
路６２からの周波数ｆｌのクロック信号がＣＰＨ信号と
して信号線駆動回路２０に供給される。この結果、液晶
表示パネル３０上には図２（ａ）に示したようなアスペ
クト比９：１６の映像が表示される。

【００５３】また、ＮＴＳＣ映像信号源４１から発生さ
れるアスペクト比３：４の映像を液晶表示パネル３０上
に表示する場合には、映像選択回路１５からコントロー
ルＩＣユニット１４のＣＰＨ切り替え回路６４にモード
切り替え信号Ｍが供給され、第２の発生回路６３からの
周波数ｆ２のクロック信号がＣＰＨ信号として信号線駆
動回路２０に供給される。この結果、液晶表示パネル３
０上には図２（ｂ）に示したようなアスペクト比３：４
の映像が表示される。

【００５４】このように、図５に示す第１の発生回路６
２及び第２の発生回路６３から得られるｆｌ、ｆ２のク
ロック信号をＣＰＨ切り替え回路６４にて切り替えるこ
とでコントロールＩＣユニット１４を制御する周波数を
変えることなく、かつ周波数を１つの基準クロック信号
周波数ｆｏｒｇに限定してＣＰＨ信号ｆ１，ｆ２を発生
させることが出来る。

【００５５】

【発明の効果】以上詳述したようにこの発明によれば、
コントロールＩＣ回路で発生するクロック信号の周波数
をアスペクト比９：１６と３：４の映像を表示する場合
で変える必要がないため、コントロールＩＣ回路の内部
及び外部に供給する制御信号の発生手段が簡易になり、
かつ位相精度が同一で９：１６及び３：４という異なっ
たアスペクト比の映像信号を同一の液晶表示パネルに表
示させる液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】この発明の一実施の形態の回路構成を示すブロ
ック図。

【図２】アスペクト比９：１６及び３：４の映像を同一
の液晶表示パネルに表示する方法を示す模式図。

【図３】図１に示したコントロールＩＣユニットの内部
構成の一部を示すブロック図。

【図４】図３のＰＬＬの内部構成の一例を示すブロック
図。

【図５】図３のタンミング発生回路の内部構成の一例を
示すブロック図。

【図６】図５の第１の発生回路の一例を示すブロック
図。

【図７】図８に示す第２の発生回路の動作を示すタイム
チャート。

【図８】図５の第２の発生回路の一例を示すブロック
図。

【符号の説明】

１４…コントロールＩＣユニット ２０…信号線駆動回路 ２１…走査線駆動回路 ３０…液晶表示パネル ５７…ＶＣＯ ６２…第１の発生回路 ６３…第２の発生回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の表示画素が配列されて成る水平画
   素ラインを複数本備えて構成される所定のアスペクト比
   の有効表示領域を含む液晶表示パネルと、 一水平走査期間と前記一水平画素ラインとを構成する表
   示画素数とに関連した第１周波数が１よりも大きい正の
   数倍されて成る基準クロック信号を発生する手段と、 前記基準クロック信号を分周して前記第１周波数を成す
   第１クロック信号を生成する第１の分周手段と、 前記基準クロック信号を分周して前記第１周波数よりも
   小さい第２周波数を成す第２クロック信号を生成する第
   ２の分周手段と、 前記第１クロック信号と前記第２クロック信号とを選択
   出力する選択手段と、 各前記水平画素ライン毎に、入力されるシリアル映像信
   号を前記選択手段からのクロック信号に基いて対応する
   前記表示画素に直並列変換仕手表示信号として供給する
   映像信号供給回路と、を備えたことを特徴とする液晶表
   示装置。
2. 【請求項２】 前記有効表示領域のアスペクト比が９：
   １６であることを特徴とする請求項１記載の液晶表示装
   置。
3. 【請求項３】 前記正の数が２であり、前記第２周波数
   が前記第１周波数の４／３であることを特徴とする請求
   項２記載の液晶表示装置。
4. 【請求項４】 前記基準クロック信号を発生する手段は
   ＰＬＬ回路を具備することを特徴とする請求項１に記載
   の液晶表示装置。