[go: up one dir, main page]

JPH10242369A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10242369A
JPH10242369A JP9043156A JP4315697A JPH10242369A JP H10242369 A JPH10242369 A JP H10242369A JP 9043156 A JP9043156 A JP 9043156A JP 4315697 A JP4315697 A JP 4315697A JP H10242369 A JPH10242369 A JP H10242369A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
lead frame
slit hole
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9043156A
Other languages
English (en)
Other versions
JP3034814B2 (ja
Inventor
Akio Nakamura
彰男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9043156A priority Critical patent/JP3034814B2/ja
Priority to EP05002373A priority patent/EP1528595B1/en
Priority to DE69737588T priority patent/DE69737588T2/de
Priority to EP97112867A priority patent/EP0862211B1/en
Priority to US08/916,445 priority patent/US5986333A/en
Priority to KR10-1998-0000904A priority patent/KR100382895B1/ko
Publication of JPH10242369A publication Critical patent/JPH10242369A/ja
Application granted granted Critical
Publication of JP3034814B2 publication Critical patent/JP3034814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 熱膨張によるリードフレームの自動認識がで
きない不良、熱収縮差による半導体装置の反り、熱スト
レスによるダイパッド等の外部露出不良及び樹脂内部の
クラック発生、さらには熱によるリードフレームの変形
を防止することのできる半導体装置及びその製造方法を
提供する。 【解決手段】 半導体装置は、半導体装置のリードフレ
ーム１１のダイパッドコーナー１２ａに、Ｖ字形のスリ
ット１４を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを搭
載する半導体装置及びその製造方法に関し、詳細には、
半導体装置及びその製造方法のリードフレーム構造の改
良に関する。
【０００２】
【従来の技術】樹脂封止によるパッケージは、金属フレ
ーム上に半導体チップを搭載し、ワイヤボンディングし
た後、樹脂で全体をモールドするものである。
【０００３】一般に、従来の半導体装置のリードフレー
ムは、導電性の金属の薄い板を化学的なエッチング加工
若しくは機械的なプレス加工により必要以外の部分を除
去することにより製造される。
【０００４】図１３は、従来のリードフレームの構造を
示す図であり、図１４はその要部拡大図である。
【０００５】図１３及び図１４において、１はリードフ
レーム、２は半導体デバイスを搭載するダイパッド、３
は搭載された半導体デバイスを支持するためのサポート
バーである。
【０００６】図１３に示すように、半導体デバイスと相
似形のダイパッド２は、正方形又は長方形の矩形であ
り、ダイパッド２を樹脂封止する時の支えとなるサポー
トバー３は、ダイパッド２のダイパッドコーナー２ａか
ら外方向に直線的に伸びている。
【０００７】また、ワイヤボンド工程では、ダイパッド
２は平坦なステージ上に載せて吸引力で固定された状態
でワイヤボンディングを実施する。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置及びその製造方法のリードフレー
ム構造にあっては以下のような問題点があった。
【０００９】すなわち、ワイヤボンド工程において、配
線の接続強度を上げる目的で１５０〜２５０℃の高温状
態にリードフレーム１をさらすため、熱によるリードフ
レーム１のサポートバー３の膨張による変形が生じ、ワ
イヤボンド装置によるリードフレームの自動認識ができ
ない欠点があった。
【００１０】また、樹脂封止（モールド）工程におい
て、１５０〜２５０℃に温められた樹脂でリードフレー
ム１が封止されることになるため、樹脂とリードフレー
ムの膨張係数の差異によって常温に戻る際に、リードフ
レーム１の上側と下側に存在する樹脂量の違いで半導体
装置に反りが生じる。
【００１１】また、ダイアタッチ工程のダイアタッチ材
によるペレット接合後の硬化のための高温放置でディッ
プレス付きのリードフレームのディップレス部分の応力
の緩和によりディップレスの量が変化していまい、樹脂
封止工程でペレットやダイパッドが外部に露出する。
【００１２】さらに、半導体装置の基板への接合工程に
おいて、導電ペーストの溶解温度まで半導体装置も熱が
加わるためにダイパッドコーナーへ応力が発生し、樹脂
部分にクラックが発生する。
【００１３】本発明は、熱膨張によるリードフレームの
自動認識ができない不良、熱収縮差による半導体装置の
反り、熱ストレスによるダイパッド等の外部露出不良及
び樹脂内部のクラック発生、さらには熱によるリードフ
レームの変形を防止することのできる半導体装置及びそ
の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体デバイスを搭載するダイパッド部を有するリ
ードフレーム構造を備えた半導体装置において、ダイパ
ッド部に、スリット穴を設けたことを特徴とする。
【００１５】上記ダイパッド部は、半導体デバイスと相
似形の矩形であり、スリット穴は、ダイパッド部のコー
ナー位置に設けたものであってもよく、上記スリット穴
は、Ｖ字形若しくはＵ字形のスリット穴であってもよ
い。
【００１６】さらに、スリット穴を設けたダイパッド部
に、段差加工を設けてもよく、スリット穴の両側に、直
線形スリット部を設けたものであってもよい。
【００１７】さらに、ワイヤボンディング工程で使用す
るステージを備え、スリット穴と対向するステージ上
に、スリット穴と相似形の突起部を設けたものであって
もよい。
【００１８】本発明に係る半導体装置の製造方法は、半
導体デバイスを搭載するダイパッド部を有するリードフ
レーム構造を備えた半導体装置の製造方法において、ダ
イパッド部に、スリット穴を設けるとともに、スリット
穴と対向するワイヤボンディング工程用ステージ上に、
スリット穴と相似形の突起部を設け、まず、ステージ上
の突起部に、ダイパッド部のスリット穴を差し込むよう
にして、ステージ上にダイパッド部を有するリードフレ
ームを設置し、設置したリードフレームに対してワイヤ
ボンディングを行うことを特徴とする。
【００１９】上記ダイパッド部は、半導体デバイスと相
似形の矩形であり、スリット穴は、ダイパッド部のコー
ナー位置に設けてもよく、上記スリット穴は、Ｖ字形若
しくはＵ字形のスリット穴であってもよい。
【００２０】
【発明の実施の形態】本発明に係る半導体装置は、半導
体装置として樹脂モールドパッケージを用いた半導体装
置に適用することができる。
【００２１】図１〜図３は本発明の第１の実施形態に係
る半導体装置のリードフレーム構造を示す図であり、図
１はその上面図、図２は図１の要部拡大図、図３は図２
の側面図である。
【００２２】図１〜図３において、１１はリードフレー
ム、１２は半導体デバイスを搭載するダイパッド（ダイ
パッド部）、１３は搭載された半導体デバイスを支持す
るためのサポートバーである。
【００２３】上記ダイパッド１２は、正方形又は長方形
の矩形であり、ダイパッド１２を樹脂封止する時の支え
となるサポートバー１３は、ダイパッド１２のダイパッ
ドコーナー１２ａから外方向に直線的に伸びている。
【００２４】上記リードフレーム１１のダイパッド１２
部分の４つのダイパッドコーナー１２ａには、それぞれ
Ｖ字形のスリット１４（スリット穴）が設けられてい
る。
【００２５】図２及び図３において、上記Ｖ字形のスリ
ット１４の幅１５は、サポートバー１３の幅１６より大
きく形成されている。また、Ｖ字形のスリット１４のＶ
字の角度１７は、８０°〜１２０°であり、Ｖ字形のス
リット１４の溝幅１８は、リードフレーム１１のフレー
ム厚１９より大きく形成されている。
【００２６】以下、上述のように構成された半導体装置
の製造方法を説明する。
【００２７】まず、ワイヤボンディング工程で配線の接
続強度を上げる目的でリードフレーム１１を１５０〜２
５０℃の高温にする。すると、フレーム材の膨張係数に
従いリードフレーム１１は膨張し、特に、図２に示すサ
ポートバー方向２０で伸びが大きくなるが、ダイパッド
コーナー１２ａに設けてあるＶ字形のスリット１４が変
形することによってこの伸びを吸収する。
【００２８】次に、ワイヤボンド工程でリードフレーム
の位置を自動認識する時において、Ｖ字形のスリット１
４部分の形状を初めに形状登録しておくことで熱膨張の
影響を受けずに安定した精度の良い自動認識を実施す
る。
【００２９】以上説明したように、第１の実施形態に係
る半導体装置は、半導体装置のリードフレーム１１のダ
イパッドコーナー１２ａに、Ｖ字形のスリット１４を設
けた構成としているので、ワイヤボンド工程で熱膨張に
よるサポートバー変形による自動認識できない不具合を
防止することができる。また、スリット形状を自動認識
するため、精度の良い自動認識が可能になり、現状のボ
ンディングリード幅０．０８〜０．１０ｍｍを０．０６
〜０．０８ｍｍまで微細化することができる。
【００３０】図４〜図６は本発明の第２の実施形態に係
る半導体装置のリードフレーム構造を示す図であり、図
４はその上面図、図５は図４の要部拡大図、図６は図５
の側面図である。なお、本実施形態に係る半導体装置の
説明にあたり第１の実施形態に係る半導体装置と同一構
成部分には同一符号を付している。
【００３１】図４〜図６において、１１はリードフレー
ム、２１は半導体デバイスを搭載するダイパッド（ダイ
パッド部）、１３は搭載された半導体デバイスを支持す
るためのサポートバーである。
【００３２】上記ダイパッド２１は、正方形又は長方形
の矩形であり、ダイパッド２１を樹脂封止する時の支え
となるサポートバー１３は、ダイパッド２１のダイパッ
ドコーナー２１ａから外方向に直線的に伸びている。
【００３３】上記リードフレーム１１のダイパッド２１
部分の４つのダイパッドコーナー２１ａには、それぞれ
Ｖ字形のスリット２２（スリット穴）が設けられてお
り、Ｖ字形のスリット２２のＶ字の両側には段差加工
（ディップレス）２３が設けられている。
【００３４】図５及び図６において、上記Ｖ字形のスリ
ット２２のディップレス２３は、樹脂封止後にペレット
２４上部の樹脂厚２５とダイパッド２１下部の樹脂厚２
６とが等しくなるような値だけ段差加工されている。
【００３５】また、上記Ｖ字形のスリット２２の幅、Ｖ
字の角度及び溝幅は、前記図２に示すＶ字形のスリット
１４と同様に形成されている。
【００３６】以下、上述のように構成された半導体装置
の製造方法を説明する。
【００３７】まず、ダイアタッチ工程において、ダイア
タッチ材によるペレット接合後の硬化のための高温放置
おいて、サポートバー１３の伸びる力がＶ字形のスリッ
ト２２両側のディップレス２３に到達する前に、Ｖ字形
のスリット２２が吸収し、そして変形するため、ディッ
プレス量２７は変化しない。
【００３８】すなわち、ディップレス２３部で応力緩和
が生じないので常温に戻り、その後樹脂封止工程の高温
下でもディップレス量２７は変化せず、樹脂はキャビテ
ィの中においてリードフレーム１１の上下の体積バラン
スが等しい状態で封止される。
【００３９】次に、樹脂封止（モールド）工程におい
て、樹脂を１５０〜２２０℃の高温下で封止した後、常
温（２５℃）に戻る際に、１２５〜１９５℃の温度変化
が生じる。このとき、樹脂とリードフレーム１１は、各
々の熱収縮率により収縮するがＶ字形のスリット２２と
その両側に設けたディップレス２３加工により、ペレッ
ト２４上部から樹脂上面２８までの距離（すなわち、ペ
レット２４上部の樹脂厚２５）とダイパッド２１から樹
脂下面２９への距離（すなわち、ダイパッド２１下部の
樹脂厚２６）は等しい。
【００４０】また、サポートバー１３上面３０から樹脂
上面２８までの距離３２とサポートバー１３下面３１か
ら樹脂下面２９までの距離３３は等しいので、リードフ
レーム１１とペレット２４を境界とした時の樹脂上部３
４と樹脂下部３５の樹脂収縮量に差はない。
【００４１】以上説明したように、第２の実施形態に係
る半導体装置は、半導体装置のリードフレーム１１のダ
イパッドコーナー２１ａに、Ｖ字形のスリット２２を設
け、さらにＶ字形のスリット２２の両側に段差加工（デ
ィップレス）２３を設けた構成としているので、第１の
実施形態の効果に加えて、樹脂封止工程で生じる樹脂の
サポートバーの上部下部の体積差による熱収縮差が原因
となる半導体装置の反りを低減することができる。ま
た、熱ストレスによるディップレス量の変化がないた
め、樹脂封止工程で生じるペレットのダイパッドの外部
露出不良を防止することができる。
【００４２】図７及び図８は本発明の第３の実施形態に
係る半導体装置のリードフレーム構造を示す図であり、
図７はその上面図、図８は図７の要部拡大図である。な
お、本実施形態に係る半導体装置の説明にあたり第１の
実施形態に係る半導体装置と同一構成部分には同一符号
を付している。
【００４３】図７及び図８において、１１はリードフレ
ーム、４０は半導体デバイスを搭載するダイパッド（ダ
イパッド部）、１３は搭載された半導体デバイスを支持
するためのサポートバーである。
【００４４】上記ダイパッド４０は、正方形又は長方形
の矩形であり、ダイパッド４０を樹脂封止する時の支え
となるサポートバー１３は、ダイパッド４０のダイパッ
ドコーナー４０ａから外方向に直線的に伸びている。
【００４５】上記リードフレーム１１のダイパッド４０
部分の４つのダイパッドコーナー４０ａには、それぞれ
Ｖ字形のスリット１４及び、Ｖ字形のスリット１４の両
側に直線形のスリット４１が設けられている。
【００４６】図８において、上記Ｖ字形のスリット１４
両側の直線形のスリット４１の長さ４２は、Ｖ字形のス
リット１４のダイパッドエッジからの長さ（距離）４３
より大きく、また、直線形のスリット４１の幅４４はリ
ードフレーム１１の厚みより大きく形成されている。
【００４７】以下、上述のように構成された半導体装置
の製造方法を説明する。
【００４８】半導体装置の基板接合時は、１８０〜２５
０℃の温度で実施する。これによりダイパッドと封止樹
脂も熱により膨張するが、熱膨張係数が異なるためダイ
パッド表裏にストレス（負荷）が加わる。
【００４９】本実施形態の半導体装置にあっては、Ｖ字
形のスリット１４と直線形のスリット４１がダイパッド
表裏の樹脂のつなぎ部になりアンカーの効果を生じスト
レスを吸収する。
【００５０】以上説明したように、第３の実施形態に係
る半導体装置は、半導体装置のリードフレーム１１のダ
イパッドコーナー４０ａに、Ｖ字形のスリット１４を設
け、さらにＶ字形のスリット１４の両側に直線形のスリ
ット４１を設けた構成としているので、第１の実施形態
の効果に加えて、半導体装置の基板接合時の高温下にお
いてもＶ字形のスリット１４と直線形のスリット４１が
熱ストレスを吸収し、樹脂内部のクラック発生を抑える
ことができる。
【００５１】図９〜図１２は本発明の第４の実施形態に
係る半導体装置のリードフレーム構造及びステージ構造
を示す図であり、図９はリードフレーム構造の上面図、
図１０はステージ上に載置されたリードフレーム構造の
要部拡大図、図１１は図１０の側面図、図１２はステー
ジ構造を示す図である。なお、本実施形態に係る半導体
装置の説明にあたり第１の実施形態に係る半導体装置と
同一構成部分には同一符号を付して重複部分の説明を省
略する。
【００５２】図９〜図１１において、１１はリードフレ
ーム、１４は半導体デバイスを搭載するダイパッド、１
３は搭載された半導体デバイスを支持するためのサポー
トバーであり、リードフレーム構造については第１の実
施形態と同様である。
【００５３】図１２において、５０は上記リードフレー
ム１１をワイヤボンディング工程において使用するステ
ージであり、ワイヤボンディング用ステージ５０は、リ
ードフレーム１１が設置された時、４つのＶ字形のスリ
ット１４と相対する位置に該Ｖ字形のスリット１４に相
似形の４つの突起５１（突起部）が設けられている。
【００５４】以下、上述のように構成された半導体装置
の製造方法を説明する。
【００５５】まず、ワイヤボンド工程において、リード
フレーム１１はステージ５０上に載置され、図１０に示
すように、Ｖ字形のスリット１４にステージ５０上の突
起５１が収まりリードフレーム１１のダイパッド１２
を、この突起５１による４つの爪で引っ掛ける形で固定
する。
【００５６】固定後、ワイヤボンドを実施し、終了する
と次のダイパット１２を同様にして固定する。
【００５７】以上説明したように、第４の実施形態に係
る半導体装置は、半導体装置のリードフレーム１１のダ
イパッドコーナー４０ａに、Ｖ字形のスリット１４を設
けるとともに、ワイヤボンディング用ステージ５０に、
Ｖ字形のスリット１４と相似形の４つの突起５１を設け
た構成とし、Ｖ字形のスリット１４を突起５１に差し込
んでワイヤボンディングするようにしたので、熱による
リードフレーム１１の変形を防ぎ、さらにリードフレー
ム１１を固定する力が４つの爪による突起５１により増
大するので、微小な力でボンディングすることが可能に
なる。
【００５８】このように、上記各実施形態の何れの場合
においても、熱膨張によるリードフレームの自動認識が
できない不良、熱収縮差による半導体装置の反り、熱ス
トレスによるダイパッド等の外部露出不良及び樹脂内部
のクラック発生、さらには熱によるリードフレームの変
形を防止することのできる半導体装置及びその製造方法
が実現できる。また、リードフレームのダイパッド部
に、スリット穴を設けるという簡易な構成であためコス
トアップを招くことなく実施可能である。
【００５９】なお、上記各実施形態では、半導体装置と
して、樹脂モールドパッケージを用いた半導体装置に適
用した例であるが、リードフレーム構造を有する半導体
装置であればどのようなものでもよく、例えばセラミッ
クパッケージにも適用できることは言うまでもない。
【００６０】また、上記各実施形態では、Ｖ字形のスリ
ットの各コーナー部は直角形状にしているが、他の角
度、またはラウンド形状としたスリットでもよいことは
勿論である。
【００６１】また、上記各実施形態では、スリットをＶ
字形のスリットとしているが、Ｖ字形の角度、幅、長さ
等は実施形態のものには限定されず、またＶ字形ではな
く、Ｕ字形のような円弧状にも適用可能である。
【００６２】さらに、上記各実施形態に係る半導体装置
が、リードフレームのダイパッド部に、スリット穴を設
ける構造であれば、どのような構成でもよく、その製造
プロセス、スリットの加工方法、その個数、パッケージ
周囲の配置状態等は上記各実施形態に限定されない。
【００６３】
【発明の効果】本発明に係る半導体装置では、リードフ
レームのダイパッド部に、スリット穴を設けたので、ワ
イヤボンド工程で熱膨張によるサポートバー変形による
自動認識できない不具合を防止することができ、スリッ
ト形状を自動認識することにより精度の良い自動認識が
可能になる。
【００６４】本発明に係る半導体装置では、スリット穴
を設けたダイパッド部に、段差加工を施したので、樹脂
封止工程で生じる樹脂のサポートバーの上部下部の体積
差による熱収縮差が原因となる半導体装置の反りを低減
することができる。また、熱ストレスによるディップレ
ス量の変化がないため、樹脂封止工程で生じるペレット
のダイパッドの外部露出不良を防止することができる。
【００６５】本発明に係る半導体装置では、スリット穴
の両側に、直線形スリット部を設けたので、半導体装置
の基板接合時の高温下においてもスリット穴と直線形の
スリット部が熱ストレスを吸収し、樹脂内部のクラック
発生を抑えることができる。
【００６６】本発明に係る半導体装置の製造方法では、
ダイパッド部に、スリット穴を設けるとともに、スリッ
ト穴と対向するステージ上に、スリット穴と相似形の突
起部を設け、ステージ上の突起部に、ダイパッド部のス
リット穴を差し込むようにして、ステージ上にダイパッ
ド部を有するリードフレームを設置し、設置したリード
フレームに対してワイヤボンディングを行うようにした
ので、熱によるリードフレームの変形を防ぐことがで
き、さらにリードフレームを固定する力が突起部により
増大するので、微小な力でボンディングすることが可能
になる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係る半導体
装置のリードフレーム構造を示す図である。
【図２】図１の要部拡大図である。
【図３】図２の側面図である。
【図４】本発明を適用した第２の実施形態に係る半導体
装置のリードフレーム構造を示す図である。
【図５】図４の要部拡大図である。
【図６】図５の側面図である。
【図７】本発明を適用した第３の実施形態に係る半導体
装置のリードフレーム構造を示す図である。
【図８】図７の要部拡大図である。
【図９】本発明を適用した第４の実施形態に係る半導体
装置のリードフレーム構造を示す図である。
【図１０】図９の要部拡大図である。
【図１１】図１０の側面図である。
【図１２】上記半導体装置のステージ構造を示す図であ
る。
【図１３】従来の半導体装置のリードフレーム構造を示
す図である。
【図１４】図１３の要部拡大図である。
【符号の説明】
１１ リードフレーム、１２，２１，４０ ダイパッド
（ダイパッド部）、１２ａ ，２１ａ，４０ａ ダイパ
ッドコーナー、１３ サポートバー、１４，２２ Ｖ字
形のスリット（スリット穴）、２３ 段差加工（ディッ
プレス）、４１直線形のスリット、５０ ステージ、５
１ 突起（突起部）

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスを搭載するダイパッド部
    を有するリードフレーム構造を備えた半導体装置におい
    て、 前記ダイパッド部に、スリット穴を設けたことを特徴と
    する半導体装置。
  2. 【請求項２】 前記ダイパッド部は、前記半導体デバイ
    スと相似形の矩形であり、 前記スリット穴は、前記ダイパッド部のコーナー位置に
    設けたことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記スリット穴は、Ｖ字形若しくはＵ字
    形のスリット穴であることを特徴とする請求項１又は２
    の何れかに記載の半導体装置。
  4. 【請求項４】 さらに、前記スリット穴を設けたダイパ
    ッド部に、段差加工を設けたことを特徴とする請求項
    １、２又は３の何れかに記載の半導体装置。
  5. 【請求項５】 さらに、前記スリット穴の両側に、直線
    形スリット部を設けたことを特徴とする請求項１、２、
    ３又は４の何れかに記載の半導体装置。
  6. 【請求項６】 さらに、ワイヤボンディング工程で使用
    するステージを備え、 前記スリット穴と対向する前記ステージ上に、前記スリ
    ット穴と相似形の突起部を設けたことを特徴とする請求
    項１、２、３、４又は５の何れかに記載の半導体装置。
  7. 【請求項７】 半導体デバイスを搭載するダイパッド部
    を有するリードフレーム構造を備えた半導体装置の製造
    方法において、 前記ダイパッド部に、スリット穴を設けるとともに、 前記スリット穴と対向するワイヤボンディング工程用ス
    テージ上に、前記スリット穴と相似形の突起部を設け、 まず、前記ステージ上の前記突起部に、前記ダイパッド
    部の前記スリット穴を差し込むようにして、前記ステー
    ジ上に前記ダイパッド部を有するリードフレームを設置
    し、 設置したリードフレームに対してワイヤボンディングを
    行うことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記ダイパッド部は、前記半導体デバイ
    スと相似形の矩形であり、 前記スリット穴は、前記ダイパッド部のコーナー位置に
    設けたことを特徴とする請求項７記載の半導体装置の製
    造方法。
  9. 【請求項９】 前記スリット穴は、Ｖ字形若しくはＵ字
    形のスリット穴であることを特徴とする請求項７又は８
    の何れかに記載の半導体装置の製造方法。
JP9043156A 1997-02-27 1997-02-27 リードフレーム構造及び半導体装置の製造方法 Expired - Fee Related JP3034814B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9043156A JP3034814B2 (ja) 1997-02-27 1997-02-27 リードフレーム構造及び半導体装置の製造方法
EP05002373A EP1528595B1 (en) 1997-02-27 1997-07-25 Lead frame, wire-bonding stage and method for fabricating a semiconductor apparatus
DE69737588T DE69737588T2 (de) 1997-02-27 1997-07-25 Halbleiteranordnung und Herstellungsverfahren dafür
EP97112867A EP0862211B1 (en) 1997-02-27 1997-07-25 Semiconductor apparatus and method for fabricating the same
US08/916,445 US5986333A (en) 1997-02-27 1997-08-22 Semiconductor apparatus and method for fabricating the same
KR10-1998-0000904A KR100382895B1 (ko) 1997-02-27 1998-01-14 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9043156A JP3034814B2 (ja) 1997-02-27 1997-02-27 リードフレーム構造及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10242369A true JPH10242369A (ja) 1998-09-11
JP3034814B2 JP3034814B2 (ja) 2000-04-17

Family

ID=12656007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9043156A Expired - Fee Related JP3034814B2 (ja) 1997-02-27 1997-02-27 リードフレーム構造及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5986333A (ja)
EP (2) EP1528595B1 (ja)
JP (1) JP3034814B2 (ja)
KR (1) KR100382895B1 (ja)
DE (1) DE69737588T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828661B2 (en) 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
US7508008B2 (en) 2006-07-10 2009-03-24 Nec Lighting, Ltd. Light-emitting device
JP2013149718A (ja) * 2012-01-18 2013-08-01 Semiconductor Components Industries Llc 回路装置

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000058578A (ja) 1998-08-04 2000-02-25 Texas Instr Japan Ltd 半導体装置
JP2000164788A (ja) 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
KR200309906Y1 (ko) * 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
TW472951U (en) * 2000-10-16 2002-01-11 Siliconix Taiwan Ltd Leadframe chip with trench
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
JP4519424B2 (ja) * 2003-06-26 2010-08-04 ルネサスエレクトロニクス株式会社 樹脂モールド型半導体装置
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
TWI512928B (zh) * 2013-10-25 2015-12-11 矽品精密工業股份有限公司 承載件
US9293395B2 (en) 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
US10566269B2 (en) * 2017-12-18 2020-02-18 Texas Instruments Incorporated Low stress integrated circuit package
US11037864B2 (en) * 2018-02-28 2021-06-15 Stmicroelectronics, Inc. Lead frame for improving adhesive fillets on semiconductor die corners
KR102605702B1 (ko) * 2021-12-30 2023-11-29 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지
KR102565416B1 (ko) * 2021-12-30 2023-08-10 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553450A (en) * 1978-10-16 1980-04-18 Hitachi Ltd Semiconductor device with resin enclosure
JPS5992535A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JPH0456143A (ja) * 1990-06-22 1992-02-24 Hitachi Ltd 半導体装置および半導体装置の製造方法
EP0472435B1 (en) * 1990-08-22 1995-11-02 Nec Corporation Carrier for film carrier type semiconductor device
JPH05326812A (ja) * 1992-05-27 1993-12-10 Sony Corp 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法
JPH06181278A (ja) * 1992-12-15 1994-06-28 Oki Electric Ind Co Ltd リードフレーム
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
KR0128164B1 (ko) * 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JPH0870087A (ja) * 1994-08-26 1996-03-12 Ricoh Co Ltd リードフレーム
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
JP2679664B2 (ja) * 1995-02-07 1997-11-19 日本電気株式会社 樹脂封止型半導体装置
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
JP2630299B2 (ja) * 1995-03-30 1997-07-16 日本電気株式会社 半導体装置
JP2687946B2 (ja) * 1995-08-16 1997-12-08 日本電気株式会社 リードフレーム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828661B2 (en) 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US7508008B2 (en) 2006-07-10 2009-03-24 Nec Lighting, Ltd. Light-emitting device
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2013149718A (ja) * 2012-01-18 2013-08-01 Semiconductor Components Industries Llc 回路装置

Also Published As

Publication number Publication date
US5986333A (en) 1999-11-16
EP0862211A3 (en) 2000-11-08
EP1528595B1 (en) 2011-11-02
EP1528595A1 (en) 2005-05-04
KR19980070509A (ko) 1998-10-26
DE69737588D1 (de) 2007-05-24
KR100382895B1 (ko) 2003-08-14
EP0862211A2 (en) 1998-09-02
DE69737588T2 (de) 2007-12-20
EP0862211B1 (en) 2007-04-11
JP3034814B2 (ja) 2000-04-17

Similar Documents

Publication Publication Date Title
JPH10242369A (ja) 半導体装置及びその製造方法
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
KR100350759B1 (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
US5053852A (en) Molded hybrid IC package and lead frame therefore
JPS63148670A (ja) リ−ドフレ−ム材
JP3226244B2 (ja) 樹脂封止型半導体装置
US20080157297A1 (en) Stress-Resistant Leadframe and Method
WO2021075016A1 (ja) 半導体装置および半導体装置の製造方法
JP7359317B2 (ja) 半導体装置、半導体装置の製造方法
JPS60121751A (ja) 半導体装置の製法
JP2004356494A (ja) 電子装置および圧力検出装置
JPH07211731A (ja) 半導体装置
JPS6217381B2 (ja)
JPH1126680A (ja) 半導体装置用リードフレーム
JP3061715B2 (ja) 樹脂封止型半導体装置
JPH05267503A (ja) 半導体装置
JPS62282455A (ja) 半導体装置の製法
KR0131890Y1 (ko) 리드 프레임
JPH1126643A (ja) 半導体装置
JPH04299561A (ja) リードフレームおよびこれを用いた半導体装置
JPS60171746A (ja) 半導体装置
JPH05152459A (ja) 混成集積回路装置
JP2002190547A (ja) 半導体装置
JPH0555412A (ja) 半導体装置
JPS6151852A (ja) プリント基板およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees