[go: up one dir, main page]

JP2008300587A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008300587A
JP2008300587A JP2007144463A JP2007144463A JP2008300587A JP 2008300587 A JP2008300587 A JP 2008300587A JP 2007144463 A JP2007144463 A JP 2007144463A JP 2007144463 A JP2007144463 A JP 2007144463A JP 2008300587 A JP2008300587 A JP 2008300587A
Authority
JP
Japan
Prior art keywords
tab
mounting portion
semiconductor device
chip mounting
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007144463A
Other languages
English (en)
Other versions
JP2008300587A5 (ja
Inventor
Akihiko Kameoka
昭彦 亀岡
Hiroshi Ono
浩 大野
Takafumi Nishida
隆文 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007144463A priority Critical patent/JP2008300587A/ja
Publication of JP2008300587A publication Critical patent/JP2008300587A/ja
Publication of JP2008300587A5 publication Critical patent/JP2008300587A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の放熱性を向上させる。
【解決手段】樹脂封止型の半導体装置1において半導体チップ2を搭載するタブ3aが枠状に形成されている。この枠状のタブ3aは、半導体チップ2が平面的に重なる内周部と、半導体チップ2の周囲に位置する外周部とを一体的に有している。このタブ3aの外周部の幅は、タブ3aの内周部の幅よりも広くなっている。また、タブ3aの外周部には、タブ3aの主裏面間を貫通する開口部S1,S2が形成されている。これにより、半導体装置1の放熱性を向上させることができる。また、開口部S1,S2を設けたことにより、半導体装置1のリフロークラック耐性を向上させることができる。
【選択図】図3

Description

本発明は、半導体装置およびその製造技術に関し、特に、リードフレームを用いた半導体装置の放熱技術に適用して有効な技術に関するものである。
例えば自動車の電子機器に使用される半導体装置には、高温条件や振動等に耐えうるようにする観点等から一般的な電子機器に使用される半導体装置よりも高い実装信頼性が要求されている。半導体装置のパッケージ構成には、裏面に複数のバンプ電極(外部端子)を配置する、いわゆるBGA(Ball Grid Array)型の半導体装置があるが、この型の半導体装置の場合、バンプ電極が裏面に配置されていることから半導体装置を実装した後のバンプ電極の接合状態を確認することが難しく、高い実装信頼性を確保する上で不安がある。
これに対してQFP(Quad Flat Package)型やQFN(Quad Flat Non leaded Package)型の半導体装置の場合、外部端子が半導体装置の外周に沿って形成されているので半導体装置を実装した後の外部端子の接合状態を良好に確認することができる。このため、QFP型やQFN型の半導体装置は、高い実装信頼性を確保する上で優れており、自動車に使用するのに適している。さらに、QFP型やQFN型の半導体装置の場合は、BGA型の半導体装置に使用される配線基板の代わりにリードフレームを使用するため、製造コストも低減できるという利点もある。
このようなリードフレームを用いた半導体装置については、例えば特開2007−73763号公報(特許文献1)に記載があり、リードフレームのタブ(チップ搭載部)の平面寸法がその上に搭載される半導体チップの平面寸法よりも若干大きい、いわゆる大タブ構成が開示されている。
しかし、タブの平面寸法が半導体チップの平面寸法よりも大きい場合、タブと樹脂封止体との界面に存在する空隙やそこに溜まった水分等に起因して、半導体装置の実装時の熱処理により樹脂封止体にクラックが生じ易くなる。そこで、そのクラック耐性を向上させる理由等から、例えば特開平10−326859号公報(特許文献2)には、リードフレームのタブの平面寸法を、その上に搭載される半導体チップの平面寸法よりも小さくする、いわゆる小タブ構成が開示されている。
しかし、タブの平面寸法が半導体チップよりも小さくなると半導体チップで生じた熱等の放熱性が上記大タブ構成に比べて低くなる。そこで、クラック耐性と放熱性との両方を向上させる観点等から、例えば特開2007−53195号公報(特許文献3)には、リードフレームのタブの平面形状が枠状に形成された、いわゆる枠タブ構成が開示されている。
特開2007−73763号公報 特開平10−326859号公報 特開2007−53195号公報
ところで、例えば自動車用のナビゲーション機器やオーディオ機器に使用される半導体装置においては、多機能化に伴い、動作処理数が増大し、また、動作速度が速くなるので、半導体チップ自体が動作時に発熱し易くなる。
上記した特許文献3の枠タブの場合、特許文献2の小タブに比べれば、放熱性が上がるものの、特許文献1の大タブに比べると放熱性が充分に得られない。
また、半導体チップで発生した熱は、タブ等を通じて放散される他、半導体チップと接続される導電性部材を介して、リードを通じて外部に放散されることが知られているが、半導体装置の多機能化に伴い外部端子の数が多くなる結果、リードの先端(タブ側の先端)を半導体チップに充分に近づけることができなくなり、リードが半導体チップから離れるようになるので、放熱性を向上することが困難である。
本発明の目的は、半導体装置の放熱性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される複数の発明のうち、一実施例の概要を簡単に説明すれば、次のとおりである。
すなわち、本実施例は、半導体チップが搭載される枠状のチップ搭載部において、前記半導体チップの周囲に位置する外周部の幅が、前記半導体チップが平面的に重なる内周部の幅よりも広く、前記外周部には、その上下面を貫通する開口部が形成されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、半導体チップが搭載される枠状のチップ搭載部において、前記半導体チップの周囲に位置する外周部の幅が、前記半導体チップが平面的に重なる内周部の幅よりも広く、前記外周部には、その上下面を貫通する開口部が形成されていることにより、半導体装置の放熱性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
図1は本実施の形態1の半導体装置の平面図、図2は図1のX1−X1線の断面図を示している。なお、図1では、説明上、半導体装置の内部を透かして見せている。
本実施の形態1の半導体装置1は、例えば自動車に搭載されるオーディオ機器やナビゲーション機器に使用される電子部品であり、半導体チップ2と、タブ(チップ搭載部)3aと、タブ吊りリード3bと、複数のリード3cと、固定テープ4と、ボンディングワイヤ(以下、単にワイヤという)5と、封止体6とを有している。
上記半導体チップ2は、例えばシリコン(Si)単結晶のような半導体材料を基板として形成されており、厚さ方向に沿って互いに反対側に位置する主面(第1主面)および裏面(第2主面)を有している。
この半導体チップ2の主面には、例えばシリアルサウンドインターフェイス(SSI)回路およびCDROM(Compact Disc Read Only Memory)デコーダ回路のような集積回路が形成されている。
また、この半導体チップ2の主面の外周近傍には、図示しないが複数のボンディングパッド(以下、単にパッドという)が半導体チップ2の外周に沿って配置されている。この複数のパッド(電極)は、上記集積回路に電気的に接続されている。
上記タブ(ダイパッド、チップ搭載部)3a、複数のタブ吊りリード(吊りリード)3bおよび複数のリード3cは、同一のリードフレームの一部から形成されており、厚さ方向に沿って互いに反対側に位置する主面(第1主面)および裏面(第2主面)を有している。このタブ3a、複数のタブ吊りリード3bおよび複数のリード3cの材料は、例えば銅(Cu)のような金属材料を母材として形成されている。ただし、この材料は、銅に限定されるものではなく種々変更可能であり、例えば42アロイのような鉄系金属材料により形成しても良いことは言うまでもないが、放熱性を向上することに着目すれば、銅のような金属材料が最も有効である。
上記タブ3aは、平面形状が四角形からなる枠状に形成された、いわゆる枠タブ構成とされている。このタブ3aの主面には、上記半導体チップ2がその裏面をタブ3aの主面の一部に接着材により接合させた状態で搭載されている。タブ3aは、リード3cの主面よりも下がるように形成されている。言い換えると、タブ3aの主面がリード3cの主面よりも裏面側に位置するように形成されている。すなわち、タブ3aとリード3cとは、その厚さ方向に向かって互いに離れるように形成されている。タブ3aの構成については後に詳細に説明する。
上記複数のタブ吊りリード3bは、タブ3aを上記リードフレームに支持する部材である。このタブ吊りリード3bは、タブ3aの四隅から半導体装置1の外周の方向に沿って放射状に延在した状態で形成されている。タブ3aと複数のタブ吊りリード3bとは一体に形成されている。符号の3b1は、タブ3aをリードの主面よりも下げるためにタブ吊りリード3bに形成された折り曲げ部を示している。本実施の形態1では、上記折り曲げ部3b1が、リード(インナーリード部)3cの内側端(タブ3a側の先端、先端部)よりもタブ3aに近い位置に形成されている。これについても後に詳細に説明する。
上記複数のリード3cは、上記半導体チップ2の集積回路の電極(上記パッド)を封止体6の外部に引き出すための部材である。この複数のリード3cは、タブ3aの中心から半導体装置1の外周に向かう方向に沿って放射状に延在した状態で形成されている。各リード3cは、互いに隣接するタブ吊りリード3bの間に、タブ3aの外周方向に沿って互いに絶縁分離された状態で並んで配置されている。
各リード3cの内側端(タブ3a側の先端、インナーリード部の先端部)は、タブ3aから少し離れた位置に配置されている。タブ3aの各辺に対応する複数のリード3cの先端は、平面V字状に形成されている。すなわち、各リード3cの内側端は、タブ3aの辺の中央に近づくにつれてタブ3aから離れている。これは、タブ吊りリード3b側に配置されるリード3cに接続されるワイヤ5が、その1つ内側のリード3cやそれに接続されるワイヤ5に接触するのを防止するためである。また、半導体チップ2の複数のボンディングパッドと複数のリード3cとをそれぞれ電気的に接続する複数のワイヤ5の長さを均一にするためである。なお、各リード3cの内側端であってワイヤ5が接続される部分(ワイヤ接続部)には、例えばニッケル(Ni)下地の金(Au)メッキが施されている。
また、リード3cの内側端と反対側の外側端は、封止体6の四側面から突出されている。この封止体6の側面から突出されたリード3c部分(アウターリード部)は、例えばガルウィング状に形成されている。すなわち、本実施の形態1の半導体装置1は、例えばQFP(Quad Flat Package)構成とされている。
上記固定テープ(リード固定用テープ)4は、ワイヤボンディング工程の際、上記複数のリード3cの先端部が、バタつかないように固定する部材である。この固定テープ4は、例えばポリイミド樹脂等のような絶縁材料により形成されており、複数のリード3cを互いに機械的に繋げるように平面枠状に形成された状態で複数のリード3cの主面上に貼り付けられている。固定テープ4の枠幅(短方向寸法)は、例えば1.0mm〜1.5mmである。ここで、固定テープ4の幅が1.0mmよりも細い場合、固定テープ4自体の強度が低下するため、複数のリード3cのバタつきを抑制するのが困難である。また、固定テープ4は例えばポリイミド樹脂等から成るため、封止体を構成する樹脂との密着性が、樹脂とリードフレームとの密着性よりも低い。そのため、固定テープの幅が1.5mmよりも太い場合、樹脂封止体が固定テープ4との界面で剥離する問題が発生し易くなり、半導体装置の信頼性が低下する。
上記ワイヤ5は、半導体チップ2の上記パッドと、複数のリード3cとを電気的に接続する部材である。このワイヤ5は、例えば金(Au)のような金属により形成されている。上記半導体チップ2の複数のパッドは、複数のワイヤ5を通じて複数のリード3cに電気的に接続され、さらに複数のリード3cを通じて封止体6の外部に引き出されるようになっている。
上記封止体6は、例えばエポキシ系樹脂のような絶縁材料により形成されており、その外観は、例えば平面四角形状の薄板状に形成されている。上記半導体チップ2、タブ3a、複数のタブ吊りリード3b、複数のリード3cの一部、固定テープ4および複数のワイヤ5は、封止体6によって封止されている。
次に、上記タブ3aとその周辺について詳細に説明する。図3および図5は図1の半導体装置1の要部拡大平面図、図4は図3のX1−X1線の断面図、図6は図5のX1−X1線の断面図、図7はタブ3aの拡大平面図である。なお、図3では図面を見易くするためワイヤ5を取り外した状態を示している。また、図5では図面を見易くするため半導体チップ2および封止体6を取り外した状態を示している。また、図5および図7の破線は半導体チップ2の外周を示している。
枠状のタブ3aの主面中央には、半導体チップ2の放熱性を向上するために、例えば銀(Ag)ペースト(導電性ペースト)を用いた接着材10(図4参照)により半導体チップ2が搭載(接合)されている。接着材としてダフ(Die Attach Film:以下、DAFと略す)を用いる場合もある。しかし、DAFは、絶縁体から成るテープ基材の表裏に接着層を有する構成のため、半導体チップ2の動作時に生じた熱をタブに効率良く伝えることが、銀ペーストに比べ困難である。また、DAFは半導体チップ2の裏面全面に貼り付けられるので、タブ3aの枠内において半導体チップ2の裏面のDAFと封止体6の樹脂とが直接接するようになり、その接する部分の封止体6の接着性(密着性)が低下する。その結果、半導体装置1のリフロークラック耐性が低下する。すなわち、半導体装置1を配線基板上に実装する時の熱で、上記した封止体6の樹脂の接着性が低い部分を起点として封止体6にクラックが生じる場合がある。
これに対して、本実施の形態1のように接着材10として銀ペーストを用いた場合、DAFを用いた場合よりも半導体チップ2の動作時に生じた熱の放散性を向上させることができる。また、接着材10として銀ペースト材を用いることで、タブ3aの枠内において半導体チップ2の裏面が封止体6を構成する樹脂に直接接するので、その接する部分の封止体6の接着性(密着性)を向上させることができる。このため、半導体装置1の実装時に封止体6にクラックが生じるのを低減することができる。すなわち、半導体装置1のリフロークラック耐性を向上させることができる。
ここで、本実施の形態1においては、便宜上、枠状のタブ3aにおいて半導体チップ2が平面的に重なる部分を内周部3a1といい、その周囲を外周部3a2という。すなわち、本実施の形態1においてタブ3aは、半導体チップ2が平面的に重なる内周部3a1と、半導体チップ2の周囲に位置する外周部3a2とを一体的に有している(図5、図7参照)。
そして、タブ3a(または半導体チップ2)の内周から外周に向かう方向であってタブ3aの辺に垂直に交差する方向を第1方向とした場合に、上記外周部3a2の第1方向の寸法L1(図7参照)は、上記内周部3a1の第1方向の寸法L2よりも広く形成されている。すなわち、タブ3aの枠幅(寸法L3=寸法L1+寸法L2)が、例えば上記した特許文献3に示す枠タブの枠幅よりも広く形成されている。このタブ3aの枠幅(寸法L3)は、例えば上記固定テープ4の枠幅(短方向寸法)よりも広く形成されている。また、タブ3aの枠幅は、タブ3aの外周からリード3cの内側端までの寸法と等しいか、それよりも長くなっている。
このようにタブ3aの枠幅を広くしたことにより、金属部分の面積を大きくすることができるので、半導体装置1の放熱性(半導体チップ2の動作時等に生じた熱の放散性)を向上させることができる。
また、タブ3aの枠幅を広くしたことにより、タブ3aとその外周の複数のリード3cとの距離を短くすることができるので、タブ3aとリード3cとの間の熱抵抗を下げることができる。このため、半導体チップ2の動作時に発生した熱を、リード3cを通じても放散することができるので、半導体装置1の放熱性を向上させることができる。
しかし、タブ3aの枠幅を単純に広くすると半導体装置1を配線基板上に実装する時の熱で封止体6にクラックが生じる場合がある。すなわち、リフロークラック耐性が低下する問題がある。そこで、本実施の形態1においては、タブ3aの外周部3a2に、タブ3aの主裏面間を貫通する開口部(スリット、孔)S(S1,S2)が形成されている。これにより、開口部S内に形成された封止体6の一部がアンカーとなって、リフロークラック耐性を向上することができるので、封止体6のクラックの発生を抑制または防止できる。したがって、半導体装置1のリフロークラック耐性を向上させることができる。
本実施の形態1において開口部Sは、タブ3aの内周部3a1に形成されていない。これは、上記のように半導体チップ2をタブ3aに接着する接着材10として導電性ペーストを用いるので、開口部Sをタブ3aの内周部3a1に形成しても、開口部Sが導電性ペーストで埋まってしまい封止体6のアンカー効果が充分得られないからである。
また、開口部Sは、上記第1方向に沿って複数配列されている。ここでは開口部Sが2列配置されている場合が例示されている。1列目(内周側)を開口部S1(S)、2列目(外周側)を開口部S2(S)とする。開口部Sは1列または3列以上配置しても良いが、あまり複数列にするとタブ3aの平面寸法が大きくなり半導体装置1の平面寸法が大きくなってしまうので、開口部Sは1列または2列が好ましい。タブ3aの枠幅(L3)は、開口部Sが1列ならば、例えば2.3mm、開口部Sが2列ならば、例えば2.6mmである。
ここで、枠状のタブ3a(または半導体チップ2)の1辺に沿う方向を第2方向(第1方向と交差する方向)とした場合に、上記第1方向に沿って複数配列された開口部Sは、列毎に第2方向に沿って複数の開口部Sに分かれている。各列の開口部S(S1,S2)は、第1方向よりも第2方向の方が長い平面帯状に形成されている。
1列目の開口部S1の第1方向の寸法(短方向寸法)L4は、例えば0.15〜0.3mmである。また、2列目の開口部S2の第1方向の寸法(短方向寸法)L5は、例えば0.15〜0.3mmである。この寸法値の理由は、寸法L4,L5を大きくしすぎるとタブ3aの金属部分の面積が小さくなり放熱性が低下する一方、寸法L4,L5が小さすぎると開口部S1,S2内に封止体6の樹脂が充分に充填できずアンカー効果を得ることができないからである。実施の形態1では、2列目の開口部S2の第1方向の寸法(短方向寸法)L5の方が、1列目の開口部S1の第1方向の寸法(短方向寸法)L4よりも小さくなっている。これは、上記の理由に加えてタブ3aの機械的強度を確保するためである。
1列目の開口部S1は、タブ3aの第1方向の中央に配置されている。すなわち、タブ3aの内周から1列目の開口部S1までの第1方向の寸法L6と、タブ3aの外周から1列目の開口部S1までの第1方向の寸法L7とは等しい。これは、タブ3aの機械的強度の均一性を確保するためである。寸法L6,L7は、例えば1mmである。
一方、2列目の開口部S2は、第1方向の寸法L7の中央に配置されている。すなわち、開口部S1から2列目の開口部S2までの第1方向の寸法L8と、タブ3aの外周から2列目の開口部S2までの第1方向の寸法L9とは等しい。これも、タブ3aの機械的強度の均一性を確保するためである。
各列の複数の開口部S1,S2の第2方向の隣接間には分離部が配置されている。この分離部は、開口部S1,S2の各々を挟んで上記第1方向の両側に位置するタブ3a部分を繋ぐ連結部を形成している。
1列目の複数の開口部S1の第2方向の隣接間の分離部(連結部)は、タブ3aまたは半導体チップ2の辺の中心および角部に対応する位置に配置されている。一方、2列目の複数の開口部S2の第2方向の隣接間の分離部(連結部)は、タブ3aまたは半導体チップ2の角部および開口部S1の一部に対応する位置に配置されている。すなわち、第1方向に沿って隣接して配置されている開口部S1,S2は、その配置位置が互いに第2方向にずれて配置されている。これにより、1列目と2列目の連結部の位置がずれるので、タブ3aの機械的な強度を向上させることができる。その結果、例えばタブ3aの折り曲げ加工の際にタブ3aが変形するのを抑制または防止することができる。
また、本実施の形態1では、上記したようにタブ吊りリード3bの折り曲げ部3b1が、リード3cの内側端よりもタブ3aに近い位置に形成されている。これを図8〜図11により説明する。
図8は本実施の形態1の構成に先立って本発明者が検討した半導体装置のリードフレーム3およびこれを載置したボンディングステージ15の要部拡大平面図、図9は図8のZ1−Z1線の断面図を示している。
このリードフレーム3は、ワイヤボンディング装置のボンディングステージ15上に載置されている。上記のようにタブ3aがリード3cよりも厚さ方向に下がっているので、タブ3aの全体および複数のタブ吊りリード3bのそれぞれの一部を収めるように、ボンディングステージ15のフレーム載置面には溝15aが形成されている。この溝15aは、タブ3aの全体およびタブ吊りリード3bの一部を収められるように、タブ3aおよびタブ吊りリード3bよりも若干大きな平面寸法で形成されている。
ここで、図8のリードフレーム3では、タブ吊りリード3bの折り曲げ部3b1がリード(インナーリード部)3cの内側端(先端部)よりもタブ3aから離れた位置に形成されている。これは、半導体チップ2をタブ3aに搭載する際に半導体チップ2を保持する手段として角錐コレット(平面寸法が半導体チップ2の平面寸法よりも大きい)を使用している場合を想定したものである。上記角錐コレットを使用しているのは、平面寸法の異なる種々の半導体チップ2をタブ3a上に搭載する場合があることを考慮したものである。
しかし、上記角錐コレットを使用する場合に、タブ吊りリード3bの折り曲げ部3b1の位置がリード3cの内側端よりもタブ3aに近いと、角錐コレットの外周がタブ吊りリード3bに当たってしまう。そこで、この場合は、タブ吊りリード3bの折り曲げ部3b1をリード3cの内側端よりもタブ3aから離れた位置に形成することで、角錐コレットの外周がタブ吊りリード3bに接触しないようにしている。
ところで、上記のようにタブ吊りリード3bの折り曲げ部3b1がリード3cの内側端よりもタブ3aから離れた位置に形成されている場合、タブ吊リード3bの一部を収める溝15aもリード3cの内側端よりもタブ3aから離れた位置まで延在した状態で形成されるようになる。この場合、タブ吊りリード3bに隣接するリード3cが、溝15aの外周を基準としてそこから長さL10だけ離れるようにしなければならない。これは、ワイヤ接続不良対策として、加熱されたボンディングステージ15上にリード3cを固定した状態で行う必要があるが、リード3cと溝15aとの長さL10が短いと、リードフレーム3をボンディングステージ15上に配置する際、位置ずれが生じると、リード3cの裏面を確実にボンディングステージ15に固定することが困難となるためである。そのため、長さL10を考慮した分だけ、リード3cをタブ吊りリード3bから離して形成することになるため、複数のリード3c同士の間隔(ピッチ)も狭くなり、複数のリード3cのそれぞれの先端部を半導体チップ2に近づけることが困難である。この結果、複数のリード3cを通じて半導体チップ2の熱を放散することが困難となる。
次に、図10は本実施の形態1の半導体装置1のリードフレーム3およびこれを載置したボンディングステージ15の要部拡大平面図、図11は図10のZ1−Z1線の断面図を示している。
本実施の形態1では、タブ吊りリード3bの折り曲げ部3b1が、リード3cの内側端よりもタブ3aに近い位置に形成されている。このため、タブ吊りリード3bとそれに隣接するリード3cとの間に溝15aが介在されない。この場合、タブ吊りリード3bに隣接するリード3cは、タブ吊りリード3bの外周を基準としてそこから長さL10だけ離れるように配置すれば良いので、そのリード3cを図8の場合よりもタブ吊りリード3bに近づけることができる。このため、複数のリード3cの内側端を、よりタブ3aに近づけることができる。すなわち、タブ3a(半導体チップ2)とリード3cとの間の距離を短くすることができる。
その結果、タブ3aとリード3cとの間の熱抵抗を下げることができるので、半導体チップ2の動作時に発生した熱を、リード3cを通じても放散することができる。したがって、半導体装置1の放熱性を向上させることができる。
また、半導体チップ2とリード3cとの間の距離を短くすることができるので、ワイヤ5の長さを短くすることができる。言い換えると、タブ3aとリード(インナーリード部)3cの先端部との間隔を狭くすることができる。これにより、複数のワイヤ5同士が互いに接触する問題を抑制することができる。ここで、ワイヤ5同士が接触する問題の原因としては、以下のことが考えられる。QFP型の半導体装置のように、リードフレーム3の上下に封止体6を形成する場合、リードフレーム3の厚さ方向に流れる樹脂がある。このような樹脂は、障害物が存在しない箇所において特に発生しやすく、本実施の形態1で説明すれば、例えばタブ3aとリード3cとの間の空間である。そのため、この空間において樹脂が、リードフレーム3の厚さ方向に流れると、この空間と平面的に重なる位置に配置された複数のワイヤ5を押し流してしまう。これにより、隣り合うワイヤ5同士が接触する問題が生じやすい。しかしながら、本実施の形態1では、タブ3aの幅を相対的に太く形成し、タブ吊りリード3bに形成する折り曲げ部3b1をリード(インナーリード部)3cの先端部よりもタブ3aに近い位置に形成しているため、複数のリード3cのそれぞれの先端部をよりタブ3aに近づけることが可能となり、タブ3aと複数のリード3cとの間の空間を相対的に小さくすることができる。したがって、ワイヤ5の短絡不良を抑制することができる。
次に、本実施の形態1の半導体装置1の製造方法の一例を図12〜図30により説明する。
まず、図12〜図14に示すようなリードフレーム3を準備する。図12はリードフレーム3の要部拡大平面図、図13は図12のリードフレーム3の単位領域の拡大平面図、図14は図13のX1−X1線の断面図を示している。
リードフレーム3は、例えば平面帯状の金属薄板によって形成されており、その厚さ方向に沿って互いに反対側に位置する主面(第1主面)および裏面(第2主面)を有している。また、このリードフレーム3は、例えば銅または42アロイのような金属からなり、その長手方向に沿って複数の単位領域が配置されている。
このリードフレーム3の単位領域は、1個の半導体装置1を製造するのに必要な構成部を有する領域であり、既に、枠状のタブ3a、タブ吊りリード3bおよび複数のリード3cが横枠部3dおよび縦枠部3eと一体的に接続された状態でパターン形成されている。また、タブ3aは、上記のようにタブ3aの厚さ方向に下げられているとともに、その外周部3a2には、上記開口部S1,S2が形成されている。さらに、各単位領域の複数のリード3cの主面上には固定テープ4が貼り付けられている。
続いて、リードフレーム3の各単位領域のタブ3aの主面の内周部3a1に、例えば銀ペーストのような導電性ペースト材を塗布する。図15はペースト材を塗布した後のリードフレーム3の単位領域の拡大平面図、図16は図15のX1−X1線の断面図を示している。ペースト材10aは、タブ3aの主面の上記内周部3a1にタブ3aの内周に沿ってドット状に塗布されている。ペースト材10aの塗布に際しては、例えばペーストノズル18を用いる。
続いて、ダイボンディング工程に移行する。まず、リードフレーム3をダイボンディング装置のボンディングステージに載置する。続いて、図17および図18に示すように、半導体チップ2の主面に真空吸着パッド(ダイ吸着治具)20を当てて半導体チップ2を真空吸引により保持し、リードフレーム3のタブ3aの直上に移送する。図17はダイボンディング中のリードフレーム3の単位領域の拡大平面図、図18は図17のX1−X1線の断面図を示している。真空吸着パッド20のチップ吸着面(半導体チップ2の主面に対向する面)は、半導体チップ2の主面よりも小さく、その外周が、半導体チップ2の吸引時に半導体チップ2の外周から出てしまうことはない。
続いて、真空吸着パッド20に保持された半導体チップ2と、タブ3aとの相対的な平面位置を合わせた後、半導体チップ2をタブ3a側に移動し、半導体チップ2の裏面をタブ3aの主面の内周部3a1に軽く押し当てる。これにより、図19および図20に示すように、半導体チップ2の裏面とタブ3aの主面とを接着材10により接合し、半導体チップ2をタブ3aの主面上に搭載する。図19はダイボンディング中のリードフレーム3の単位領域の拡大平面図、図20は図19のX1−X1線の断面図を示している。このようなダイボンディング工程をリードフレーム3の単位領域毎に行う。
次いで、ワイヤボンディング工程に移行する。図21はワイヤボンディング装置のボンディングステージ15の一部(単位領域)の平面図、図22は図21のX1−X1線の断面図を示している。ボンディングステージ15のフレーム載置面には、タブ3aの全体およびタブ吊りリード3bの一部を収めることが可能な溝15aが形成されている。溝15aは、リードフレーム3の単位領域に対応してボンディングステージ15のフレーム載置面に複数形成されている。
続いて、図23および図24に示すように、リードフレーム3を加熱されたボンディングステージ15のフレーム載置面上に載せる。図23はワイヤボンディング装置のボンディングステージ15上に載置されたリードフレーム3の単位領域の要部拡大平面図、図24は図23のX1−X1線の断面図を示している。リードフレーム3は、その各単位領域のタブ3aの全体およびタブ吊りリード3bの一部を、ボンディングステージ15の各単位領域の溝15a内に収めた状態で、ボンディングステージ15のフレーム載置面上に載せられている。
続いて、図25および図26に示すように、リードフレーム3の複数のリード3cをリード先端押さえ治具21により押さえた状態で、リード先端押さえ治具21のボンディング窓から露出しているリード3cの内側端と、半導体チップ2のパッドとをワイヤ5により接続する。図25はワイヤボンディング工程後のボンディングステージ15上に載置されたリードフレーム3の単位領域の要部拡大平面図、図26は図25のX1−X1線の断面図を示している。
ところで、一般的なワイヤボンディング工程では、固定テープ4よりも外側のリード3c部分をリード先端押さえ治具21により押さえた状態でワイヤボンディングを行っている。しかし、半導体装置1の高機能化等に伴いリード3cの総数も増え、各リード3cも細くなってきているのでワイヤボンディング工程時にリード3cが厚さ方向に浮き易くなっている。このようなリード3cのバタつきを抑制しながらワイヤ5を接続するためには、出来るだけリード3cの近い位置をリード先端押さえ治具21で固定することが好ましいが、ワイヤ5を接続するためのキャピラリ(図示しない)との干渉を防ぐためには、固定テープ4よりもリード3cの先端部に近い位置をリード先端押さえ治具21で固定することが困難である。
そこで、本実施の形態1では、よりリード3cの先端部に近い位置をリード先端押さえ治具21で固定するために、図26に示すように、固定テープ4に平面的に重なる位置でリード先端押さえ治具21により複数のリード3cを押さえた状態でワイヤボンディングを行っている。これにより、リード先端押さえ治具21によりリード3cの内側端をしっかりと押さえることができるので、ワイヤボンディング工程時にリード3cが浮いてしまうのを抑制または防止することができる。このため、ワイヤボンディングの信頼性を向上させることができる。
続いて、図27および図28に示すように、トランスファーモールド法により封止体6を成形する。図27はモールド工程後のリードフレーム3の単位領域の要部拡大平面図、図28は図27のX1−X1線の断面図を示している。モールド工程では、リードフレーム3の複数の単位領域の封止体6を一括して成形する。
本実施の形態1においては、タブ3aの面積を大きくしたことにより、モールド工程時におけるワイヤ5の変形を抑制または防止できるので、ワイヤ5の変形に起因するワイヤ5同士の接触不良を低減または防止することができる。これを図29および図30により説明する。
図29は一般的なタブ3aの場合のモールド工程時のモールド金型25の断面図、図30は本実施の形態1の場合のモールド工程時のモールド金型25の断面図を示している。
モールド金型25は、下型25aと上型25bとを有している。リードフレーム3は下型25aと上型25bとに挟まれた状態で保持されている。リードフレーム3に搭載された半導体チップ2、タブ3a、リード3cの一部およびワイヤ5は、下型25aと上型25bとの対向面に形成されたキャビティ25c内に収容されている。なお、矢印A,Bはモールド樹脂の流れを示している。
一般的な場合、図29に示すように、タブ3aが小さく、上型25b側から下型25a側へのモールド樹脂の流れAおよび下型25a側から上型25b側へのモールド樹脂の流れBを遮ることがないため、モールド樹脂の流れA,Bによりワイヤ5が変形する場合がある。
これに対して本実施の形態1の場合、図30に示すように、タブ3aが大きく、その外周部3a2がモールド樹脂の流れA,Bを遮るので、モールド樹脂の流れが抑えられる。このため、モールド樹脂の流れA,Bに起因するワイヤ5の変形を抑制または防止することができる。
続いて、リードフレーム3の一部を切断することでリードフレーム3から個々の封止体6を取り出した後、封止体6の四側面から突出するリード3cをガルウィング状に成形して半導体装置1を製造する。
(実施の形態2)
本実施の形態2においては、枠状のタブの外周形状が前記実施の形態1と異なる。それ以外は前記実施の形態1と同じである。
図31は本実施の形態2の半導体装置1の要部拡大平面図、図32は図31のX2−X2線の断面図を示している。なお、図31は図面を見易くするため封止体6の内部を透かして見せているとともに、ワイヤを外した状態を示している。
本実施の形態2においては、枠状のタブ3aの外周形状が、例えば略8角形状に形成されている。すなわち、タブ3aの外周において、半導体チップ2の四辺に対応する部分は、半導体チップ2の辺の中央に向かって次第にリード3cの先端に近づくような形状になっている。これにより、半導体チップ4の四辺の各々の中央に対応するタブ3aの一部もリード3cの内側端に近づけることができるので、半導体装置1の放熱性を向上させることができる。
なお、タブ3aの第1方向の寸法が等しくなるように、枠状のタブ3aの内周(中央の開口部)の形状を外周形状に合わせて略8角形状にしても良い。これにより、タブ3aの第1方向の寸法が全周においてほぼ等しくなるので、タブ3aの機械的強度の均一性を確保できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である自動車の電子機器に使用する半導体装置に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばパーソナルコンピュータのような情報処理機器、携帯電話のような移動型通信機器、デジタルカメラのようなマルチメディア機器に使用される半導体装置に適用することもできる。
本発明は、半導体装置の製造業に適用できる。
本発明の一実施の形態(実施の形態1)である半導体装置の平面図である。 図1のX1−X1線の断面図である。 図1の半導体装置の要部拡大平面図である。 図3のX1−X1線の断面図である。 図1の半導体装置の要部拡大平面図である。 図5のX1−X1線の断面図である。 図1の半導体装置のタブの拡大平面図である。 本発明の一実施の形態に先立って本発明者が検討した半導体装置のリードフレームおよびこれを載置したボンディングステージの要部拡大平面図である。 図8のZ1−Z1線の断面図である。 本発明の一実施の形態である半導体装置のリードフレームおよびこれを載置したボンディングステージの要部拡大平面図である。 図10のZ1−Z1線の断面図である。 図1の半導体装置の製造工程中におけるリードフレームの要部拡大平面図である。 図12のリードフレームの単位領域の拡大平面図である。 図13のX1−X1線の断面図である。 図13に続く半導体装置の製造工程中のリードフレームのペースト材を塗布した後の単位領域の拡大平面図である。 図15のX1−X1線の断面図である。 図15に続く半導体装置の製造工程中のリードフレームのダイボンディング中の単位領域の拡大平面図である。 図17のX1−X1線の断面図である。 図17に続く半導体装置の製造工程中のリードフレームのダイボンディング中の単位領域の拡大平面図である。 図19のX1−X1線の断面図である。 ワイヤボンディング装置のボンディングステージの部分平面図である。 図21のX1−X1線の断面図である。 図19に続く半導体装置の製造工程におけるワイヤボンディング装置のボンディングステージ上に載置されたリードフレームの単位領域の要部拡大平面図である。 図23のX1−X1線の断面図である。 図23に続く半導体装置の製造工程であるワイヤボンディング工程後のボンディングステージ上に載置されたリードフレームの単位領域の要部拡大平面図である。 図25のX1−X1線の断面図である。 図25に続く半導体装置の製造工程であるモールド工程後のリードフレームの単位領域の要部拡大平面図である。 図27のX1−X1線の断面図である。 一般的なタブの場合のモールド工程時のモールド金型の断面図である。 図1の半導体装置の製造工程であるモールド工程時のモールド金型内の断面図である。 本発明の他の実施の形態(実施の形態2)の半導体装置の要部拡大平面図である。 図31のX2−X2線の断面図である。
符号の説明
1 半導体装置
2 半導体チップ
3 リードフレーム
3a タブ(チップ搭載部)
3a1 内周部
3a2 外周部
3b タブ吊りリード
3b1 折り曲げ部
3c リード
4 固定テープ
5 ボンディングワイヤ
6 封止体
10 接着材
10a ペースト材
15 ボンディングステージ
15a 溝
18 ペーストノズル
20 真空吸着パッド(吸着コレット)
21 リード先端押さえ治具
25 モールド金型
25a 下型
25b 上型
25c キャビティ
S1 開口部
S2 開口部

Claims (15)

  1. (a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する枠状のチップ搭載部と、
    (b)前記チップ搭載部に搭載された半導体チップと、
    (c)前記チップ搭載部の周囲に配置された複数のリードと、
    (d)前記半導体チップの複数の電極を前記複数のリードに電気的に接続するボンディングワイヤと、
    (e)前記半導体チップを封止する樹脂封止体とを備え、
    前記チップ搭載部は、
    前記半導体チップが平面的に重なる内周部と、
    前記半導体チップの周囲に位置する外周部とを一体的に有しており、
    前記チップ搭載部の内周から外周に向かう方向を第1方向とした場合に、
    前記外周部の前記第1方向の寸法は、前記内周部の前記第1方向の寸法よりも広く、
    前記外周部には、前記第1、前記第2主面間を貫通する開口部が形成されていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、前記チップ搭載部の前記第1方向の寸法は、前記複数のリードを固定するように設けられた固定テープの幅よりも広いことを特徴とする半導体装置。
  3. 請求項1記載の半導体装置において、前記開口部は、前記第1方向に沿って複数配列されていることを特徴とする半導体装置。
  4. 請求項3記載の半導体装置において、
    前記チップ搭載部の外周に沿う方向を第2方向とした場合に、
    前記外周部の前記第1方向に沿って複数配列された開口部は、列毎に前記第2方向に沿って複数の開口部に分かれて形成されており、
    前記外周部の前記第1方向に沿って隣接して配列されている開口部は、その配置位置が互いに前記第2方向にずれて配置されていることを特徴とする半導体装置。
  5. 請求項1記載の半導体装置において、
    前記チップ搭載部の外周に沿う方向を第2方向とした場合に、
    前記開口部は、前記第2方向に沿って複数の開口部に分かれて形成されており、
    前記第2方向に沿って配置された複数の開口部の隣接間に配置される分離部は、前記開口部を挟んで前記第1方向の両側に位置する前記チップ搭載部の一部分同士を繋ぐ連結部を形成していることを特徴とする半導体装置。
  6. 請求項5記載の半導体装置において、前記連結部は、前記半導体チップの辺の中心に対応する位置に形成されていることを特徴とする半導体装置。
  7. 請求項1記載の半導体装置において、前記半導体チップは、前記チップ搭載部に導電性ペースト材を用いて搭載されていることを特徴とする半導体装置。
  8. 請求項1記載の半導体装置において、
    前記チップ搭載部は、前記チップ搭載部に一体に形成された複数の吊りリードにより支持されており、
    前記複数の吊りリードのそれぞれは、前記チップ搭載部の第1主面および第2主面に交差する方向に折り曲げられており、
    前記複数の吊りリードのそれぞれの折り曲げ部は、前記複数のリードにおける前記チップ搭載部側の先端よりも前記半導体チップに近い位置に形成されていることを特徴とする半導体装置。
  9. 請求項8記載の半導体装置において、前記複数の吊りリードのそれぞれは、前記チップ搭載部の第1主面から第2主面に向かって折り曲げられていることを特徴とする半導体装置。
  10. 請求項1記載の半導体装置において、前記半導体チップは、シリアルサウンドインターフェイスおよびCDROMデコーダの機能を有していることを特徴とする半導体装置。
  11. (a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有するリードフレームを準備する工程と、
    (b)前記リードフレームの枠状のチップ搭載部に吸着コレットを用いて半導体チップを搭載する工程と、
    (c)前記リードフレームをボンディング装置のボンディングステージに載置した後、前記チップ搭載部に搭載された半導体チップの複数の電極を、前記リードフレームの複数のリードにボンディングワイヤにより電気的に接続する工程と、
    (d)前記半導体チップを樹脂封止体により封止する工程とを有し、
    前記(a)工程の前記リードフレームは、
    前記チップ搭載部と、
    前記チップ搭載部の周囲に配置された前記複数のリードと、
    前記チップ搭載部に一体に形成され、前記チップ搭載部を支持する複数の吊りリードとを有しており、
    前記チップ搭載部は、
    前記半導体チップが平面的に重なる内周部と、
    前記半導体チップの周囲に位置する外周部とを一体的に有しており、
    前記チップ搭載部の内周から外周に向かう方向を第1方向とした場合に、
    前記外周部の前記第1方向の寸法は、前記内周部の前記第1方向の寸法よりも広く、
    前記外周部には、前記第1、前記第2主面間を貫通する開口部が形成されており、
    前記複数の吊りリードは、前記リードフレームの第1主面および第2主面に交差する方向に折り曲げられており、
    前記複数の吊りリードのそれぞれの折り曲げ部は、前記複数のリードの前記チップ搭載部側の先端よりも前記半導体チップに近い位置に形成されており、
    前記ボンディング装置の前記ボンディングステージのフレーム載置面には溝が形成されており、
    前記(c)工程においては、
    前記リードフレームの前記チップ搭載部が前記ボンディングステージの前記溝に収まるように前記リードフレームを前記ボンディングステージ上に載置した後、前記チップ搭載部に搭載された半導体チップの複数の電極と、前記リードフレームの複数のリードとをボンディングワイヤにより電気的に接続することを特徴とする半導体装置の製造方法。
  12. 請求項11記載の半導体装置の製造方法において、前記(b)工程において、前記吸着コレットの吸着面の平面寸法は、前記半導体チップの平面寸法よりも小さいことを特徴とする半導体装置の製造方法。
  13. 請求項11記載の半導体装置の製造方法において、前記ボンディングステージのフレーム載置面には、前記複数の吊りリードのそれぞれの一部および前記チップ搭載部と対応する位置に設けられた溝を有し、前記ボンディングワイヤは、前記吊りリードの一部および前記チップ搭載部を前記溝内に配置させた状態で、接続されることを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法において、前記ボンディングワイヤは、前記リードフレームに貼り付けられた固定テープを治具で押さえた状態で接続されることを特徴とする半導体装置の製造方法。
  15. 請求項11記載の半導体装置の製造方法において、前記複数の吊りリードのそれぞれは、前記チップ搭載部の第1主面から第2主面に向かって折り曲げられていることを特徴とする半導体装置の製造方法。
JP2007144463A 2007-05-31 2007-05-31 半導体装置およびその製造方法 Pending JP2008300587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007144463A JP2008300587A (ja) 2007-05-31 2007-05-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007144463A JP2008300587A (ja) 2007-05-31 2007-05-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008300587A true JP2008300587A (ja) 2008-12-11
JP2008300587A5 JP2008300587A5 (ja) 2010-07-08

Family

ID=40173812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007144463A Pending JP2008300587A (ja) 2007-05-31 2007-05-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008300587A (ja)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744551U (ja) * 1980-08-26 1982-03-11
JPS58196042A (ja) * 1982-05-11 1983-11-15 Toshiba Corp 半導体装置用リ−ドフレ−ム
JPS60254648A (ja) * 1984-05-30 1985-12-16 Hitachi Chem Co Ltd プラスチツク封止型半導体装置
JPS63293964A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 樹脂封止型半導体装置
JPH01272124A (ja) * 1988-04-25 1989-10-31 Hitachi Ltd 半導体装置の製造方法
JPH02170454A (ja) * 1988-12-22 1990-07-02 Dainippon Printing Co Ltd リードフレーム
JPH02295157A (ja) * 1989-05-09 1990-12-06 Nec Corp 樹脂封止半導体装置
JPH06216303A (ja) * 1992-03-27 1994-08-05 Hitachi Ltd リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法
JPH06302722A (ja) * 1993-04-19 1994-10-28 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH0729925A (ja) * 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置及び製造方法
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
JPH10150137A (ja) * 1996-11-15 1998-06-02 Toshiba Corp リードフレーム
JPH10242369A (ja) * 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000150756A (ja) * 1998-11-13 2000-05-30 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びリードフレーム
JP2000349223A (ja) * 1999-05-28 2000-12-15 Texas Instr Inc <Ti> 半導体デバイスにおける接着と熱散逸とをバランスさせたリードフレーム
JP2003068962A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 半導体装置製造用のフレームおよび半導体装置の製造方法
JP2003258184A (ja) * 2002-02-27 2003-09-12 Nec Kyushu Ltd 半導体装置およびリードフレーム
JP2005303222A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744551U (ja) * 1980-08-26 1982-03-11
JPS58196042A (ja) * 1982-05-11 1983-11-15 Toshiba Corp 半導体装置用リ−ドフレ−ム
JPS60254648A (ja) * 1984-05-30 1985-12-16 Hitachi Chem Co Ltd プラスチツク封止型半導体装置
JPS63293964A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 樹脂封止型半導体装置
JPH01272124A (ja) * 1988-04-25 1989-10-31 Hitachi Ltd 半導体装置の製造方法
JPH02170454A (ja) * 1988-12-22 1990-07-02 Dainippon Printing Co Ltd リードフレーム
JPH02295157A (ja) * 1989-05-09 1990-12-06 Nec Corp 樹脂封止半導体装置
JPH06216303A (ja) * 1992-03-27 1994-08-05 Hitachi Ltd リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法
JPH06302722A (ja) * 1993-04-19 1994-10-28 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH0729925A (ja) * 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置及び製造方法
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
JPH10150137A (ja) * 1996-11-15 1998-06-02 Toshiba Corp リードフレーム
JPH10242369A (ja) * 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000150756A (ja) * 1998-11-13 2000-05-30 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びリードフレーム
JP2000349223A (ja) * 1999-05-28 2000-12-15 Texas Instr Inc <Ti> 半導体デバイスにおける接着と熱散逸とをバランスさせたリードフレーム
JP2003068962A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 半導体装置製造用のフレームおよび半導体装置の製造方法
JP2003258184A (ja) * 2002-02-27 2003-09-12 Nec Kyushu Ltd 半導体装置およびリードフレーム
JP2005303222A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
CN102420217B (zh) 多芯片半导体封装体及其组装
JP5149854B2 (ja) 半導体装置
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
CN102341899A (zh) 具有多种ic封装构造的无引线阵列塑料封装
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US20120306064A1 (en) Chip package
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20090009142A (ko) 반도체 장치 및 그 제조 방법
JP2003017524A (ja) 樹脂封止型半導体装置の製造方法
JP6909630B2 (ja) 半導体装置
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP2008300587A (ja) 半導体装置およびその製造方法
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JP5385438B2 (ja) 半導体装置
JP4409528B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205