JPH0936512A - プリント回路装置 - Google Patents
プリント回路装置Info
- Publication number
- JPH0936512A JPH0936512A JP18432195A JP18432195A JPH0936512A JP H0936512 A JPH0936512 A JP H0936512A JP 18432195 A JP18432195 A JP 18432195A JP 18432195 A JP18432195 A JP 18432195A JP H0936512 A JPH0936512 A JP H0936512A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- chip
- circuit device
- circuit board
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 プリント回路基板に集積回路チップを電気機
械的に接続したプリント回路装置をプリント回路基板か
ら集積回路チップを突出することなくしてプリント回路
装置のスペースファクタを改善、高密度化し、集積回路
チップの耐候性および耐衝撃性その他の特性を向上した
プリント回路装置を提供する。 【解決手段】 プリント回路基板１に集積回路チップ２
を回路接続して固定したプリント回路装置において、プ
リント回路基板１に凹部１３を形成し、集積回路チップ
２を凹部１３に収容して遮蔽板５により遮蔽したプリン
ト回路装置。
械的に接続したプリント回路装置をプリント回路基板か
ら集積回路チップを突出することなくしてプリント回路
装置のスペースファクタを改善、高密度化し、集積回路
チップの耐候性および耐衝撃性その他の特性を向上した
プリント回路装置を提供する。 【解決手段】 プリント回路基板１に集積回路チップ２
を回路接続して固定したプリント回路装置において、プ
リント回路基板１に凹部１３を形成し、集積回路チップ
２を凹部１３に収容して遮蔽板５により遮蔽したプリン
ト回路装置。
Description
【０００１】
【発明の属する技術分野】この発明は、プリント回路装
置に関し、特に、プリント回路基板から集積回路チップ
を突出することなくしてプリント回路装置のスペースフ
ァクタを改善し、集積回路チップの耐候性および耐衝撃
性その他の特性を向上したプリント回路装置に関する。
置に関し、特に、プリント回路基板から集積回路チップ
を突出することなくしてプリント回路装置のスペースフ
ァクタを改善し、集積回路チップの耐候性および耐衝撃
性その他の特性を向上したプリント回路装置に関する。
【０００２】
【従来の技術】従来例を図５を参照して説明する。雑音
電磁界に曝されてこの雑音に妨害される電子回路装置
は、一般に、シールドケースにより包囲して電磁的に遮
蔽される。電子回路装置がプリント回路装置である場合
においても同様であり、プリント回路基板１に回路接続
して固定された集積回路チップ２はシールドケース３に
より包囲してこれを電磁的に遮蔽する。このプリント回
路基板１には一般的にプリント回路パターン１１が印刷
形成されている。集積回路チップ２のリード線２１はこ
の回路パターン１１の内の信号回路パターンに電気的に
接続される。この集積回路チップ２はプリント回路基板
１に取り付けられたシールドケース３により包囲され、
電磁的に遮蔽されている。このシールドケース３は回路
パターン１１の内の接地回路パターンを介してＧＮＤ線
１２に電気的に接続して接地されている。ところで、図
５により図示説明されるプリント回路装置のシールドケ
ース３はプリント回路基板１から突出している。シール
ドケース３がプリント回路基板１から突出していると、
プリント回路装置を積層して電子回路装置全体を高密度
化する場合の妨げとなることは言うまでもない。
電磁界に曝されてこの雑音に妨害される電子回路装置
は、一般に、シールドケースにより包囲して電磁的に遮
蔽される。電子回路装置がプリント回路装置である場合
においても同様であり、プリント回路基板１に回路接続
して固定された集積回路チップ２はシールドケース３に
より包囲してこれを電磁的に遮蔽する。このプリント回
路基板１には一般的にプリント回路パターン１１が印刷
形成されている。集積回路チップ２のリード線２１はこ
の回路パターン１１の内の信号回路パターンに電気的に
接続される。この集積回路チップ２はプリント回路基板
１に取り付けられたシールドケース３により包囲され、
電磁的に遮蔽されている。このシールドケース３は回路
パターン１１の内の接地回路パターンを介してＧＮＤ線
１２に電気的に接続して接地されている。ところで、図
５により図示説明されるプリント回路装置のシールドケ
ース３はプリント回路基板１から突出している。シール
ドケース３がプリント回路基板１から突出していると、
プリント回路装置を積層して電子回路装置全体を高密度
化する場合の妨げとなることは言うまでもない。
【０００３】そして、図６を参照するに、プリント回路
基板１に集積回路チップ２を接続固定した電子回路装置
については、基板１上に突出している集積回路チップ２
にエポキシ樹脂その他の熱硬化性合成樹脂より成るポッ
ティング剤７を適用してこれをポッティング剤７中に埋
設した状態とし、電子回路装置の信頼性を向上すること
が行われている。この様に、集積回路チップ２をポッテ
ィング剤７中に埋設した状態とすることにより、集積回
路チップ２の耐候性および耐衝撃性は向上し、結局電子
回路装置の信頼性は向上するに到る。しかし、集積回路
チップ２をポッティング剤７中に埋設した状態とするに
は、集積回路チップ２に熱硬化性合成樹脂より成るポッ
ティング剤を適用し、ポッティング剤を加熱処理して硬
化させる加熱工程を必要とする。エポキシ樹脂その他の
熱硬化性合成樹脂はポッティング剤として好適な材料で
はあるが、これを硬化させる加熱工程において集積回路
チップ２に熱衝撃を与え、これを劣化させる場合もあ
る。そして、ポッティング剤７中に埋設した状態の集積
回路チップ２はプリント回路基板１から突出しているの
で、プリント回路装置を積層して電子回路装置全体を高
密度化する場合の妨げとなることは言うまでもない。
基板１に集積回路チップ２を接続固定した電子回路装置
については、基板１上に突出している集積回路チップ２
にエポキシ樹脂その他の熱硬化性合成樹脂より成るポッ
ティング剤７を適用してこれをポッティング剤７中に埋
設した状態とし、電子回路装置の信頼性を向上すること
が行われている。この様に、集積回路チップ２をポッテ
ィング剤７中に埋設した状態とすることにより、集積回
路チップ２の耐候性および耐衝撃性は向上し、結局電子
回路装置の信頼性は向上するに到る。しかし、集積回路
チップ２をポッティング剤７中に埋設した状態とするに
は、集積回路チップ２に熱硬化性合成樹脂より成るポッ
ティング剤を適用し、ポッティング剤を加熱処理して硬
化させる加熱工程を必要とする。エポキシ樹脂その他の
熱硬化性合成樹脂はポッティング剤として好適な材料で
はあるが、これを硬化させる加熱工程において集積回路
チップ２に熱衝撃を与え、これを劣化させる場合もあ
る。そして、ポッティング剤７中に埋設した状態の集積
回路チップ２はプリント回路基板１から突出しているの
で、プリント回路装置を積層して電子回路装置全体を高
密度化する場合の妨げとなることは言うまでもない。
【０００４】また、図７を参照すると、図６におけると
同様に、プリント回路基板１上に突出している集積回路
チップ２にエポキシ樹脂その他の熱硬化性合成樹脂より
成るポッティング剤７を適用してこれをポッティング剤
７中に埋設した状態とし、電子回路装置の信頼性を向上
することが行われている。この場合の集積回路チップ２
はサブのプリント回路基板１７にリード部材としてハン
ダボール２３を取り付け、このプリント回路基板１７に
対してバンプ２２を介して接続されるベアチップを複数
具備するマルチチップモジュール２である。マルチチッ
プモジュール２の場合も、ポッティング剤７中に埋設し
た状態とすることにより耐候性および耐衝撃性は向上
し、結局電子回路装置全体の信頼性は向上する。そし
て、マルチチップモジュール２もポッティング剤を硬化
させる加熱工程において熱衝撃を与えられて劣化する場
合もある。
同様に、プリント回路基板１上に突出している集積回路
チップ２にエポキシ樹脂その他の熱硬化性合成樹脂より
成るポッティング剤７を適用してこれをポッティング剤
７中に埋設した状態とし、電子回路装置の信頼性を向上
することが行われている。この場合の集積回路チップ２
はサブのプリント回路基板１７にリード部材としてハン
ダボール２３を取り付け、このプリント回路基板１７に
対してバンプ２２を介して接続されるベアチップを複数
具備するマルチチップモジュール２である。マルチチッ
プモジュール２の場合も、ポッティング剤７中に埋設し
た状態とすることにより耐候性および耐衝撃性は向上
し、結局電子回路装置全体の信頼性は向上する。そし
て、マルチチップモジュール２もポッティング剤を硬化
させる加熱工程において熱衝撃を与えられて劣化する場
合もある。
【０００５】
【発明が解決しようとする課題】この発明は、プリント
回路基板１に集積回路チップ２を電気機械的に接続した
プリント回路装置を、プリント回路基板１から集積回路
チップ２を突出することなくしてプリント回路装置のス
ペースファクタを改善し、集積回路チップ２の耐候性お
よび耐衝撃性その他の特性を向上したプリント回路装置
を提供するものである。
回路基板１に集積回路チップ２を電気機械的に接続した
プリント回路装置を、プリント回路基板１から集積回路
チップ２を突出することなくしてプリント回路装置のス
ペースファクタを改善し、集積回路チップ２の耐候性お
よび耐衝撃性その他の特性を向上したプリント回路装置
を提供するものである。
【０００６】
【課題を解決するための手段】プリント回路基板１に集
積回路チップ２を回路接続して固定したプリント回路装
置において、プリント回路基板１に凹部１３を形成し、
集積回路チップ２を凹部１３に収容して遮蔽板５により
遮蔽したプリント回路装置を構成した。そして、凹部１
３は側壁に段部１５を形成したプリント回路装置を構成
した。
積回路チップ２を回路接続して固定したプリント回路装
置において、プリント回路基板１に凹部１３を形成し、
集積回路チップ２を凹部１３に収容して遮蔽板５により
遮蔽したプリント回路装置を構成した。そして、凹部１
３は側壁に段部１５を形成したプリント回路装置を構成
した。
【０００７】また、遮蔽板５は下面に電磁的遮蔽をする
メッキ５１を施したものであるプリント回路装置を構成
した。更に、凹部１３に収容される集積回路チップ２は
サブのプリント回路基板１７にリード部材としてハンダ
ボール２３を取り付け、このプリント回路基板１７に対
してバンプ２２を介して接続されるベアチップを複数具
備するマルチチップモジュール２であるプリント回路装
置を構成した。
メッキ５１を施したものであるプリント回路装置を構成
した。更に、凹部１３に収容される集積回路チップ２は
サブのプリント回路基板１７にリード部材としてハンダ
ボール２３を取り付け、このプリント回路基板１７に対
してバンプ２２を介して接続されるベアチップを複数具
備するマルチチップモジュール２であるプリント回路装
置を構成した。
【０００８】また、マルチチップモジュール２はベアチ
ップを下向きにしてサブのプリント回路基板１７を段部
１５に載置して収容したものであるプリント回路装置を
構成した。更に、先のプリント回路装置において、遮蔽
板５はプリント配線が形成されたものであるプリント回
路装置を構成した。
ップを下向きにしてサブのプリント回路基板１７を段部
１５に載置して収容したものであるプリント回路装置を
構成した。更に、先のプリント回路装置において、遮蔽
板５はプリント配線が形成されたものであるプリント回
路装置を構成した。
【０００９】
【発明の実施の形態】この発明の実施の形態を図１の実
施例を参照して説明する。１はプリント回路基板であ
る。このプリント回路基板１には、プリント回路パター
ン１１が一般的に印刷形成されている。１３はプリント
回路基板１に形成された凹部である。この凹部１３はそ
の上端部に遮蔽板接合部１４が形成されている。この実
施例においては、電磁的に遮蔽されるべき集積回路チッ
プ２はこの凹部１３内に収容取り付けられる。凹部１３
内に収容取り付けられた集積回路チップ２のリード線２
１は、回路パターン１１の内の信号回路パターンに直接
に電気的に接続されている。凹部１３内に収容取り付け
られた電磁的に遮蔽されるべき集積回路チップ２は遮蔽
板５により遮蔽される。即ち、この遮蔽板５の下面には
電磁的遮蔽をするメッキ５１が施されており、このメッ
キ５１により凹部１３内の集積回路チップ２を外部電磁
界から遮蔽することができる。遮蔽板５は凹部１３の上
端部に形成される遮蔽板接合部１４に載置され、最終的
には導電性接着剤６により遮蔽板接合部１４に接合固定
される。遮蔽板５が最終的に導電性接着剤６により遮蔽
板接合部１４に接合固定されたところで、遮蔽板５のメ
ッキ５１は導電性接着剤６、接地回路パターン１１、Ｇ
ＮＤ線１２を介して接地される。遮蔽板５には、更に、
回路パターンも形成されている。この遮蔽板５の回路パ
ターンもプリント回路基板１の回路パターン１１と関連
接続して協動し、回路設計を容易にする。この様に、プ
リント回路基板１に形成された凹部１３に集積回路チッ
プ２を収容取り付け接続することにより集積回路チップ
２が突出することなくしてプリント回路装置全体の高密
度化に好適である。そして、凹部１３内に収容保持され
ると共に遮蔽板５により遮蔽されるところから、集積回
路チップ２は外部電磁界から遮蔽されると共に耐候性お
よび耐衝撃性は向上する。
施例を参照して説明する。１はプリント回路基板であ
る。このプリント回路基板１には、プリント回路パター
ン１１が一般的に印刷形成されている。１３はプリント
回路基板１に形成された凹部である。この凹部１３はそ
の上端部に遮蔽板接合部１４が形成されている。この実
施例においては、電磁的に遮蔽されるべき集積回路チッ
プ２はこの凹部１３内に収容取り付けられる。凹部１３
内に収容取り付けられた集積回路チップ２のリード線２
１は、回路パターン１１の内の信号回路パターンに直接
に電気的に接続されている。凹部１３内に収容取り付け
られた電磁的に遮蔽されるべき集積回路チップ２は遮蔽
板５により遮蔽される。即ち、この遮蔽板５の下面には
電磁的遮蔽をするメッキ５１が施されており、このメッ
キ５１により凹部１３内の集積回路チップ２を外部電磁
界から遮蔽することができる。遮蔽板５は凹部１３の上
端部に形成される遮蔽板接合部１４に載置され、最終的
には導電性接着剤６により遮蔽板接合部１４に接合固定
される。遮蔽板５が最終的に導電性接着剤６により遮蔽
板接合部１４に接合固定されたところで、遮蔽板５のメ
ッキ５１は導電性接着剤６、接地回路パターン１１、Ｇ
ＮＤ線１２を介して接地される。遮蔽板５には、更に、
回路パターンも形成されている。この遮蔽板５の回路パ
ターンもプリント回路基板１の回路パターン１１と関連
接続して協動し、回路設計を容易にする。この様に、プ
リント回路基板１に形成された凹部１３に集積回路チッ
プ２を収容取り付け接続することにより集積回路チップ
２が突出することなくしてプリント回路装置全体の高密
度化に好適である。そして、凹部１３内に収容保持され
ると共に遮蔽板５により遮蔽されるところから、集積回
路チップ２は外部電磁界から遮蔽されると共に耐候性お
よび耐衝撃性は向上する。
【００１０】そして、図２を参照するに、１はプリント
回路基板である。１３はプリント回路基板１に形成され
た凹部である。この凹部１３はその上端部に遮蔽板接合
部１４が形成されている。この実施例においては、耐候
性および耐衝撃性を向上されるべき集積回路チップ２は
この凹部１３内に収容取り付けられている。次いで、凹
部１３内に収容取り付けられた集積回路チップ２は遮蔽
板５により遮蔽される。この遮蔽板５の下面にはメッキ
５１が施されており、凹部１３の上端部に形成される遮
蔽板接合部１４に載置され、最終的には導電性接着剤６
により遮蔽板接合部１４に接合固定される。この接合固
定は、遮蔽板接合部１４の全周に亘ってハンダシール６
１を施し、これに遮蔽板５の下面のメッキ５１を接合す
ることにより達成される。この様に、プリント回路基板
１に形成された凹部１３に集積回路チップ２を収容取り
付け接続することにより、集積回路チップ２が突出する
ことなくしてプリント回路装置全体の高密度化に好適で
あると共に、凹部１３内に収容保持されて遮蔽板５によ
り遮蔽されるところから、集積回路チップ２の耐候性お
よび耐衝撃性も向上する。
回路基板である。１３はプリント回路基板１に形成され
た凹部である。この凹部１３はその上端部に遮蔽板接合
部１４が形成されている。この実施例においては、耐候
性および耐衝撃性を向上されるべき集積回路チップ２は
この凹部１３内に収容取り付けられている。次いで、凹
部１３内に収容取り付けられた集積回路チップ２は遮蔽
板５により遮蔽される。この遮蔽板５の下面にはメッキ
５１が施されており、凹部１３の上端部に形成される遮
蔽板接合部１４に載置され、最終的には導電性接着剤６
により遮蔽板接合部１４に接合固定される。この接合固
定は、遮蔽板接合部１４の全周に亘ってハンダシール６
１を施し、これに遮蔽板５の下面のメッキ５１を接合す
ることにより達成される。この様に、プリント回路基板
１に形成された凹部１３に集積回路チップ２を収容取り
付け接続することにより、集積回路チップ２が突出する
ことなくしてプリント回路装置全体の高密度化に好適で
あると共に、凹部１３内に収容保持されて遮蔽板５によ
り遮蔽されるところから、集積回路チップ２の耐候性お
よび耐衝撃性も向上する。
【００１１】凹部１３は図３に示される如く形成するこ
とができる。即ち、凹部１３内壁に段部１５を形成す
る。この実施例の場合、集積回路チップ２は凹部１３の
底部１６に載置接続されると共に、段部１５にも載置し
て接続される。ここで、集積回路チップ２としては、外
装の施されていないベアチップ２が収容されており、マ
ザーボードであるプリント回路基板１に対するリード部
材はリード線２１の代わりにバンプ２２を使用したもの
である。バンプ２２は例えばＡｇ或はＰｂより成る小さ
な金属のボールであり、ベアチップ２の回路からＡｌよ
り成る引き出し端子にこれらのバンプ２２を接合し、こ
れを介してプリント回路基板１の回路パターン１１に接
続する。この様に、プリント回路基板１に形成された凹
部１３に段部１５を複数段構成し、ここにリード部材と
してバンプ２２を使用したベアチップ２を複数個取り付
け接続することにより、プリント回路装置の高密度化は
増大すると共に、ベアチップ２は凹部１３内に収容保持
されるところから、その耐候性および耐衝撃性は向上す
る。
とができる。即ち、凹部１３内壁に段部１５を形成す
る。この実施例の場合、集積回路チップ２は凹部１３の
底部１６に載置接続されると共に、段部１５にも載置し
て接続される。ここで、集積回路チップ２としては、外
装の施されていないベアチップ２が収容されており、マ
ザーボードであるプリント回路基板１に対するリード部
材はリード線２１の代わりにバンプ２２を使用したもの
である。バンプ２２は例えばＡｇ或はＰｂより成る小さ
な金属のボールであり、ベアチップ２の回路からＡｌよ
り成る引き出し端子にこれらのバンプ２２を接合し、こ
れを介してプリント回路基板１の回路パターン１１に接
続する。この様に、プリント回路基板１に形成された凹
部１３に段部１５を複数段構成し、ここにリード部材と
してバンプ２２を使用したベアチップ２を複数個取り付
け接続することにより、プリント回路装置の高密度化は
増大すると共に、ベアチップ２は凹部１３内に収容保持
されるところから、その耐候性および耐衝撃性は向上す
る。
【００１２】図４を参照するに、この図においても、図
３と同様に凹部１３内壁には段部１５が形成されてい
る。マルチチップモジュール２は、上述した通り、サブ
のプリント回路基板１７にリード部材としてハンダボー
ル２３を取り付け、このプリント回路基板１７に対して
バンプ２２を介して接続されるベアチップを複数具備す
るものであるが、これを凹部１３に収容取り付け接続す
るに際して、ベアチップをした側にしてサブのプリント
回路基板１７を段部１５に載置する。この様にすること
により、マルチチップモジュール２を構成するベアチッ
プは、凹部１３内に収容されると共にモジュール２自身
のサブのプリント回路基板１７により遮蔽されるところ
から、格別の遮蔽板を準備することなしにその耐候性お
よび耐衝撃性を保証される。
３と同様に凹部１３内壁には段部１５が形成されてい
る。マルチチップモジュール２は、上述した通り、サブ
のプリント回路基板１７にリード部材としてハンダボー
ル２３を取り付け、このプリント回路基板１７に対して
バンプ２２を介して接続されるベアチップを複数具備す
るものであるが、これを凹部１３に収容取り付け接続す
るに際して、ベアチップをした側にしてサブのプリント
回路基板１７を段部１５に載置する。この様にすること
により、マルチチップモジュール２を構成するベアチッ
プは、凹部１３内に収容されると共にモジュール２自身
のサブのプリント回路基板１７により遮蔽されるところ
から、格別の遮蔽板を準備することなしにその耐候性お
よび耐衝撃性を保証される。
【００１３】
【発明の効果】以上の通りであって、この発明は、プリ
ント回路基板１に凹部１３を形成して集積回路チップ２
を凹部１３に収容し、遮蔽板５により遮蔽する構成を採
用することにより、プリント回路基板１に集積回路チッ
プ２を電気機械的に接続したプリント回路装置をプリン
ト回路基板１から集積回路チップ２を突出することなく
してプリント回路装置のスペースファクタを改善、高密
度化し、集積回路チップ２の耐候性および耐衝撃性その
他の特性を向上したプリント回路装置を構成することが
できる。
ント回路基板１に凹部１３を形成して集積回路チップ２
を凹部１３に収容し、遮蔽板５により遮蔽する構成を採
用することにより、プリント回路基板１に集積回路チッ
プ２を電気機械的に接続したプリント回路装置をプリン
ト回路基板１から集積回路チップ２を突出することなく
してプリント回路装置のスペースファクタを改善、高密
度化し、集積回路チップ２の耐候性および耐衝撃性その
他の特性を向上したプリント回路装置を構成することが
できる。
【００１４】そして、プリント回路基板１に形成された
凹部１３に段部１５を複数段構成したことにより、プリ
ント回路装置の高密度化は増大するに到る。また、凹部
１３に段部１５を複数段構成したプリント回路基板１に
マルチチップモジュール２を収容することにより、プリ
ント回路装置の高密度化は更に増大する。ここで、ベア
チップを下向きにしてサブのプリント回路基板１７を段
部１５に載置してマルチチップモジュール２を収容する
ことにより、自身のサブのプリント回路基板１７により
遮蔽がなされるところから、格別の遮蔽板を準備するこ
となしにその耐候性および耐衝撃性を保証することがで
きる。
凹部１３に段部１５を複数段構成したことにより、プリ
ント回路装置の高密度化は増大するに到る。また、凹部
１３に段部１５を複数段構成したプリント回路基板１に
マルチチップモジュール２を収容することにより、プリ
ント回路装置の高密度化は更に増大する。ここで、ベア
チップを下向きにしてサブのプリント回路基板１７を段
部１５に載置してマルチチップモジュール２を収容する
ことにより、自身のサブのプリント回路基板１７により
遮蔽がなされるところから、格別の遮蔽板を準備するこ
となしにその耐候性および耐衝撃性を保証することがで
きる。
【００１５】更に、遮蔽板５の下面には電磁的遮蔽をす
るメッキ５１が施されており、シールドケースを突出す
ることなく電磁的遮蔽をすることができる。遮蔽板５に
は、更に、回路パターンも形成されているので、この遮
蔽板５の回路パターンもプリント回路基板１の回路パタ
ーン１１と関連接続して協動し、回路パターンの設計を
容易にする。
るメッキ５１が施されており、シールドケースを突出す
ることなく電磁的遮蔽をすることができる。遮蔽板５に
は、更に、回路パターンも形成されているので、この遮
蔽板５の回路パターンもプリント回路基板１の回路パタ
ーン１１と関連接続して協動し、回路パターンの設計を
容易にする。
【図１】実施例を説明する図。
【図２】他の実施例を説明する図。
【図３】更に他の実施例を説明する図。
【図４】他の実施例を説明する図。
【図５】従来例を説明する図。
【図６】他の従来例を説明する図。
【図７】更に他の従来例を説明する図。
１ プリント回路基板 ２ 集積回路チップ ５ 遮蔽板 １３ 凹部 １５ 段部 １７ サブのプリント回路基板 ２２ バンプ ２３ ハンダボール ５１ メッキ
Claims (6)
- 【請求項１】 プリント回路基板に集積回路チップを回
路接続して固定したプリント回路装置において、プリン
ト回路基板に凹部を形成し、集積回路チップを凹部に収
容して遮蔽板により遮蔽したことを特徴とするプリント
回路装置。 - 【請求項２】 請求項１に記載されるプリント回路装置
において、凹部は側壁に段部を形成したものであること
を特徴とするプリント回路装置。 - 【請求項３】 請求項１および請求項２の何れかに記載
されるプリント回路装置において、遮蔽板は下面に電磁
的遮蔽をするメッキを施したものであることを特徴とす
るプリント回路装置。 - 【請求項４】 請求項２に記載されるプリント回路装置
において、凹部に収容される集積回路チップはサブのプ
リント回路基板にハンダボールを取り付け、サブのプリ
ント回路基板に対してバンプを介して接続されるベアチ
ップを複数具備するマルチチップモジュールであること
を特徴とするプリント回路装置。 - 【請求項５】 請求項４に記載されるプリント回路装置
において、マルチチップモジュールはベアチップを下向
きにしてサブのプリント回路基板を段部に載置して収容
したものであることを特徴とするプリント回路装置。 - 【請求項６】 請求項１ないし請求項５の何れかに記載
されるプリント回路装置において、遮蔽板はプリント配
線が形成されたものであることを特徴とするプリント回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18432195A JPH0936512A (ja) | 1995-07-20 | 1995-07-20 | プリント回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18432195A JPH0936512A (ja) | 1995-07-20 | 1995-07-20 | プリント回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936512A true JPH0936512A (ja) | 1997-02-07 |
Family
ID=16151293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18432195A Withdrawn JPH0936512A (ja) | 1995-07-20 | 1995-07-20 | プリント回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936512A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004572A1 (de) * | 2003-07-02 | 2005-01-13 | Siemens Aktiengesellschaft | Abschirmung für emi-gefährdete elektronische bauelemente und/oder schaltungen von elektronischen geräten |
| JP2009206302A (ja) * | 2008-02-28 | 2009-09-10 | Fujitsu Ltd | プリント基板ユニット |
| JP2010258370A (ja) * | 2009-04-28 | 2010-11-11 | Omron Corp | 電子部品実装装置及びその製造方法 |
-
1995
- 1995-07-20 JP JP18432195A patent/JPH0936512A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004572A1 (de) * | 2003-07-02 | 2005-01-13 | Siemens Aktiengesellschaft | Abschirmung für emi-gefährdete elektronische bauelemente und/oder schaltungen von elektronischen geräten |
| US7269032B2 (en) | 2003-07-02 | 2007-09-11 | Siemens Aktiengesellschaft | Shielding for EMI-sensitive electronic components and or circuits of electronic devices |
| CN100386010C (zh) * | 2003-07-02 | 2008-04-30 | 西门子公司 | 易受电磁干扰的电子元件和/或电子装置的电路的屏蔽装置 |
| KR100851683B1 (ko) * | 2003-07-02 | 2008-08-11 | 지멘스 악티엔게젤샤프트 | 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐 |
| JP2009206302A (ja) * | 2008-02-28 | 2009-09-10 | Fujitsu Ltd | プリント基板ユニット |
| JP2010258370A (ja) * | 2009-04-28 | 2010-11-11 | Omron Corp | 電子部品実装装置及びその製造方法 |
| US9093282B2 (en) | 2009-04-28 | 2015-07-28 | Omron Corporation | Electronic component mounting device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI251916B (en) | Semiconductor assembled heat sink structure for embedding electronic components | |
| US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
| US7327015B2 (en) | Semiconductor device package | |
| US5220489A (en) | Multicomponent integrated circuit package | |
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
| US6518660B2 (en) | Semiconductor package with ground projections | |
| CN100563405C (zh) | 立体电子电路装置及其中继基板和中继框 | |
| KR100734816B1 (ko) | 전자 소자 캐리어를 위한 최적화된 덮개의 장착 | |
| KR20060080549A (ko) | 반도체 장치 | |
| CN205542769U (zh) | 电子装置和电子设备 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| KR970011619B1 (ko) | 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법 | |
| KR100788858B1 (ko) | 집적 회로 패키지의 구조물 및 어셈블리 방법 | |
| JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
| US20040070948A1 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JPH0936512A (ja) | プリント回路装置 | |
| JP2003031728A (ja) | Ｉｃチップおよびその取付構造 | |
| JP2008078164A (ja) | 半導体装置とその製造方法 | |
| JP2004128356A (ja) | 半導体装置 | |
| KR102378155B1 (ko) | 패키지 내 구획 차폐물 및 능동 전자기 적합성 차폐물을 갖는 반도체 패키지 | |
| JP2696122B2 (ja) | 半導体装置 | |
| JP2006073677A (ja) | 半導体素子のシールド構造及びシールド方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |