[go: up one dir, main page]

KR100788858B1 - 집적 회로 패키지의 구조물 및 어셈블리 방법 - Google Patents

집적 회로 패키지의 구조물 및 어셈블리 방법 Download PDF

Info

Publication number
KR100788858B1
KR100788858B1 KR1020060025286A KR20060025286A KR100788858B1 KR 100788858 B1 KR100788858 B1 KR 100788858B1 KR 1020060025286 A KR1020060025286 A KR 1020060025286A KR 20060025286 A KR20060025286 A KR 20060025286A KR 100788858 B1 KR100788858 B1 KR 100788858B1
Authority
KR
South Korea
Prior art keywords
conductive
substrate
packaging
die
conductive structure
Prior art date
Application number
KR1020060025286A
Other languages
English (en)
Other versions
KR20060101402A (ko
Inventor
쿠웨이첸 리앙
충주 우
충인 팡
Original Assignee
실리콘 인티그레이티드 시스템 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 인티그레이티드 시스템 주식회사 filed Critical 실리콘 인티그레이티드 시스템 주식회사
Publication of KR20060101402A publication Critical patent/KR20060101402A/ko
Application granted granted Critical
Publication of KR100788858B1 publication Critical patent/KR100788858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 패키징 구조물(packaging structure) 및 어셈블리(assembly) 방법에 관한 것이다. 패키징 구조물은 기판(substrate), 다이(die), 도전성 와이어(conductive wire), 및 도전성 충진 재료(conductive filled material)를 포함한다. 기판은 도전성 구조물을 포함하고, 도전성 와이어는 절연-코팅(insulator-coated)된다. 다이는 기판 상에 장착되고, 도전성 와이어는 다이와 도전성 구조물 사이에 연결된다. 도전성 충진 재료는 도전성 와이어들 사이에 형성된다. 어셈블리 방법에서, 다이는 먼저 기판 상에 장착되고, 그 다음 다이와 도전성 구조물 사이에 도전성 와이어를 연결하고, 마지막으로 도전성 와이어들 사이에 도전성 충진 재료를 형성한다.
패키징 구조물, 도전성 충진 재료, 절연-코팅, 도전성 와이어

Description

집적 회로 패키지의 구조물 및 어셈블리 방법{STRUCTURE AND ASSEMBLY METHOD OF INTEGRATED CIRCUIT PACKAGE}
도 1은 종래의 패키징 구조체를 나타내는 단면도이다.
도 2는 본 발명의 일실시예에 따른 패키징 구조물을 나타내는 단면도이다.
도 3a 내지 도 3h는 본 발명의 일실시예에 따른, 집적 회로를 패키징하기 위한 어셈블리 방법을 나타낸다.
도 4는 본 발명의 제2 실시예에 따른 패키징 구조물을 나타내는 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 패키징 구조물을 나타내는 단면도이다.
도 6a 및 도 6b는 본 발명의 제4 실시예에 따른 패키징 구조물을 나타내는 단면도이다.
도 7a 내지 도 7c는 본 발명의 제5 실시예에 따른 패키징 구조물을 나타내는 단면도이다.
도 7d는 본 발명의 기판 상에 다이를 접착하는 것을 나타내는 사시도이다.
도 7e는 본 발명의 다이와 스톱 엘리먼트(stop element) 사이의 절연층을 형성하는 것을 나타내는 정면도이다.
도 8a 내지 도 8c는 본 발명의 제6 실시예에 따른 패키징 구조물을 나타내는 단면도이다.
도 9는 QFP를 간략히 나타내고 있는데, QPF내에서 다이의 패드들은 신호를 전송하기 위해 도전성 와이어를 통해 도전성 구조물에 연결된다.
본 발명은 주로 패키징 구조물 및 그 어셈블리 방법에 관한 것이며, 특히 도전성 충진 재료(conductively filled material)를 갖는 패키징 구조물 및 어셈블리 방법에 관한 것이다.
와이어 본딩(wire bonding)은 종래의 집적 회로 패키징 기술 중 하나이다. 본딩 와이어를 통해 다이(die)의 패드(pads)로부터 패키징의 본딩 핑거(bonding fingers)로 신호가 전송된다. 또한, 트레이스 라우팅(trace routing), 도전성 비아홀(conductive vias), 저층 회로(low layer circuit), 및 마지막으로 솔더 볼(solder balls)을 통해 신호가 전달된다.
도 1은 종래의 패키징 구조물을 도시한 단면도이다. 본딩 핑거(106) 및 상기 본딩 핑거(106)에 연결된 트레이스 라우팅은 기판(118)의 표면 상에 있다. 또한 트레이스 라우팅(108)은 도전성 비아홀(110), 저층 회로(112), 및 마지막으로 솔더 볼(114)에 연결된다. 본딩 핑거(106)는 보통 사각형이며, 다이(102)를 둘러싸는 열(row) 내에 배치된다. 본딩 핑거(106)가 도전성 비아홀(110)으로부터 멀리 떨어져 위치하기 때문에, 트레이스 라우팅(108)이 본딩 핑거(106)와 도전성 비아홀(110)을 열결할 필요가 있다. 다이(102)는 보통 은-충진 에폭시(silver-filled epoxy)(116)을 통해 기판(118) 상에 접착된다. 본딩 와이어(104)는 다이(102)와 본딩 핑거(106)의 패드 사이에 연결된다. 그 후에, 몰딩 화합물(molding compound)(120)을 본딩 와이어(104)를 덮는데 사용하여 본딩 와이어(104)들 사이의 단락(shorting)을 방지한다. 마지막으로, 열 도전성 커버 구조물(122)이 몰딩 화합물(120) 상에 형성된다.
패키징 구조물이 더 작아지고 그 회로가 더 복잡해질수록, 본딩 와이어의 밀도는 크게 증가한다. 종래의 본딩 와이어들은 서로에 대해 절연되지 않기 때문에 쉽게 단락된다. 이러한 문제점을 극복하기 위해, 본딩 와이어의 길이 및 배치는 단락 가능성을 낮추기 위해 엄격하게 제어되어야 한다. 또한, 솔더 볼과 본딩 핑거들 사이의 통신 경로는 기판 양면 상에 많은 양의 트레이스 라우팅을 필요로 한다. 따라서 각각의 다이는 맞춤형 디자인(costum-made design)을 필요로 한다. 다시 말하면, 하나의 다이를 위해 디자인된 패키징 구조물를 다른 다이에 적용하기 쉽지 않다. 맞춤형 디자인은 비축량을 증가시킬 뿐만 아니라, 시장 진입 시간 또는 검증 시간을 증가시킨다. 또한, 본딩 와이어 사이에 차폐 와이어(shielding wires)를 삽입할 필요가 있어 프로세스가 더욱 어렵게 되고 비용이 증가된다. 차폐 와이어가 원하지 않는 전기 효과(electric effect)를 차례할 수 있다고 해도, 원하지 않는 자기 효과(magnetic effect)까지 방지할 수 있는 것은 아니다.
종래의 패키징 구조물은 복잡한 트레이스 라우팅 및 원하지 않는 전자기 효과를 갖기 때문에, 효과적인 전기 차폐를 위한 패키징 구조물과 그 어셈블리 방법을 제안할 필요가 있으며, 대부분의 타입의 다이를 패키징하는데 적합한 범용 기판 (universal substrate)을 제안할 필요가 생겼다.
본 발명의 목적은 대부분의 타입의 다이를 패키징할 수 있는 범용 기판을 제공하는 것이다. 또한 이러한 기판을 사용함으로써 트레이스 라우팅이 단순화 되고, 비용이 절감되며, 단락을 예방할 수 있다.
본 발명의 다른 목적은 패키징 구조물을 효율적으로 전자 차폐 및 자기 차폐하는 것이다. 접지는 패키징 구조물에 의해 효율적으로 분포되며, 따라서 회로 레이아웃이 간단해지고 비용이 절감된다.
상기 목적에 따라, 본 발명의 일실시예는 패키징 구조물 및 그 어셈블리 방법을 제공한다. 기판은, 패드(본딩 핑거와 같은), 패드의 아래 또는 옆에 형성된 도전성 비아홀, 및 솔더 볼을 포함한다. 다이가 기판 상에 장착된 후에, 절연체로 코팅된 와이어가 접착(bonding)된다. 따라서, 본 발명은 패키징 다이에 대해 범용으로 적용될 수 있으며, 회로의 레이아웃을 간단하게 할 수 있고, 단락을 방지할 수 있다. 그 후, 도전체 충진 재료가 다이 및 기판 상에 충진되어, 효율적으로 전자 및 자기 차폐를 제공한다.
이제부터 본 발명의 실시예들에 대해 자세히 설명한다. 후술하는 프로세스 및 구조물들이 모든 프로세스와 구조물을 완전히 포함하는 것은 아니다. 본 발명은 여러 가지 제조 기술와 결합하여 실시될 수 있으며, 본 발명의 이해를 위해 일 반적으로 실시되고 있는 프로세스들만을 사용한다.
도 2는 본 발명의 일실시예에 따른 패키징 구조물을 나타내는 단면도이다. 패키징 기판(218)(이하, 기판이라고 간략히 표시)은 제1 도전성 구조물(208), 제2 도전성 구조물(214), 및 연결 구조물(connective structure)(211)을 포함한다. 본 실시예에서, 제1 도전성 구조물(208)은 기판(218)의 일면 상에 형성된다. 제1 도전성 구조물(208)은 패드 또는 본딩 핑거일 수 있다. 제1 도전성 구조물(208)은 블록 모양 또는 볼 모양, 또는 패키징 구조물의 디자인에 따라 와이어에 연결하기에 적당한 다른 모양을 가질 수 있다. 제2 도전성 구조물(214)은 기판(218)의 타측 표면 상에 형성된다. 제2 도전성 구조물(214)은 솔더 볼, 핀, 리드, 패드, 본딩 핑거, 또는 패키징 요구 조건의 요구에 따라 디자인되는 다른 타입의 구조물일 수 있다. 본 실시예에서, 기판(218) 내에 형성되는 비아홀(212)이 존재한다. 비아홀(212)은 기판(218)을 관통하는 관통 비아홀(through vias), 기판(218)을 관통하지 않는 블라인드 비아홀(blind vias), 또는 기판 내부에 배치되는 매립 비아홀(buried vias)일 수 있다. 연결 구조물(211)은 비아홀(212) 내에 형성되고, 제1 도전성 구조물(208)과 제2 도전성 구조물(214) 사이에 연결된다. 예컨대, 전기적 도전성 재료(구리 또는 그 밖의 다른 도전성 금속)를 비아홀(212)의 내부 측면 상에 발라서 연결 구조물(211)을 형성할 수 있고, 또는 비아홀(212)을 전기적 도전성 재료로 충진하여 연결 구조물(211)을 형성할 수 있다. 후자의 경우에, 충진된 비아홀(212)은 제1 도전성 구조물, 연결 구조물, 및 제2 도전성 구조물을 포함한다. 제1 도전체 구조물과 연결 구조물 사이의 경계, 또는 연결 구조물과 제2 도전성 구 조물 사이의 경계를 특정하여 가시적으로 정의하지는 않았다.
다이(202)(또는 칩)는 기판(218) 상에 고정된다. 본 실시예에서, 칩(202)은, 비록 그 밖의 다른 고정 기술이 적용될 수 있다고 하더라도, 기판(218) 상에 다이-접착 재료(die-attach material)(206)을 통해 접착된다. 다이-접착 재료(206)는 에폭시 수지(epoxy resin)와 같은 전기적 절연 재료, 솔더, 또는 은-충진 에폭시(silver-filled epoxy)와 같은 전기적 도전성 재료일 수 있다.
본 실시예에서, 패키징 구조물의 접지는 다이 패들(die paddle)(다이(202)를 지탱하며 기판(218) 상에 존재함) 및 접지 개구(207)(접지에 전기적으로 연결함)와 같은 접지 구조물 간의 내부 연결에 의해 분포(distribute)된다. 절연-코팅된 적어도 하나의 도전성 와이어(204)는 다이(202)의 패드와 도전성 구조물(209) 사이를 연결한다. 도전성 와이어(204)는 절연-코팅된 금 와이어, 또는 마이크로본즈사(社)(Microbonds incorporation)가 제조한 X-WireTM일 수 있다. 본 실시예에서, 절연층(210)은 도전성 와이어(204)가 다이(202)의 패드(도시되지 않음)에 연결되는 연결 부위를 덮도록 형성된다. 또한, 다른 절연층(210)은 기판(218) 상의 본딩 핑거(도시되지 않음)와 같은 본딩 핑거에 도전성 와이어(204)가 연결되는 연결 영역을 덮도록 형성된다. 기판(218)에서, 본딩 패드는 도전성 구조물(209)에 전기적으로 연결된다. 스톱 엘리먼트(216)는 기판(218) 상에 형성되어 절연층(210)의 형성을 제한한다. 본 실시예에서, 스톱 엘리먼트(216)는 돌출 구조를 가지지만, 스톱 엘리먼트(216)는 절연층(210)의 에지를 제한하기 위한 오목한 구조를 가질 수 있다. 스톱 엘리먼트(216)는 어떤 환경에서는 생략될 수 있다. 예컨대, 만일 절연 층(210)이 시린지 전사 프로세스(syringe transfer process)에 의해 형성된다면, 절연층(210)은 기판(218) 상의 미리 결정된 영역에 제어 가능하게 분포할 수 있다. 또한, 만일 형성된 절연층(210)이 트림(trim)되거나 기판(218) 너머로 연장되는 절연층(210)이 스스로 기판(218)에서 떨어질 수 있다면, 스톱 엘리먼트(216)는 생략될 수 있다. 또한, 만일 절연층(210)이 스퍼터링, 디포지션, 또는 형성 범위를 직접 제어할 수 있는 다른 방법에 의해 형성된다면, 스톱 엘리먼트(216)는 그에 따라 생략될 수 있다.
은-충진 에폭시와 같은 도전성 충진 재료(222)는 도전성 와이어(204) 사이에 형성된다. 본 실시예에서, 도전성 충진 재료(222)는 다이-접착 재료(206)와 접촉하며, 궁극적으로는 접지 개구(207)에 전기적으로 연결됨으로써, 도전성 와이어(204)들 사이의 원하지 않는 전기 및 자기 효과를 차폐한다. 전도성 충진 재료(222)를 형성하는 많은 방법이 존재한다. 본 실시예에서는, 월 프레임(wall frame)과 같은 절연 구조물(220)이 기판(218) 상에 형성되어 도전성 충진 재료(222)의 분포를 제한한다. 그 밖의 다른 구조들이 패키징 구조물 내에 형성될 수 있다. 예컨대, 도 2의 열 도전성 커버(224) 또는 도 1의 열 도전성 커버(122)와 같은 커버 구조물(204)이 절연 구조물(220) 상에 형성될 수 있다. 종래의 구조물 뿐만 아니라 개선된 구조물도 패키징 구조물 내에 형성될 수 있다는 것을 알 수 있다. 예컨대 트레이스는 본딩 핑거로부터 비아홀로의 신호 경로를 제공하기 위해 기판(218) 상에 라우팅된다. 그러나, 본 실시예에서, 기판(218) 상에 라우팅되는 트레이스는 필요하지 않다. 왜냐하면 신호가 도전성 와이어(204)를 통해 다이 (202)의 패드로부터 기판(218)의 패드까지 직접 전송될 수 있기 때문이다. 따라서, 본 기판(218)은 서로 다른 타입의 다이에 적용될 수 있는 범용 기판이 된다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 집적 회로를 패키징하는 어셈블리 방법을 나타낸다. 첫째, 도 3a에서, 적어도 하나의 도전성 구조물(209)를 포함하는 기판(218)이 제공된다. 도 3b에 도시된 바와 같이, 다이-접착 재료(206)는 기판(218) 상에 형성되며, 뒤이어 도 3c에 도시된 바와 같이 다이-접착 재료(206)를 통해 다이(202)를 기판(218) 상에 고정한다. 다이-접착 재료(206)는 본 실시예에서 기판(218) 상에서 다이(202)가 움질일 수 없게 한다. 그 다음, 도 3d에서, 적어도 하나의 도전성 와이어(204)가 다이(202)의 본딩 패드(도시되지 않음)와 기판(218)의 본딩 패드(도시되지 않음) 사이에 연결된다. 도 3e에 도시된 바와 같이, 절연층(210)은 도전성 와이어(204)가 다이(202)의 본딩 경로와 연결되는 연결-영역(connected-region)을 커버하도록 형성되고, 여기에서 도전성 와이어(202)는 기판(218)의 본딩 패드에 연결된다. 본 실시예에서, 절연 구조물(220)은 도 3f에 도시된 바와 같이 기판(218) 상에 형성된다. 그 후, 도전성 충진 재료(222)는 도 3g에 도시된 바와 같이 도전성 와이어(204) 사이에 형성된다. 마지막으로, 도 3h에서, 절연 구조물(220)은 도전성 충진 재료(222)의 분포를 제한하기 위해 사용된다. 본 실시예에서, 절연 구조물(220) 상에 커버 구조물(224)이 더 형성된다.
특히, 도 3a에 도시된 바와 같이, 도전성 구조물(209)을 갖는 기판(218)이 제공된다. 본 실시예에서, 기판(218)은 제1 도전성 구조물(208), 제2 도전성 구조물(214), 및 연결 구조물(211)을 포함한다. 제1 도전성 구조물(208)은 기판(218) 의 일 표면 상에 형성되고, 제2 도전성 구조물(214)은 기판(218)의 타측 표면 상에 형성된다. 본 실시예에서, 제1 도전성 구조물(208) 옆 또는 아래에 형성되는 비아홀(212)이 존재한다. 제2 도전성 구조물(214)은 비아홀(212) 옆에 형성되거나, 비아홀(212)를 커버하기 위해 아래에 형성된다. 비아홀(212)은 기판(218)을 관통하고, 연결 구조물(211)은 비아홀(212) 내에 형성된다. 따라서, 제1 도전성 구조물(208) 및 제2 도전성 구조물(214)은 연결 구조물(211)을 통해 전기적으로 연결된다. 연결 구조물(211)은, 예컨대, 비아홀(212)의 내부 측면 상에 전기적으로 도전성인 재료를 바르거나, 본 실시예와 같이 전기적으로 도전성인 재료로 비아홀(212)을 충진함으로써 형성될 수 있다. 다이 패들(다이(202)를 지지하고 기판(21) 상에 있음)과 접지 개구(접지에 전기적으로 연결됨)(207) 사이의 내부 연결에 의해 패키징 구조물의 접지가 분포된다. 그러나, 패키징 구조물의 접지는 접지 개구(207)가 아닌 다른 접지 구조물에 의해 제공될 수 있다.
상술한 바와 같이, 본 실시예의 기판(218)은 맞춤형 트레이스 라우팅을 요구하지 않는 범용 기판으로 사용될 수 있다. 따라서, 비용이 절감되고, 기판의 실질적인 양이 시장 출시를 보장할 수 있는 수준에 있고, 시장 출시가 보장되며, 이용 가능성이 보장된다.
도 3b를 참조하면, 다이-접착 재료(206)는 기판(218) 상에 다이(202)를 고정하기 위해 기판(218) 상에 형성된다. 다이-접착 재료(206)의 형성은 시린지 전사 프로세스 또는 그 밖의 다른 적절한 기법에 의해 실행될 수 있다. 본 실시예에서, 다이-접착 재료(206)는 접지 개구(207)에 전기적으로 연결되는 전기적 도전성 재료 를 포함한다.
도 3c는 다이(202)가 기판(218)상에 고정된 후의 결과를 나타내는 도면이다. 어떤 다이-접착 재료는 양생(curing) 및 냉각(cooling) 과정 없이 상온에서 자연적으로 굳는 반면, 다른 다이-접착 재료(206)는 본 실시예에서와 같이 경화되기 위해 양생과정이 필요하다.
도 3d에 도시된 바와 같이, 절연-코팅된 도전성 와이어(204)는 다이(202)와 도전성 구조물(209) 사이에 연결된다. 특히, 도전성 와이어(204)는 본 실시예에서 와이어 본딩 기술에 의해 도전성 구조물(209)의 제1 도전성 구조물(208)에 연결된다. 제1 도전성 구조물(208)은 도전성 와이어를 모든 방향으로부터 받아들일 수 있고, 따라서 제1 도전성 구조물(208)은 원 또는 원과 유사한 구성, 또는 사각형, 오목한 원, 또는 타원형과 같은 다른 구성으로 배치될 수 있다. 도전성 와이어(204)가 절연체로 코팅되었기 때문에, 도전성 와이어(204)는 서로 전기적으로 절연된다. 따라서, 제1 도전성 구조물(208)은 제2 도전성 구조물(214)의 연관된 연결 구조물(212)에 근접하거나 또는 그 위에 편리하게 배치될 수 있다. 반면, 제1 도전성 구조물(208)은 불리하게 종래 기술에서 다이(202)의 패드 근처에 배치될 필요가 있다. 본 발명에서 신호가 다이(202)로부터 도전성 와이어(204)를 통해 기판(218)으로 전송될 수 있기 때문에, 이 기판(218)은 서로 다른 타입의 다이에 적용할 수 있는 범용 기판이 된다.
도 3e를 참조하면, 절연층(또는 장벽측(barrier layer))(210)은 기판(218)과 다이(202)의 적절한 영역상에 형성된다. 예컨대, 절연층(210)은 도전성 와이어 (204)가 도전성 구조물(209)에 연결되는 연결-영역을 커버하도록 형성된다. 이 실시예에서, 시린지 전사 프로세스는 다이(202)와 기판(218) 상에 비전도성 재료(액체 또는 콜로이드)를 바르는데 사용되고, 그 후 그것을 경화하기 위해 양생된다. 도전성 와이어(204)가 다이(202)의 패드에 연결되는 연결-영역, 및 도전성 와이어(204)가 제1 도전성 구조물(208)에 연결되는 연결-영역이 절연층(210)에 의해 덮혀 전류 경로가 서로에 대해 전기적으로 절연되므로, 도전성 와이어(204) 사이의 회로 단락을 방지한다. 또한, 스톱 엘리먼트(216)는 기판(218) 상에 형성되어 절연층(210)의 형성을 제한한다.
도 3f는 절연 구조물(220)이 다음 단계에서 형성될 도전성 충진 재료(222)의 분포를 제한하기 위해 기판(218) 상에 형성되는 것을 보여준다. 또한, 절연 구조물(220)은 외부 효과(outside effects)로부터 다이(202)를 보호하는데 사용될 수 있다. 예컨대, 절연 구조물(220)은 변형에 대항하여 패키징 구조물을 강화할 수 있다. 절연 구조물(220)은 정전 방전(electrostatic discharge)(ESD)을 막는데 사용될 수 있다. 만일 다음 단계의 도전성 충진 재료(222)가 열경화성 타입이라면, 절연 구조물(220)은 도전성 충진 재료(222)가 경화된 후에 제거될 수 있고, 그 후에 도전성 충진 재료(222)를 절연-코팅할 수 있다.
도 3g에 도시된 바와 같이, 도전성 충진 재료(222)는 도전성 와이어(204) 사이에 형성된다. 결과적으로 도전성 충진 재료(222)는 어플리케이션의 요구 조건에 따라 고체 또는 액체(또는 콜로이드) 상태일 수 있다. 본 실시예에서, 은-충진 재료가 적용되고, 그 다음 경화되기 위해 양생된다. 어떤 도전성 충진 재료는 양생 과정 없이 경화되거나, 또는 상온에서 경화된다. 반면 다른 도전성 충진 재료는 어는 온도에서 경화된다. 본 실시예의 은-충진 재료는 다이-접착 재료(206)에 전기적으로 연결되고, 상기 다이-접착 재료(206)는 접지 개구(207)에 연결된다. 따라서, 도전성 와이어(204) 및 도전성 충진 재료(222)는 전기적 크로스토크(crosstalk)와 같이 원하지 않는 전기 효과를 함께 차례한다. 일반적으로, 전체 와이어 중 적어도 1/3은 제거될 수 있다.
도 3h를 참조하면, 열 도전성 커버(224)와 같은 커버 구조물(224)이 절연 구조물(220) 상에 형성됨으로써, 본 실시예가 종결된다.
전기 차폐의 목적을 위해, 상술한 방법과는 다른 방법들이 존재한다. 예컨대, 상기 목적을 달성하기 위해 도전성 충진 재료(222)를 접지에 전기적으로 연결하는 대신, 동일 목적을 달성하기 위해 도전성 충진 재료(222)가 파워에 전기적으로 연결될 수 있다. 또한, 도전성 충진 재료(222)를 다이-접착 재료에 연결하는 대신, 도전성 충진 재료(222)는 후술하는 바과 같이 다른 방법으로 연결될 수 있다.
도 4는 본 발명의 제2 실시예에 따른 패키징 구조물을 나타내는 단면도이다. 적어도 하나의 리드 도전체(leading conductor)(205a)는 일단부가 다이(202)의 접지 패드에 연결되고, 타측 단부가 기판(218) 위에 노출되어 플로팅(float)된다. 리드 컨덕터(205a)의 노출된 단부는 도전성 충진 재료(222)에 전기적으로 연결된다. 따라서, 다이(202)는 다이-접착 재료(206) 및 접지 개구(207)를 통해 접지된다. 리드 도전체(205a)가 도전성 와이어(204) 근처에 형성되기 때문에, 다이(202) 로부터 생성된 열은 도전성 와이어(204)를 통해 실질적으로 소비된다. 또한, 본 실시예에서 절연층(210)의 형성을 제한하는데 스톱 엘리먼트(216)(도 2)가 사용되지 않는다.
도 5는 본 발명의 제3 실시예에 따른 패키징 구조물을 나타내는 단면도이다. 적어도 하나의 리드 도전체(205b)는 기판(218)의 제1 도전성 구조물(208)에 연결되는 일단부를 가지면, 기판(218) 위에 노출되어 플로팅되는 타측 단부를 갖는다. 리드 도전체(205b)의 노출된 단부는 도전성 충진 재료(222)에 전기적으로 연결된다. 따라서 도전성 충진 재료(222) 및 제2 도전성 구조물(214b)은 함께 접지된다. 전기 차폐의 목적은 도전성 다이-접착 재료(206) 또는 비도전성(non-conductive) 다이-접착 재료(206)을 사용함으로써 달성될 수 있다.
도 6a는 본 발명의 제4 실시예에 따른 패키징 구조물을 나타내는 단면도이다. 본 실시예에서, 다이(202)의 접지 패드에 연결되는 일단부를 가지며 기판(218) 위에 노출되어 플로팅되는 타측 단부를 갖는 리드 도전체(205a)가 사용된다. 또한, 제1 도전체 구조물(208)에 연결된 일단부를 갖고 기판(218) 위에 노출되어 플로팅되는 타측 단부를 갖는 다른 리드 도전체(205b)가 사용된다. 리드 도전체(205a) 및 리도 도전체(205b)의 노출된 단부는 도전성 충진 재료(222)에 전기적으로 연결되고, 따라서 도전성 충진 재료(222)와 접지된다. 따라서 기판(218)과 다이(202) 사이의 복귀 경로(return path)가 형성되어 전기 효과를 실질적으로 차폐한다. 도 6b는 적어도 하나의 노출된(bare)(또는 코팅되지 않은) 리드 도전체(205c)가 사용되는 대안적인 실시예를 나타낸다. 노출된 리드 도전체(205c)는 다 이(202)의 패드와 제1 도전성 구조물(208) 사이를 연결할 뿐만 아니라 도전성 충진 재료(222)에 전기적으로 연결함으로써 접지하게 된다.
도 7a는 본 발명의 제5 실시예에 따른 패키징 구조물을 나타내는 단면도이다. 본 실시예에서, 적어도 하나의 제1 도전성 구조물(208a)은 절연층(210)에 의해 덮히지 않고, 따라서 노출된다. 노출된 제1 도전성 구조물(208a)은 도전성 충진 재료(222)에 전기적으로 연결되고 접지된다. 따라서, 복귀 경로가 기판(218)과 다이(202) 사이에 형성된다. 먼저 노출된 제1 도전체 구조물(208a)의 표면 상에 에폭시를 형성하고, 그 다음 절연층(210)을 바름으로써 제1 도전성 구조물(208a)을 형성한다. 도 7b는 노출된 제1 도선성 구조물(208b)이 기판(218)으로부터 돌출하는 대안적인 실시예를 나타낸다. 절연층을 바르는 도중에, 절연층(210)은 노출된 제1 도전성 구조물(208b)의 돌출부 상에 축적되지 않을 것이다. 도 7c는 절연층(210)이 다이(202)와 기판(218) 상에 동시에 형성되는 또 다른 대안적인 실시예를 나타낸다. 본 실시예에서, 스톱 엘리먼트(216)가 기판(218) 상에 형성되어 절연층(210)의 형성을 제한한다.
도 7c를 참조하면, 절연-코팅된 도전성 와이어(204)는 외부 와이어(226)을 통해 접지될 수 있다. 예컨대, 도전성 충진 재료(222)는 노출된 제1 도전성 구조물(208b)에 전기적으로 연결된다. 여기서 상기 노출된 제1 도전성 구조물(208b)은, 예컨대 마더 보드의 외부 와이어(226)에 전기적으로 연결된다.
도 7d는 기판(218) 상에 다이(202a, 202b, 202c, 및 202d)를 접착하고, 뒤이어 절연층(210)을 적용하는 것을 나타내는 사시도이다. 절연층(210)의 형성은 본 실시예와 같이 제한되지 않거나 또는 제한될 수 있다. 도전성 충진 재료(222)의 형성은 제한될 수도 있고 또는 제한되지 않을 수도 있다. 다이(202a, 202b, 202c, 및 202d)는 단일 패키징 구조물 내에 패키징되거나 또는 별개의 패키징 구조물 내에 각각 패키징 될 수 있다.
스톱 엘리먼트(216)는 기판(218) 상에 형성되어 절연층(210)의 형성을 제한한다. 스톱 엘리먼트(216)는 상술한 실시예들에서 공개된 바와 같이 월 프레임 구성을 가질 수 있지만, 그 밖의 다른 구성이 적용될 수도 있다. 도 7e는 다이(202)와 스톱 엘리먼트(216) 사이의 절연층(210)을 형성하는 것을 나타내는 정면도이다. 또한, 절연층(210)은 다이(202)의 상부와 주변, 그리고 다른 관련된 영역들을 커버할 수 있다. 스톱 엘리먼트(216)는 절연층(210)이 형성된 후에 제거될 수 있다. 스톱 엘리먼트(216)는 또한 도전성 충진 재료(222)의 분포를 제한하기 위한 절연 구조물(220)로서 사용될 수 있다.
도 8a는 본 발명의 제6 실시예에 따른 패키징 구조물을 나타내는 단면도이다. 본 실시예에서, 도전성 충진 재료(222)는 도전성 와이어(204)들 사이 및 제1 도전성 구조물(208) 상에 형성되나, 다이(202) 상에는 형성되지 않는다. 도 8b는 도전성 충진 재료(222)가 다이(202)의 일부분, 및 제1 도전성 구조물(208)의 일부분 상에 형성되는 대안적인 실시예를 나타낸다. 도 8c는 도전성 충진 재료(222)가 도전성 와이어(204) 사이에 형성되지만, 다이(202) 및 제1 도전성 구조물(208)의 일부분 상에서는 형성되지 않는 대안적인 실시예를 나타낸다.
상술한 실시예들 중 일부에서, 다이-접착 재료(206)는, 다이(202)를 고정시 키고 접지 개구(207)에 접지하는, 예컨대 도전성 은-충진 에폭시를 드러낸다. 다른 실시예들에서, 절연성 다이-접착 재료(insulating die-attach material)가 대신 사용된다. 다이(202), 접지 개구(207), 및 도전성 충진 재료(222)는 전기적으로 연결되며, 리드 도전체와 같은 다른 도전성 구조물을 통해 접지된다. 상술한 실시예들 중 일부에서 설명한 도전성 충진 재료(222)는, 예컨대 도전성 은-충진 에폭시이지만, 다른 재료도 사용될 수 있다. 예컨대, 도전성 충진 재료(222) 대신 액체(또는 콜로이드)가 사용될 수 있다. 액상의 도전성 충진 재료(222)는 상온에서 액체이어서, 도전성 와이어(204) 사이의 원하지 않는 전기 효과 및 자기 효과가 감소된다. 도전성 충진 재료(222)의 구성은 어플리케이션의 요구 조건에 따라 선택적으로 변할 수 있다. 예컨대, 만일 상 변환 재료(phase transition material)가 사용된다면, 도전성 충진 재료(222)는 특정 온도에서 상이 변환될 것이어서, 다이(202)에서 생성된 열은 효과적으로 소실(dissipate)될 수 있다.
본 발명은, 플라스틱 이중라인 패키지(Plastic Dual-In-line Package (PDIP), 소형 아웃라인 패키지(Small Outline Package)(SOP), 소형 아웃라인 J-리드 패키지(Small Outline J-leaded (SOJ) package), 또는 쿼드 플랫 패키지(Quad Flat Package (QFP))와 같은, 많은 타입의 패키지에 적용될 수 있다. 도 9는, 신호를 전송하기 위해 다이(902)의 패드(903)가 도전성 와이어(904)를 통해 도전성 구조물(906)(리드와 같은)에 연결되는, QFP를 개략적으로 나타낸다. 본 실시예에서, 도전성 충진 재료(908)는 다이(902)와 도전성 구조물(906)의 패드(903) 사이에 형성되지만, 다이(902)와 도전성 구조물(906)의 패드(903)를 커버하지는 않는다. 상술한 실시예에 공개된 다이(902)와 도전성 충진 재료(908)의 여러 가지 구성 및 다이(902)가 여기에 적용될 수 있다. 리드 도전체(905)는 다이(902)의 패드(903)와 도전성 충진 재료(908) 사이를 연결하고, 따라서 접지된다. 상술한 실시예들에서 공개된 다른 접지 기술이 여기에 사용될 수 있다.
여기에 특정 실시예들이 도시되고 설명되었지만, 당업자라면 첨부한 청구범위에 의해서만 그 범위가 한정되는 본 발명의 범위를 벗어남 없이 여러 가지 변형들을 만들 수 있다는 것을 알 수 있을 것이다.
본 발명은, 패키징 구조물에 의해 효율적으로 분포되는 접지 구성을 갖기 때문에 레이아웃이 간단해지며, 전기 및 자기 차폐가 효율적으로 이루어지는 효과를 갖는다.

Claims (48)

  1. 적어도 하나의 도전성 구조체를 포함하는 기판;
    다이 접착 재료(die-attach material)에 의해 상기 기판 상에 고정된 다이;
    표면에 절연 재료가 형성되어 있고, 상기 다이와 상기 기판의 도전성 구조체 사이에 전기적으로 연결된 복수의 도전성 와이어;
    상기 도전성 와이어 사이에 형성된 도전성 충진 재료(conductively filled material); 및
    상기 기판의 도전성 구조체와 상기 도전성 충진 재료의 사이와, 상기 도전성 충진 재료와 상기 다이의 사이에, 각각 형성된 절연층
    을 포함하는 패키징 구조물.
  2. 제1항에 있어서,
    상기 도전성 충진 재료에 전기적으로 연결된 접지 구조체(ground structure)를 더 포함하는 패키징 구조물.
  3. 제1항에 있어서,
    상기 도전성 구조체가,
    상기 기판의 일 표면 상에 형성된 적어도 하나의 패드를 가진 제1 도전성 구조체와,
    상기 기판의 다른 표면 상에 형성된 제2 도전성 구조체와,
    상기 기판에 형성되어 상기 제1 도전성 구조체와 상기 제2 도전성 구조체의 사이에 연결된 연결 구조체(connective structure)
    를 포함하여 이루어지는 것을 특징으로 하는 패키징 구조물.
  4. 제3항에 있어서,
    상기 기판이 복수의 도전성 비아홀(via)를 포함하고,
    상기 연결 구조체는 상기 비아홀 내에 형성되어 있고, 상기 제1 도전성 구조체는 상기 도전성 비아홀 옆에 형성되어 있는 것을 특징으로 하는 패키징 구조물.
  5. 제3항에 있어서,
    상기 제1 도전성 구조체가 적어도 하나의 패드로 구성되는 것을 특징으로 하는 패키징 구조물.
  6. 제4항에 있어서,
    상기 제2 도전성 구조체가 상기 도전성 비아홀 옆에 형성된 복수의 솔더 볼(solder ball)을 포함하는 것을 특징으로 하는 패키징 구조물.
  7. 제4항에 있어서,
    상기 제2 구조체가 상기 도전성 비아홀를 덮는 것을 특징으로 하는 패키징 구조물.
  8. 제1항에 있어서,
    상기 도전성 충진 재료가 고체 재료, 액체 재료, 콜로이드 재료, 및 상 변환 재료(phase change material)로 구성되는 군으로부터 선택되는 것인 것을 특징으로 하는 패키징 구조물.
  9. 제1항에 있어서,
    상기 기판 상에 형성된 절연 구조체를 더 포함하는 패키징 구조물.
  10. 제9항에 있어서,
    상기 절연 구조체 상에 형성된 커버 구조체(cover structure)를 더 포함하는 패키징 구조물.
  11. 적어도 하나의 도전성 구조체 및 접지 구조체를 포함하는 기판;
    다이 접착 재료에 의해 상기 기판 상에 고정된 다이;
    표면에 절연 재료가 형성되어 있고, 상기 다이와 상기 기판의 도전성 구조체 사이에 전기적으로 연결되어 있는 복수의 도전성 와이어; 및
    상기 도전성 와이어 사이에 형성되어 상기 도전성 충진 재료에 전기적으로 연결된 도전성 충진 재료
    를 포함하는 패키징 구조물.
  12. 제11항에 있어서,
    상기 접지 구조체가 상기 기판에 형성된 접지 개구(ground opening)를 포함하는 것을 특징으로 하는 패키징 구조물.
  13. 제11항에 있어서,
    상기 도전성 구조체가,
    상기 기판의 일 표면 상에 형성된 적어도 하나의 패드를 가진 제1 도전성 구조체와,
    상기 기판의 다른 표면 상에 형성된 제2 도전성 구조체와,
    상기 기판에 형성되어 상기 제1 도전성 구조체와 상기 제2 도전성 구조체의 사이에 연결된 연결 구조체
    를 포함하는 것을 특징으로 하는 패키징 구조물.
  14. 제13항에 있어서,
    상기 기판이 복수의 도전성 비아홀(via)를 포함하고,
    상기 연결 구조체는 상기 비아홀 내에 형성되어 있고, 상기 제1 도전성 구조체는 상기 도전성 비아홀 옆에 형성되어 있는 것을 특징으로 하는 패키징 구조물.
  15. 제13항에 있어서,
    상기 제1 도전성 구조체가 적어도 하나의 패드로 구성되어 있는 것을 특징으로 하는 패키징 구조물.
  16. 제14항에 있어서,
    상기 제2 도전성 구조체가 상기 도전성 비아홀 옆에 형성되어 있는 복수의 솔더 볼을 포함하는 것을 특징으로 하는 패키징 구조물.
  17. 제14항에 있어서,
    상기 제2 구조체가 상기 도전성 비아홀를 덮는 것을 특징으로 하는 패키징 구조물.
  18. 제11항에 있어서,
    상기 다이 접착 재료는 도전성이면서, 또 상기 접지 구조체에 전기적으로 연결되어 있는 것을 특징으로 하는 패키징 구조물.
  19. 제11항에 있어서,
    상기 도전성 충진 재료가 고체 재료, 액체 재료, 콜로이드 재료, 및 상 변환 재료로 구성되는 군으로부터 선택되는 것인 것을 특징으로 하는 패키징 구조물.
  20. 제11항에 있어서,
    상기 기판 상에 형성된 절연 구조체를 더 포함하는 패키징 구조물.
  21. 제20항에 있어서,
    상기 절연 구조체 상에 형성된 커버 구조체를 더 포함하는 패키징 구조물.
  22. 제13항에 있어서,
    일단은 상기 패드에 연결되고, 타단은 상기 도전성 충진 재료에 연결되어 있는, 리드 도전체(leading conductor)를 더 포함하는 패키징 구조물.
  23. 제13항에 있어서,
    일단은 상기 패드에 연결되고, 타단은 상기 도전성 충진 재료 내에 플로팅(floating)되어 있는, 리드 도전체를 더 포함하는 패키징 구조물.
  24. 제13항에 있어서,
    상기 제1 도전성 구조체의 일부가 노출되어 상기 도전성 충진 재료에 연결되어 있는 것을 특징으로 하는 패키징 구조물.
  25. 제11항에 있어서,
    일단은 상기 다이의 패드에 연결되고, 타단은 상기 도전성 충진 재료에 연결되어 있는, 리드 도전체를 더 포함하는 패키징 구조물.
  26. 적어도 하나의 다이와, 절연체가 코팅되어 있는 복수의 도전성 와이어를 가진 패키징 구조물에 적합한 패키징 기판에 있어서,
    복수의 도전성 비아홀(via) 및 접지 개구를 가진 기판; 및
    상기 기판에 형성된 도전성 구조체
    를 포함하고,
    상기 도전성 와이어가 상기 다이와 상기 기판의 도전성 구조체 사이에 전기적으로 연결되어 있는 것을 특징으로 하는 패키징 기판.
  27. 제26항에 있어서,
    상기 도전성 구조체가 핀(pin)을 포함하는 것을 특징으로 하는 패키징 기판.
  28. 제26항에 있어서,
    상기 기판에 형성된 접지 구조체를 더 포함하는 패키징 기판.
  29. 제28항에 있어서,
    상기 접지 구조체가 상기 기판의 접지 개구 내에 형성되어 있는 것을 특징으로 하는 패키징 기판.
  30. 제26항에 있어서,
    상기 도전성 구조체가,
    상기 기판의 일 표면 상에 형성된 적어도 하나의 패드를 가진 제1 도전성 구조체와,
    상기 기판의 다른 표면 상에 형성된 제2 도전성 구조체와,
    상기 기판에 형성되어 상기 제1 도전성 구조체와 상기 제2 도전성 구조체의 사이에 연결된 연결 구조체
    를 포함하여 이루어지는 것을 특징으로 하는 패키징 기판.
  31. 제30항에 있어서,
    상기 패드가 볼 형상을 가지는 것을 특징으로 하는 패키징 기판.
  32. 제30항에 있어서,
    상기 제1 도전성 구조체가 상기 도전성 비아홀의 상부에 형성되어 있는 것을 특징으로 하는 패키징 기판.
  33. 제30항에 있어서,
    상기 제1 도전성 구조체가 상기 도전성 비아홀 옆에 형성되어 있는 것을 특징으로 하는 패키징 기판.
  34. 제30항에 있어서,
    상기 제2 도전성 구조체가 복수의 솔더 볼을 포함하는 것을 특징으로 하는 패키징 기판.
  35. 제30항에 있어서,
    상기 제2 도전성 구조체가 상기 도전성 비아홀 하부에 형성되어 있는 것을 특징으로 하는 패키징 기판.
  36. 제30항에 있어서,
    상기 제2 도전성 구조체가 상기 도전성 비아홀 옆에 형성되어 있는 것을 특징으로 하는 패키징 기판.
  37. 적어도 하나의 도전성 구조체를 가진 기판을 제공하는 단계;
    다이 접착 재료에 의해 상기 기판 상에 다이를 고정시키는 단계;
    상기 다이와 상기 기판의 도전성 구조체 사이에, 그 표면에 절연 재료가 형성되어 있는 복수의 도전성 와이어를 연결하는 단계;
    상기 도전성 와이어 사이에 도전성 충진 재료를 형성하는 단계; 및
    상기 도전성 충진 재료에 전기적으로 연결되고, 상기 다이 접착 재료와 함께 접지에 연결된, 접지 구조체를 형성하는 단계
    를 포함하는 패키징 방법.
  38. 삭제
  39. 제37항에 있어서,
    상기 접지 구조체가 상기 기판의 접지 개구 내에 형성되는 것을 특징으로 하는 패키징 방법.
  40. 제37항에 있어서,
    상기 도전성 구조체와 상기 도전성 충진 재료의 사이와, 상기 도전성 충진 재료와 상기 다이 사이에, 절연층을 형성하는 단계를 더 포함하는 패키징 방법.
  41. 제37항에 있어서,
    상기 도전성 충진 재료와 상기 접지 구조체에 연결된 리드 도전체를 형성하는 단계를 더 포함하는 패키징 방법.
  42. 제37항에 있어서,
    상기 도전성 구조체가,
    상기 기판의 일 표면 상에 형성된 적어도 하나의 패드를 가진 제1 도전성 구조체를 형성하는 단계와,
    상기 기판의 다른 표면 상에 제2 도전성 구조체를 형성하는 단계와,
    상기 기판의 도전성 비아홀 내에 상기 제1 도전성 구조체와 상기 제2 도전성 구조체의 사이에 연결된 연결 구조체를 형성하는 단계
    에 의해 형성되는 것을 특징으로 하는 패키징 방법.
  43. 제42항에 있어서,
    상기 도전성 비아홀 옆에 상기 제2 도전성 구조체로서 복수의 솔더 볼을 형성하는 단계를 더 포함하는 패키징 방법.
  44. 제37항에 있어서,
    상기 도전성 충진 재료의 확산을 제한하기 위해 절연 구조체를 형성하는 단계를 더 포함하는 패키징 방법.
  45. 제44항에 있어서,
    상기 절연 구조체 상에 커버 구조체를 형성하는 단계를 더 포함하는 패키징 방법.
  46. 제42항에 있어서,
    일단은 상기 패드에 연결되고, 타단이 상기 도전성 충진 재료에 연결되는, 리드 도전체를 형성하는 단계를 더 포함하는 패키징 방법.
  47. 제42항에 있어서,
    일단은 상기 패드에 연결되고, 타단은 상기 도전성 충진 재료 내에 플로팅되는, 리드 도전체를 형성하는 단계를 더 포함하는 패키징 방법.
  48. 제42항에 있어서,
    상기 제1 도전성 구조체의 일부를 노출시켜 상기 도전성 충진 재료에 연결하는 단계를 더 포함하는 패키징 방법.
KR1020060025286A 2005-03-18 2006-03-20 집적 회로 패키지의 구조물 및 어셈블리 방법 KR100788858B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW094108516A TWI267181B (en) 2005-03-18 2005-03-18 Structure and assembly method of IC packaging
TW94108516 2005-03-18

Publications (2)

Publication Number Publication Date
KR20060101402A KR20060101402A (ko) 2006-09-22
KR100788858B1 true KR100788858B1 (ko) 2007-12-27

Family

ID=37082418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025286A KR100788858B1 (ko) 2005-03-18 2006-03-20 집적 회로 패키지의 구조물 및 어셈블리 방법

Country Status (4)

Country Link
US (1) US20060226534A1 (ko)
JP (1) JP2006261622A (ko)
KR (1) KR100788858B1 (ko)
TW (1) TWI267181B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5340912B2 (ja) * 2006-03-23 2013-11-13 台灣積體電路製造股▲ふん▼有限公司 電気的に強化されたワイヤボンドパッケージ
CN103178032B (zh) * 2007-07-31 2017-06-20 英闻萨斯有限公司 使用穿透硅通道的半导体封装方法
US7893548B2 (en) * 2008-03-24 2011-02-22 Fairchild Semiconductor Corporation SiP substrate
TWI511252B (zh) * 2013-09-12 2015-12-01 國立交通大學 一種連接結構及其使用方法
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
US9461009B1 (en) * 2015-05-27 2016-10-04 Freescale Semiconductor, Inc. Method and apparatus for assembling a semiconductor package
MY202414A (en) * 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218635B1 (ko) * 1996-12-30 1999-09-01 김규현 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
WO2003043774A1 (en) * 2001-11-20 2003-05-30 Microbonds, Inc. A wire bonder for ball bonding insulated wire and method of using same
US6855626B2 (en) * 2001-06-27 2005-02-15 Shinko Electric Industries Co., Ltd. Wiring substrate having position information

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
KR100309957B1 (ko) * 1997-09-08 2002-08-21 신꼬오덴기 고교 가부시키가이샤 반도체장치
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US20050110168A1 (en) * 2003-11-20 2005-05-26 Texas Instruments Incorporated Low coefficient of thermal expansion (CTE) semiconductor packaging materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218635B1 (ko) * 1996-12-30 1999-09-01 김규현 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
US6855626B2 (en) * 2001-06-27 2005-02-15 Shinko Electric Industries Co., Ltd. Wiring substrate having position information
WO2003043774A1 (en) * 2001-11-20 2003-05-30 Microbonds, Inc. A wire bonder for ball bonding insulated wire and method of using same

Also Published As

Publication number Publication date
TWI267181B (en) 2006-11-21
TW200635016A (en) 2006-10-01
JP2006261622A (ja) 2006-09-28
KR20060101402A (ko) 2006-09-22
US20060226534A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US6218731B1 (en) Tiny ball grid array package
US5640047A (en) Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function
US5486720A (en) EMF shielding of an integrated circuit package
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
US7049696B2 (en) IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device
US5679975A (en) Conductive encapsulating shield for an integrated circuit
US20060180916A1 (en) Ground arch for wirebond ball grid arrays
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
US20030100142A1 (en) Semiconductor package and method for fabricating the same
KR100194747B1 (ko) 반도체장치
US20140080264A1 (en) Method for fabricating leadframe-based semiconductor package
JP2003017518A (ja) 混成集積回路装置の製造方法
JPH1074795A (ja) 半導体装置およびその製造方法
US20060097404A1 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
US6037656A (en) Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof
US20060091517A1 (en) Stacked semiconductor multi-chip package
US7911039B2 (en) Component arrangement comprising a carrier
CN108022909B (zh) 在电子芯片与载体衬底之间形成电连接的方法和电子器件

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060320

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070411

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20070917

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070411

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20071018

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20070917

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20071122

Appeal identifier: 2007101010907

Request date: 20071018

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20071115

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20071018

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20070709

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20071122

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20071121

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
FPAY Annual fee payment

Payment date: 20101021

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20101021

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20110929

Start annual number: 5

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151109