JPH09321113A - イオンエッチングの評価方法 - Google Patents
イオンエッチングの評価方法Info
- Publication number
- JPH09321113A JPH09321113A JP14021496A JP14021496A JPH09321113A JP H09321113 A JPH09321113 A JP H09321113A JP 14021496 A JP14021496 A JP 14021496A JP 14021496 A JP14021496 A JP 14021496A JP H09321113 A JPH09321113 A JP H09321113A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- etching
- conductive layer
- ion etching
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 実際のデバイスパターンに基づいて、エッチ
ング選択比が系統的に、かつ、定量的に自動的に判定で
きる反応性イオンエッチングの評価方法の実現を課題と
する。 【解決手段】 異なったイオンエッチング時間で形成し
たコンタクト５に絶縁膜の側壁４に設け、このコンタク
ト５の下地導電層３に対する電気抵抗を比較測定する。
ング選択比が系統的に、かつ、定量的に自動的に判定で
きる反応性イオンエッチングの評価方法の実現を課題と
する。 【解決手段】 異なったイオンエッチング時間で形成し
たコンタクト５に絶縁膜の側壁４に設け、このコンタク
ト５の下地導電層３に対する電気抵抗を比較測定する。
Description
【０００１】
【発明の属する技術分野】本発明は、反応性イオンエッ
チング（ＲＩＥ）の評価方法に関し、ことに、コンタク
トホールの形成をＲＩＥで行った場合の評価方法の改良
に関する。
チング（ＲＩＥ）の評価方法に関し、ことに、コンタク
トホールの形成をＲＩＥで行った場合の評価方法の改良
に関する。
【０００２】
【従来の技術】ＬＳＩチップ製造工程で、半導体デバイ
スの微細化、高集積化がすすむにつれて、加工技術にた
いする要求はますます厳しいものになってきている。特
に、リソグラフィーによって基板上にレジストパターン
を形成する技術と、ドライエッチングによる基板上のパ
ターンの加工技術は、集積度の向上につれてすでにほぼ
限界に近い所において、さらなるマージンの向上が求め
られている。例えば、ドライエッチングについていえ
ば、寸法の加工精度のみならず、被エッチング物とエッ
チングストッパとの選択比（すなわち、加工を望んでい
る膜のみをエッチングし、その他の膜はいかにエッチン
グしないかを表す評価値）が重要になってくる。これ
は、ゲート酸化膜（ゲート電極エッチング時のストッパ
層となる）や拡散層（層間絶縁膜エッチング時のストッ
パ層となる）が素子の微細化から薄膜化しているのに対
して、ゲート電極の膜厚や層間絶縁膜の膜厚はそれぞれ
配線抵抗や層間膜容量の関係から必ずしも薄くはなって
いないからである。
スの微細化、高集積化がすすむにつれて、加工技術にた
いする要求はますます厳しいものになってきている。特
に、リソグラフィーによって基板上にレジストパターン
を形成する技術と、ドライエッチングによる基板上のパ
ターンの加工技術は、集積度の向上につれてすでにほぼ
限界に近い所において、さらなるマージンの向上が求め
られている。例えば、ドライエッチングについていえ
ば、寸法の加工精度のみならず、被エッチング物とエッ
チングストッパとの選択比（すなわち、加工を望んでい
る膜のみをエッチングし、その他の膜はいかにエッチン
グしないかを表す評価値）が重要になってくる。これ
は、ゲート酸化膜（ゲート電極エッチング時のストッパ
層となる）や拡散層（層間絶縁膜エッチング時のストッ
パ層となる）が素子の微細化から薄膜化しているのに対
して、ゲート電極の膜厚や層間絶縁膜の膜厚はそれぞれ
配線抵抗や層間膜容量の関係から必ずしも薄くはなって
いないからである。
【０００３】上述したような加工精度の要求に対して
は、プロセスの高精度化によって対処しなければならな
いことは勿論であるが、このような場合に用いたプロセ
スの性能の評価方法も問題になってくる。ＲＩＥによっ
てコンタクトホールを形成する場合の、コンタクトホー
ルと下地導電層とのエッチング選択比の、従来から行わ
れている一般的な評価方法は例えば以下に示すようにサ
ンプルを形成して行われる。
は、プロセスの高精度化によって対処しなければならな
いことは勿論であるが、このような場合に用いたプロセ
スの性能の評価方法も問題になってくる。ＲＩＥによっ
てコンタクトホールを形成する場合の、コンタクトホー
ルと下地導電層とのエッチング選択比の、従来から行わ
れている一般的な評価方法は例えば以下に示すようにサ
ンプルを形成して行われる。
【０００４】コンタクトホールエッチング時の対Ｓｉ選
択比の従来の評価方法 （１）下地導電層（Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉの場合
が多い）の形成 （２）層間膜（単層膜の場合が多い）の形成 （３）レジストパターンの形成 （４）エッチング時間を変化させてのエッチング （５）断面ＳＥＭ（断面の走査型電子顕微鏡観測）によ
る下地導電層の削れ等の形状評価
択比の従来の評価方法 （１）下地導電層（Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉの場合
が多い）の形成 （２）層間膜（単層膜の場合が多い）の形成 （３）レジストパターンの形成 （４）エッチング時間を変化させてのエッチング （５）断面ＳＥＭ（断面の走査型電子顕微鏡観測）によ
る下地導電層の削れ等の形状評価
【０００５】このようなサンプルを作製して評価する場
合は、サンプル作製の工程数が比較的少なくサンプル構
造も単純なため、作製に要するＴＡＴ時間も短く短時間
に一通りの結果を出すのには好都合である。
合は、サンプル作製の工程数が比較的少なくサンプル構
造も単純なため、作製に要するＴＡＴ時間も短く短時間
に一通りの結果を出すのには好都合である。
【０００６】しかし、このようにして求められたエッチ
ング選択比の値は実際のデバイス試作における場合と比
較するとかけ離れた値が得られる場合が多い。特に断面
ＳＥＭに基づいた形状の評価は、必然的に密集もしくは
図８に示すような繰り返しパターンに基づいた評価とな
る。（そうでないようなサンプル作製は不可能に近い
し、可能であっても評価を行うのは現実的ではない。）
そのため、下地導電層の削れにパターンの疎密依存性が
あるような場合には、このような手法によるエッチング
選択比の評価では結果が出ずお手上げになってしまう。
ング選択比の値は実際のデバイス試作における場合と比
較するとかけ離れた値が得られる場合が多い。特に断面
ＳＥＭに基づいた形状の評価は、必然的に密集もしくは
図８に示すような繰り返しパターンに基づいた評価とな
る。（そうでないようなサンプル作製は不可能に近い
し、可能であっても評価を行うのは現実的ではない。）
そのため、下地導電層の削れにパターンの疎密依存性が
あるような場合には、このような手法によるエッチング
選択比の評価では結果が出ずお手上げになってしまう。
【０００７】結果的に、実際のデバイスを試作して始め
て現実のエッチング選択比が判明することになる。した
がって、エッチング条件の製造工程に対するフィードバ
ックが遅れてしまって問題となる場合が多くなる。この
ような問題は、単にマスクが変わっただけでも、マスク
の開口率に応じて絶縁膜のエッチング速度や選択比が変
化することが多く、この場合も実デバイスでの不良とい
う結果になってはじめて問題点が顕在化してくる場合が
多い。
て現実のエッチング選択比が判明することになる。した
がって、エッチング条件の製造工程に対するフィードバ
ックが遅れてしまって問題となる場合が多くなる。この
ような問題は、単にマスクが変わっただけでも、マスク
の開口率に応じて絶縁膜のエッチング速度や選択比が変
化することが多く、この場合も実デバイスでの不良とい
う結果になってはじめて問題点が顕在化してくる場合が
多い。
【０００８】このような状況から考えて、下地導電層と
のエッチング選択比を、各種の条件パターンに応じて、
簡便にかつ系統的に評価する方法が将来的に微細デバイ
スを実現する上で必要になってくる。
のエッチング選択比を、各種の条件パターンに応じて、
簡便にかつ系統的に評価する方法が将来的に微細デバイ
スを実現する上で必要になってくる。
【０００９】
【発明が解決しようとする課題】上述のごとく、従来の
反応性イオンエッチング（ＲＩＥ）の評価方法では、製
造工程に準じた工程を施したサンプルパターンを断面Ｓ
ＥＭによる観測等を用いて評価するなどの方法が採られ
ていたが、下地導電層の削れにパターンの疎密依存性が
ある場合など正しい評価のできない場合が多く、評価基
準も定量的なものでないという問題があった。
反応性イオンエッチング（ＲＩＥ）の評価方法では、製
造工程に準じた工程を施したサンプルパターンを断面Ｓ
ＥＭによる観測等を用いて評価するなどの方法が採られ
ていたが、下地導電層の削れにパターンの疎密依存性が
ある場合など正しい評価のできない場合が多く、評価基
準も定量的なものでないという問題があった。
【００１０】本発明はこの点を改良して、実際のデバイ
スパターンで下地導電層とのエッチング選択比が評価で
き、系統的で、かつ、定量的な評価が自動的にできるよ
うなＲＩＥの評価方法の実現を課題とする。
スパターンで下地導電層とのエッチング選択比が評価で
き、系統的で、かつ、定量的な評価が自動的にできるよ
うなＲＩＥの評価方法の実現を課題とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、導電層上に層間絶縁膜を形成した試料の
前記層間絶縁膜にイオンエッチングによりコンタクトホ
ールを加工する工程におけるイオンエッチングの評価方
法において、前記コンタクトの側壁に絶縁膜を設ける過
程と、前記コンタクトの電気的特性を測定する過程と、
前記電気的特性に基づいて評価を行なう過程とを有する
ことを特徴とする。ここで、前記導電層の膜厚を変化さ
せるか、イオンエッチングのエッチング時間を変化させ
て評価を行なうようにすることができる。
め、本発明は、導電層上に層間絶縁膜を形成した試料の
前記層間絶縁膜にイオンエッチングによりコンタクトホ
ールを加工する工程におけるイオンエッチングの評価方
法において、前記コンタクトの側壁に絶縁膜を設ける過
程と、前記コンタクトの電気的特性を測定する過程と、
前記電気的特性に基づいて評価を行なう過程とを有する
ことを特徴とする。ここで、前記導電層の膜厚を変化さ
せるか、イオンエッチングのエッチング時間を変化させ
て評価を行なうようにすることができる。
【００１２】
【発明の実施の形態】以下、本発明にかかる反応性イオ
ンエッチング（ＲＩＥ）の評価方法を添付図面を参照に
して詳細に説明する。図１は、本発明の原理を示す説明
図である。図１において、１はシリコン基板、２は酸化
シリコン（ＳｉＯ2 ）絶縁膜、３は下地導電層としての
Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ、４は酸化シリコン（Ｓｉ
Ｏ2 ）の絶縁膜サイドウォール、５はコンタクトである
タングステン（Ｗ）プラグ、６はＡｌ−Ｃｕ／Ｔｉの配
線層である。
ンエッチング（ＲＩＥ）の評価方法を添付図面を参照に
して詳細に説明する。図１は、本発明の原理を示す説明
図である。図１において、１はシリコン基板、２は酸化
シリコン（ＳｉＯ2 ）絶縁膜、３は下地導電層としての
Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ、４は酸化シリコン（Ｓｉ
Ｏ2 ）の絶縁膜サイドウォール、５はコンタクトである
タングステン（Ｗ）プラグ、６はＡｌ−Ｃｕ／Ｔｉの配
線層である。
【００１３】この図のように、コンタクト５の側面に絶
縁膜のサイドウォール４を自己整合的に形成してから、
メタライゼーションが行われたコンタクト５は、配線層
（もしくは埋め込まれたメタル）６と下地導電層３との
接続をコンタクト５の底面のみで導通させることが可能
になる。したがって、下地導電層３が有限の膜厚である
場合には、図１（ｂ）で示すように下地導電層３がすべ
てエッチングされてしまうと、下地導電層３とコンタク
ト５または配線層６はサイドウォール４で分離されるこ
とになり、この時、コンタクトは導通不良になる。した
がって、図１（ａ）のように適度のエッチングが行われ
た場合とで、エッチングの進行の度合いがコンタクトの
導通の有り無しから判断できる。
縁膜のサイドウォール４を自己整合的に形成してから、
メタライゼーションが行われたコンタクト５は、配線層
（もしくは埋め込まれたメタル）６と下地導電層３との
接続をコンタクト５の底面のみで導通させることが可能
になる。したがって、下地導電層３が有限の膜厚である
場合には、図１（ｂ）で示すように下地導電層３がすべ
てエッチングされてしまうと、下地導電層３とコンタク
ト５または配線層６はサイドウォール４で分離されるこ
とになり、この時、コンタクトは導通不良になる。した
がって、図１（ａ）のように適度のエッチングが行われ
た場合とで、エッチングの進行の度合いがコンタクトの
導通の有り無しから判断できる。
【００１４】このようなコンタクト抵抗値の評価から
は、コンタクト直下の下地導電層３との導通の有無しか
分からないが、下地導電層の膜厚やオーバーエッチング
の時間を変化させて評価を行うことによって、条件変化
の刻み幅に応じて、おおよそのエッチング選択比の値を
算出することが可能になる。以下実際の実施例に沿って
説明する。
は、コンタクト直下の下地導電層３との導通の有無しか
分からないが、下地導電層の膜厚やオーバーエッチング
の時間を変化させて評価を行うことによって、条件変化
の刻み幅に応じて、おおよそのエッチング選択比の値を
算出することが可能になる。以下実際の実施例に沿って
説明する。
【００１５】
【実施例】本発明の第１の実施例は、Ｄｏｐｅｄ Ｐｏ
ｌｙ Ｓｉに対するエッチング選択比の評価の例につい
ての説明である。実施例を図２〜図４に沿って説明す
る。まず、以下のステップによって評価サンプルを作製
する。
ｌｙ Ｓｉに対するエッチング選択比の評価の例につい
ての説明である。実施例を図２〜図４に沿って説明す
る。まず、以下のステップによって評価サンプルを作製
する。
【００１６】（１） サンプルの基になるＳｉ基板を熱
酸化して絶縁膜を作る。ＳｉＯ2 の厚みは１００ｎｍ程
度（図２（１））
酸化して絶縁膜を作る。ＳｉＯ2 の厚みは１００ｎｍ程
度（図２（１））
【００１７】（２） 次に絶縁膜上にＰｏｌｙ Ｓｉを
例えば〜７０ｎｍ堆積する（図２（２））。
例えば〜７０ｎｍ堆積する（図２（２））。
【００１８】（３） Ｐｏｌｙ Ｓｉを拡散層のパター
ンにてパターニングする（図２（３））。
ンにてパターニングする（図２（３））。
【００１９】（４） 減圧ＣＶＤ（Chemical Vapor Dep
osition ）法にて、ＴＥＯＳ（Tetra-Ethyl-Ortho-Sili
cate）ＳｉＯ2 を〜１０ｎｍ堆積する（図２（４））。
この膜はＤｏｐａｎｔ（添加不純物）のイオン注入時の
スクリーン酸化膜およびこのイオンの活性化アニール時
のＣａｐｐｉｎｇ膜としての機能を有する。
osition ）法にて、ＴＥＯＳ（Tetra-Ethyl-Ortho-Sili
cate）ＳｉＯ2 を〜１０ｎｍ堆積する（図２（４））。
この膜はＤｏｐａｎｔ（添加不純物）のイオン注入時の
スクリーン酸化膜およびこのイオンの活性化アニール時
のＣａｐｐｉｎｇ膜としての機能を有する。
【００２０】（５） Ｐｏｌｙ Ｓｉをｎ+ およびｐ+
にドーピングする（図３（５））。通常の拡散層を形成
する方法にて、レジストマスクとイオン注入を用いてそ
れぞれイオンを打ちわけ、２つのタイプのＰｏｌｙ Ｓ
ｉを形成する。このイオン注入の条件は例えば下記の通
りとする。 Ｐｏｌｙ Ｓｉへのイオン注入の条件 ｎ+ Ｐｏｌｙ Ｓｉ形成 Ａｓ+ 注入 加速電圧：２０
ＫｅＶ Ｄｏｓｅ量：３Ｅ１５ｃｍ-2 ｐ+ Ｐｏｌｙ Ｓｉ形成 ＢＦ2 + 注入 加速電圧：１
０ＫｅＶ Ｄｏｓｅ量：４Ｅ１５ｃｍ-2
にドーピングする（図３（５））。通常の拡散層を形成
する方法にて、レジストマスクとイオン注入を用いてそ
れぞれイオンを打ちわけ、２つのタイプのＰｏｌｙ Ｓ
ｉを形成する。このイオン注入の条件は例えば下記の通
りとする。 Ｐｏｌｙ Ｓｉへのイオン注入の条件 ｎ+ Ｐｏｌｙ Ｓｉ形成 Ａｓ+ 注入 加速電圧：２０
ＫｅＶ Ｄｏｓｅ量：３Ｅ１５ｃｍ-2 ｐ+ Ｐｏｌｙ Ｓｉ形成 ＢＦ2 + 注入 加速電圧：１
０ＫｅＶ Ｄｏｓｅ量：４Ｅ１５ｃｍ-2
【００２１】（６） 熱処理を行ないイオンの活性化を
行なう（図３（６））。条件は実際のデバイスのものと
同じにすれば良いがここでは例えば以下の通りとする。 イオンの活性化アニール条件 装置：ＲＴＡ（ Rapid Thermal Annealing） 装置温度：１０００°Ｃ 時間：１０ｓｅｃ 雰囲気：Ａｒ
行なう（図３（６））。条件は実際のデバイスのものと
同じにすれば良いがここでは例えば以下の通りとする。 イオンの活性化アニール条件 装置：ＲＴＡ（ Rapid Thermal Annealing） 装置温度：１０００°Ｃ 時間：１０ｓｅｃ 雰囲気：Ａｒ
【００２２】（７）〜（１１） 実際のデバイスの作製
条件にしたがって、層間絶縁膜の堆積（図３（７））、
コンタクトホールのパターニングと加工（ＲＩＥ）（図
４（８））、コンタクトサイドウォール絶縁膜の形成を
行なう（図４（９））。さらに、その後も実際のデバイ
スの作製条件に従い、コンタクトホールへのメタルの埋
め込み（図４（１０））、上層のＡｌ配線層の形成とを
順次行ない（図４（１１））、コンタクト抵抗評価パタ
ーンを形成する。
条件にしたがって、層間絶縁膜の堆積（図３（７））、
コンタクトホールのパターニングと加工（ＲＩＥ）（図
４（８））、コンタクトサイドウォール絶縁膜の形成を
行なう（図４（９））。さらに、その後も実際のデバイ
スの作製条件に従い、コンタクトホールへのメタルの埋
め込み（図４（１０））、上層のＡｌ配線層の形成とを
順次行ない（図４（１１））、コンタクト抵抗評価パタ
ーンを形成する。
【００２３】ここでコンタクトホールの加工時間は、Ｒ
ＩＥのエッチング時間を例えば、ジャストエッチ時間に
応じて、その時間の〜１０％ステップの刻み幅でジャス
トエッチ時間を中心に変化させて行なう。また、コンタ
クトサイドウォール絶縁膜の形成条件は、例えば以下の
通りとする。 コンタクトサイドウォールの形成条件 ＳｉＯ2 膜の堆積 装置：減圧縦型ＣＶＤ装置 装置温度：７００°Ｃ ＴＥＯＳ 流量：３００ｓｃｃｍ 圧力：９３Ｐａ
（７００ｍＴ） ＳｉＯ2 膜のエッチバック 装置：マグネトロンエッチャー ガス：ＣＨＦ３
流量：５０ｓｃｃｍ 圧力：２．７Ｐａ サセプター温度：−３０°Ｃ
ＩＥのエッチング時間を例えば、ジャストエッチ時間に
応じて、その時間の〜１０％ステップの刻み幅でジャス
トエッチ時間を中心に変化させて行なう。また、コンタ
クトサイドウォール絶縁膜の形成条件は、例えば以下の
通りとする。 コンタクトサイドウォールの形成条件 ＳｉＯ2 膜の堆積 装置：減圧縦型ＣＶＤ装置 装置温度：７００°Ｃ ＴＥＯＳ 流量：３００ｓｃｃｍ 圧力：９３Ｐａ
（７００ｍＴ） ＳｉＯ2 膜のエッチバック 装置：マグネトロンエッチャー ガス：ＣＨＦ３
流量：５０ｓｃｃｍ 圧力：２．７Ｐａ サセプター温度：−３０°Ｃ
【００２４】このようにして作製したサンプルの単体コ
ンタクト抵抗と、単体コンタクト抵抗の面内分布状況、
コンタクトチェイン抵抗とその歩留まり等を評価すれ
ば、ＲＩＥのオーバーエッチがどの位になるとコンタク
ト抵抗の値のばらつきやコンタクトチェイン抵抗の歩留
まりの低下となって現われるかがわかる。ここで、実際
のデバイス規模に応じて適当な判定基準を設定し、出来
上がりのウェハー（チップ）の良、否判定を行なえば、
コンタクトＲＩＥのオーバーエッチに対するウェハー
（チップ）歩留まりがわかる。下地導電層のＰｏｌｙ
Ｓｉ膜厚は〜７０ｎｍであるので、これらの結果と合わ
せて計算することにより、コンタクトＲＩＥ時の下地Ｄ
ｏｐｅｄ ＰｏｌｙＳｉとの選択比を算出すれば良い。
ンタクト抵抗と、単体コンタクト抵抗の面内分布状況、
コンタクトチェイン抵抗とその歩留まり等を評価すれ
ば、ＲＩＥのオーバーエッチがどの位になるとコンタク
ト抵抗の値のばらつきやコンタクトチェイン抵抗の歩留
まりの低下となって現われるかがわかる。ここで、実際
のデバイス規模に応じて適当な判定基準を設定し、出来
上がりのウェハー（チップ）の良、否判定を行なえば、
コンタクトＲＩＥのオーバーエッチに対するウェハー
（チップ）歩留まりがわかる。下地導電層のＰｏｌｙ
Ｓｉ膜厚は〜７０ｎｍであるので、これらの結果と合わ
せて計算することにより、コンタクトＲＩＥ時の下地Ｄ
ｏｐｅｄ ＰｏｌｙＳｉとの選択比を算出すれば良い。
【００２５】この実施例の手法の利点の１つに、ウェハ
ー（チップ）の良、否判定の判定基準を実際の目的とす
るデバイスの規模に応じて適時選択できるという点であ
る。従来の断面ＳＥＭによる選択比の評価方法で得られ
る結果はあくまで目安でしかなかった。実際に、評価ポ
イント数やその規模、製造数や歩留まりが実デバイスと
は比べ物にならないほど掛け離れていたからである。し
かし、本実施例の手法による評価結果によれば、ＴＥＧ
（ Test Element Groupe）の規模を適当に選べば、面内
分布、歩留まり等を含めて、そのままデバイス試作に応
用できる情報を得ることができる。
ー（チップ）の良、否判定の判定基準を実際の目的とす
るデバイスの規模に応じて適時選択できるという点であ
る。従来の断面ＳＥＭによる選択比の評価方法で得られ
る結果はあくまで目安でしかなかった。実際に、評価ポ
イント数やその規模、製造数や歩留まりが実デバイスと
は比べ物にならないほど掛け離れていたからである。し
かし、本実施例の手法による評価結果によれば、ＴＥＧ
（ Test Element Groupe）の規模を適当に選べば、面内
分布、歩留まり等を含めて、そのままデバイス試作に応
用できる情報を得ることができる。
【００２６】また、本実施例の方法は評価サンプル作製
のステップが従来法よりも多くなっていが本当に正確な
エッチング選択比を評価しようとした場合、混在する下
地の種類（ｎ+ 拡散層、ｐ+ 拡散層、ゲート電極上に同
時にコンタクトを開口する場合等）や多層層間絶縁膜に
対するエッチングであること等、実際のデバイス作製の
プロセスに合わせて行なわなければならない部分が大半
である。
のステップが従来法よりも多くなっていが本当に正確な
エッチング選択比を評価しようとした場合、混在する下
地の種類（ｎ+ 拡散層、ｐ+ 拡散層、ゲート電極上に同
時にコンタクトを開口する場合等）や多層層間絶縁膜に
対するエッチングであること等、実際のデバイス作製の
プロセスに合わせて行なわなければならない部分が大半
である。
【００２７】本発明の第２の実施例ではこれらの点を考
慮して説明する。本発明の第２の実施例は、より実際の
デバイス構造に近いサンプルを作製してのコンタクトＲ
ＩＥ時の選択比を評価する例である。
慮して説明する。本発明の第２の実施例は、より実際の
デバイス構造に近いサンプルを作製してのコンタクトＲ
ＩＥ時の選択比を評価する例である。
【００２８】この実施例を図５〜図７に沿って説明す
る。評価サンプルは、以下のステップで作製する。 （１） 第１の実施例と同様な方法で、Ｓｉ基板上に熱
酸化膜を成長させ、Ｐｏｌｙ Ｓｉを堆積させ、このＰ
ｏｌｙ Ｓｉをパターニングする。その後、ＴＥＯＳ
ＳｉＯ2 を堆積させる（図５（１））。
る。評価サンプルは、以下のステップで作製する。 （１） 第１の実施例と同様な方法で、Ｓｉ基板上に熱
酸化膜を成長させ、Ｐｏｌｙ Ｓｉを堆積させ、このＰ
ｏｌｙ Ｓｉをパターニングする。その後、ＴＥＯＳ
ＳｉＯ2 を堆積させる（図５（１））。
【００２９】（２） 第１の実施例と同様な方法で、Ｐ
ｏｌｙ Ｓｉに不純物を導入し、ｎ+Ｐｏｌｙ Ｓｉと
ｐ+ Ｐｏｌｙ Ｓｉとを形成する（図５（２））。
ｏｌｙ Ｓｉに不純物を導入し、ｎ+Ｐｏｌｙ Ｓｉと
ｐ+ Ｐｏｌｙ Ｓｉとを形成する（図５（２））。
【００３０】（３） Ｐｏｌｙ ＳｉとＷＳｉｘとを順
次堆積し、Ｗ−Ｐｏｌｙｃｉｄｅ構造を形成し、これを
パターニングする（図５（３））。ここで、Ｗ−Ｐｏｌ
ｙｃｉｄｅ構造の下地のＰｏｌｙ Ｓｉには不純物は導
入せず、ｐｕｒｅ ＰｏｌｙＳｉの状態にしておく。こ
のようにすることによって、ＲＩＥオーバーエッチにお
いてＷＳｉｘのみの削れを評価することができる。
次堆積し、Ｗ−Ｐｏｌｙｃｉｄｅ構造を形成し、これを
パターニングする（図５（３））。ここで、Ｗ−Ｐｏｌ
ｙｃｉｄｅ構造の下地のＰｏｌｙ Ｓｉには不純物は導
入せず、ｐｕｒｅ ＰｏｌｙＳｉの状態にしておく。こ
のようにすることによって、ＲＩＥオーバーエッチにお
いてＷＳｉｘのみの削れを評価することができる。
【００３１】（４） 次に、層間絶縁膜を堆積し、実際
のデバイスプロセスに従って層間絶縁膜の平坦化を行な
う（図６（４））。
のデバイスプロセスに従って層間絶縁膜の平坦化を行な
う（図６（４））。
【００３２】（５）〜（７） エッチング時間を変化さ
せてコンタクトホールのエッチングを行ない（図６
（５））、さらに第１の実施例と同様な方法でコンタク
トホールに、ＳｉＯ2 のコンタクトサイドウォール絶縁
膜を形成し（図７（６））、メタルを埋め込み（図７
（７））、上層の配線層を形成する。この場合のプロセ
ス条件等は第１の実施例と同様である。
せてコンタクトホールのエッチングを行ない（図６
（５））、さらに第１の実施例と同様な方法でコンタク
トホールに、ＳｉＯ2 のコンタクトサイドウォール絶縁
膜を形成し（図７（６））、メタルを埋め込み（図７
（７））、上層の配線層を形成する。この場合のプロセ
ス条件等は第１の実施例と同様である。
【００３３】以上のようにしてサンプルを作製すれば、
ことなる下地が幾つか共存する場合のエッチング選択
比、すなわち下地の種類の差によるエッチング選択比に
ついて、各種コンタクト評価パターンにより系統的に評
価が可能になる。
ことなる下地が幾つか共存する場合のエッチング選択
比、すなわち下地の種類の差によるエッチング選択比に
ついて、各種コンタクト評価パターンにより系統的に評
価が可能になる。
【００３４】上述の第２の実施例では、Ｗ−Ｐｏｌｙｃ
ｉｄｅ構造の下地のＰｏｌｙ Ｓｉはドーピングされて
いないで高抵抗の状態になっている。このように高抵抗
にしておくと、Ｗ−Ｐｏｌｙｃｉｄｅ上のコンタクト
は、ＷＳｉｘがすべてエッチングされた時点でオープン
状態になる。つまり、ＷＳｉｘ層の削れのみを評価する
ことができる。
ｉｄｅ構造の下地のＰｏｌｙ Ｓｉはドーピングされて
いないで高抵抗の状態になっている。このように高抵抗
にしておくと、Ｗ−Ｐｏｌｙｃｉｄｅ上のコンタクト
は、ＷＳｉｘがすべてエッチングされた時点でオープン
状態になる。つまり、ＷＳｉｘ層の削れのみを評価する
ことができる。
【００３５】上述の第１および第２の実施例では、コン
タクトエッチングのＲＩＥ時間を変化させて選択比を評
価しているが、エッチング時間を固定にして下地の導電
層の膜厚を変化させて評価しても良い。また、ＳｉＯ2
のＲＩＥ時のように堆積物の量を制御しながらエッチン
グを行なう場合には、エッチング時間が進み被エッチン
グ物が無くなると、堆積物が時間の経過と共に増加し見
掛上選択比が上昇することも考えられるので、このよう
な場合には薄い下地の導電層を用いてオーバーエッチ初
期の選択比を評価するようにすれば良い。
タクトエッチングのＲＩＥ時間を変化させて選択比を評
価しているが、エッチング時間を固定にして下地の導電
層の膜厚を変化させて評価しても良い。また、ＳｉＯ2
のＲＩＥ時のように堆積物の量を制御しながらエッチン
グを行なう場合には、エッチング時間が進み被エッチン
グ物が無くなると、堆積物が時間の経過と共に増加し見
掛上選択比が上昇することも考えられるので、このよう
な場合には薄い下地の導電層を用いてオーバーエッチ初
期の選択比を評価するようにすれば良い。
【００３６】以上に述べた第１および第２の実施例で
は、下地の導電層にＤｏｐｅｄ Ｐｏｌｙ Ｓｉを用い
た場合について説明したが、下地導電層は絶縁幕との間
で電気的な特性が変化するものであればいろいろのもの
が使用でき、単結晶Ｓｉ基板上に形成された拡散層、Ｔ
ｉＳｉｘ（シリサイド構造の時は下地に高抵抗のＳｉ基
板もしくはｐｕｒｅ Ｐｏｌｙ Ｓｉを用いる）、Ｔｉ
Ｎ、Ａｌ系合金等が上げられる。下地導電層としては、
ＳＯＩ（ Silicon On Insulating Substrate）デバイス
で用いられる薄膜ＳＯＩの技術をそのまま用いることが
できる。
は、下地の導電層にＤｏｐｅｄ Ｐｏｌｙ Ｓｉを用い
た場合について説明したが、下地導電層は絶縁幕との間
で電気的な特性が変化するものであればいろいろのもの
が使用でき、単結晶Ｓｉ基板上に形成された拡散層、Ｔ
ｉＳｉｘ（シリサイド構造の時は下地に高抵抗のＳｉ基
板もしくはｐｕｒｅ Ｐｏｌｙ Ｓｉを用いる）、Ｔｉ
Ｎ、Ａｌ系合金等が上げられる。下地導電層としては、
ＳＯＩ（ Silicon On Insulating Substrate）デバイス
で用いられる薄膜ＳＯＩの技術をそのまま用いることが
できる。
【００３７】本発明は、図４（１１）に示すような、そ
の底部でのみ電気的な接触があるコンタクト構造の、Ｒ
ＩＥ時間を変えたサンプル、または、ＲＩＥ時間固定で
下地導電層の厚さを変えたサンプルをＴＥＧとして用意
するようにしたので、下地導電層とのエッチング選択比
が、系統的に定量的にさらには自動的に評価することが
でき、産業上の利用価値が大きい。
の底部でのみ電気的な接触があるコンタクト構造の、Ｒ
ＩＥ時間を変えたサンプル、または、ＲＩＥ時間固定で
下地導電層の厚さを変えたサンプルをＴＥＧとして用意
するようにしたので、下地導電層とのエッチング選択比
が、系統的に定量的にさらには自動的に評価することが
でき、産業上の利用価値が大きい。
【００３８】
【発明の効果】以上説明したように、本発明の請求項１
の発明は、導電層上に層間絶縁膜を形成した試料の前記
層間絶縁膜にイオンエッチングによりコンタクトホール
を加工する工程におけるイオンエッチングの評価方法に
おいて、前記コンタクトの側壁に絶縁膜を設ける過程
と、前記コンタクトの電気的特性を測定する過程と、前
記電気的特性に基づいて評価を行なう過程とを有するこ
とを特徴とする。これにより、電気的な導通を計測する
ことで、実際のデバイスパターンに基づいて、系統的
で、かつ、定量的な評価が自動的に行なえる。
の発明は、導電層上に層間絶縁膜を形成した試料の前記
層間絶縁膜にイオンエッチングによりコンタクトホール
を加工する工程におけるイオンエッチングの評価方法に
おいて、前記コンタクトの側壁に絶縁膜を設ける過程
と、前記コンタクトの電気的特性を測定する過程と、前
記電気的特性に基づいて評価を行なう過程とを有するこ
とを特徴とする。これにより、電気的な導通を計測する
ことで、実際のデバイスパターンに基づいて、系統的
で、かつ、定量的な評価が自動的に行なえる。
【００３９】また、本発明の請求項２の発明は、前記導
電層の膜厚を変化させた試料に対して前記コンタクトホ
ールを加工することを特徴とする。これにより、前記導
電層の膜厚をパラメータとしてイオンエッチングの評価
が可能になり、実際のデバイスパターンに基づいた系統
的でかつ定量的な評価が自動的に実現できる。
電層の膜厚を変化させた試料に対して前記コンタクトホ
ールを加工することを特徴とする。これにより、前記導
電層の膜厚をパラメータとしてイオンエッチングの評価
が可能になり、実際のデバイスパターンに基づいた系統
的でかつ定量的な評価が自動的に実現できる。
【００４０】また、本発明の請求項３の発明は、イオン
エッチングのエッチング時間を変化させて前記コンタク
トホールを加工することを特徴とする。これにより、エ
ッチング時間をパラメータとしてイオンエッチングの評
価が可能になり、実際のデバイスパターンに基づいた系
統的でかつ定量的な評価が自動的に実現できる。
エッチングのエッチング時間を変化させて前記コンタク
トホールを加工することを特徴とする。これにより、エ
ッチング時間をパラメータとしてイオンエッチングの評
価が可能になり、実際のデバイスパターンに基づいた系
統的でかつ定量的な評価が自動的に実現できる。
【００４１】また、本発明の請求項４の発明は、前記導
電層が完全空乏型のＳＯＩデバイスで用いられる薄膜Ｓ
ＯＩ層であることを特徴とする。これにより、既成のＳ
ＯＩデバイス用の薄膜ＳＯＩ層技術を本発明の評価方法
に直接利用することができ、既成技術が利用できるメリ
ットがある。
電層が完全空乏型のＳＯＩデバイスで用いられる薄膜Ｓ
ＯＩ層であることを特徴とする。これにより、既成のＳ
ＯＩデバイス用の薄膜ＳＯＩ層技術を本発明の評価方法
に直接利用することができ、既成技術が利用できるメリ
ットがある。
【図１】本発明の評価方法の実施形態の原理を示す説明
図。
図。
【図２】本発明の第１の実施例の処理プロセスを示す説
明図。
明図。
【図３】本発明の第１の実施例の処理プロセスを示す説
明図。
明図。
【図４】本発明の第１の実施例の処理プロセスを示す説
明図。
明図。
【図５】本発明の第２の実施例の処理プロセスを示す説
明図。
明図。
【図６】本発明の第２の実施例の処理プロセスを示す説
明図。
明図。
【図７】本発明の第２の実施例の処理プロセスを示す説
明図。
明図。
【図８】従来の評価方法を示す説明図。
１……シリコン基板、２……酸化シリコン（ＳｉＯ2 ）
絶縁膜、３……Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ下地導電
層、４……酸化シリコン（ＳｉＯ2 ）絶縁膜サイドウォ
ール、５……タングステン（Ｗ）プラグ、６……Ａｌ−
Ｃｕ／Ｔｉ配線層。
絶縁膜、３……Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ下地導電
層、４……酸化シリコン（ＳｉＯ2 ）絶縁膜サイドウォ
ール、５……タングステン（Ｗ）プラグ、６……Ａｌ−
Ｃｕ／Ｔｉ配線層。
Claims (4)
- 【請求項１】 導電層上に層間絶縁膜を形成した試料の
前記層間絶縁膜にイオンエッチングによりコンタクトホ
ールを加工する工程におけるイオンエッチングの評価方
法において、 前記コンタクトの側壁に絶縁膜を設ける過程と、 前記コンタクトの電気的特性を測定する過程と、 前記電気的特性に基づいて評価を行なう過程とを有する
ことを特徴とするイオンエッチングの評価方法。 - 【請求項２】 前記導電層の膜厚を変化させた試料に対
して前記コンタクトホールを加工することを特徴とする
請求項１記載のイオンエッチングの評価方法。 - 【請求項３】 イオンエッチングのエッチング時間を変
化させて前記コンタクトホールを加工することを特徴と
する請求項１記載のイオンエッチングの評価方法。 - 【請求項４】 前記導電層が完全空乏型のＳＯＩデバイ
スで用いられる薄膜ＳＯＩ層であることを特徴とする請
求項１記載のイオンエッチングの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14021496A JPH09321113A (ja) | 1996-06-03 | 1996-06-03 | イオンエッチングの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14021496A JPH09321113A (ja) | 1996-06-03 | 1996-06-03 | イオンエッチングの評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321113A true JPH09321113A (ja) | 1997-12-12 |
Family
ID=15263581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14021496A Pending JPH09321113A (ja) | 1996-06-03 | 1996-06-03 | イオンエッチングの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321113A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005041283B4 (de) * | 2005-08-31 | 2017-12-14 | Globalfoundries Inc. | Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement |
-
1996
- 1996-06-03 JP JP14021496A patent/JPH09321113A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005041283B4 (de) * | 2005-08-31 | 2017-12-14 | Globalfoundries Inc. | Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| WO2007024666A2 (en) | Creating novel structures using deep trenching of oriented silicon substrates | |
| JPH0729854A (ja) | 半導体装置の製造方法 | |
| JP2000082682A (ja) | 半導体―絶縁層の製造方法及びそれを有する素子の製造方法 | |
| US6274486B1 (en) | Metal contact and process | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| JPH09266197A (ja) | 半導体装置およびその製造方法 | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US20040229389A1 (en) | Manufacturing method of semiconductor device | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| CN1441962A (zh) | 剥除时间反馈控制以减少剥除后晶体管栅极临界尺寸变化 | |
| JP2000150632A (ja) | 半導体装置の製造方法 | |
| JPH09321113A (ja) | イオンエッチングの評価方法 | |
| US6859023B2 (en) | Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device | |
| JP2004532518A5 (ja) | ||
| JP2004532518A (ja) | 非常に小さなチャネル長を有するｍｏｓｆｅｔの製造方法。 | |
| TW201019386A (en) | Method for fabricating integrated circuit and semiconductor device and controlling step height of one or more isolation regions on a semiconductor device | |
| JPH07335625A (ja) | プラズマエッチング方法 | |
| JP2000183027A (ja) | 半導体装置の製造方法 | |
| JP3719670B2 (ja) | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 | |
| US6780783B2 (en) | Method of wet etching low dielectric constant materials | |
| US6617258B1 (en) | Method of forming a gate insulation layer for a semiconductor device by controlling the duration of an etch process, and system for accomplishing same | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 |