[go: up one dir, main page]

KR100191710B1 - 반도체 소자의 금속 배선 방법 - Google Patents

반도체 소자의 금속 배선 방법 Download PDF

Info

Publication number
KR100191710B1
KR100191710B1 KR1019950016859A KR19950016859A KR100191710B1 KR 100191710 B1 KR100191710 B1 KR 100191710B1 KR 1019950016859 A KR1019950016859 A KR 1019950016859A KR 19950016859 A KR19950016859 A KR 19950016859A KR 100191710 B1 KR100191710 B1 KR 100191710B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal wiring
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950016859A
Other languages
English (en)
Other versions
KR970003475A (ko
Inventor
조경순
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950016859A priority Critical patent/KR100191710B1/ko
Publication of KR970003475A publication Critical patent/KR970003475A/ko
Application granted granted Critical
Publication of KR100191710B1 publication Critical patent/KR100191710B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 방법을 개시한다. 개시된 본 발명은, 게이트 전극 및 접합 영역이 형성된 반도체 기판 상에 티타늄 박막과 티타늄 질화막이 적층된 확산 방지막을 형성하는 단계와, 상기 접합 영역을 포함하는 부분에 존재하도록 확산 방지막의 소정 부분 패터닝하는 단계와, 상기 반도체 기판 결과물 상부에 절연막을 형성하는 단계와, 상기 확산 방지막의 소정 부분이 노출되도록 상기 절연막을 식각하여, 콘택홀을 형성하는 단계, 및 상기 콘택홀을 통하여 노출된 확산 방지막과 콘택되도록 금속 배선을 형성하는 단계를 포함한다.

Description

반도체 소자의 금속 배선 방법
제1도는 종래의 반도체 소자의 금속 배선 방법을 보인 단면도.
제2도 (a) 내지 (d)는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 방법을 순차적으로 나타낸 단면도.
제3도 (a) 내지 (d)는 본 발명에 다른 실시예에 따른 반도체 소자의 금속 배선 방법을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드 산화막
3 : 게이트 절연막 4 : 게이트 전극
5 : 고온 형성 산화막 6 : 티타늄 박막
7 : 티타늄 질화막 8 : 제 1 감광막 마스크
9 : 절연막 10 : 제 2 감광막 마스크
11 : 알루미늄 합금막 12 : SOG
13 : 산화막 30 : 접합 영역
40 : 콘택홀
본 발명은 반도체 소자의 금속 배선 방법에 관한 것으로, 보다 구체적으로는 콘택홀 형성 공정 이전에 확산 방지막을 먼저 형성하고난다음 금속 배선을 형성함으로써 금속 배선 공정시 콘택 홀 단차에 기인한 실리콘 확산 방지막의 키복 불량을 개선시킬 수 있는 반도체 소자의 금속 배선 방법에 관한 것이다.
일반적으로 반도체 금속 배선의 재료로는 저저항을 가지고 있는 알루미늄이 널리 이용되고 있는데, 소자의 집적도가 증가함으로 인하여 배선의 폭이 미세화된다. 이에따라 전류 밀도의 증가로 인한 전자 및 스트레스의 이동으로 인한 배선불량이 야기되어, 반도체 장치의 신뢰성을 저하시키는 문제점이 발생하였다.
또한, 알루미늄 금속과 실리콘을 기초로한 막 또는 기판부와 접촉시 실리콘 원자의 이동으로 인하여 힐록(hillock)과 같은 돌기가 생성되어 상하 배선의 단선을 일으키게 되고, 또는 금속 배선의 스트레스가 기판에 인가되는 현상(이러한 현상을 일렉트로마이그레이션(electromigration)이라 통칭함)의 발생으로 단선등 다층 배선의 신뢰성을 저하시키는 문제점이 발생하였다.
따라서, 이러한 실리콘 원자들의 알루미늄 금속으로의 확산을 방지하기 위하여 종래에는 확산 방지막(barrier metal)으로 티타늄 박막과 티타늄 질화막을 적층하여 이용하였다.
종래의 티타늄 박막과 티타늄 질화막을 실리콘 원자의 확산 장벽막으로 하여 반도체 소자의 금속 배선을 이루는 방법을 도면을 통하여 살펴보면, 제1도에 도시된 바와 같이, 실리콘 기판(1) 상부에 필드 산화막(2)을 형성하고, 게이트 전극(4)과 소오스, 드레인으로 된 접합 영역(30)을 형성한 후, 전체 구조 상부에 절연막(9)을 형성한다. 그 후, 감광 마스크를 형성하여 접합 영역(30)의 소정 부분을 노출시켜 콘택홀을 형성하고, 상기 콘택홀(40)내에 확산 방지막으로 티타늄 박막(6)과 티타늄 질화막(7)을 차례로 형성시킨 다음, 알루미늄 합금막(11)을 형성하여 금속 배선을 이룬다. 이때 티타늄 박막(6)과 티타늄 질화막(7)은 스퍼터링(sputtering) 또는 화학 기상 증착법으로 형성된다.
그러나 상기와 같은 종래의 금속 배선 방법을 따르면, 고집적 반도체 소자의 금속 배선공정시 확산 방지막인 티타늄 박막과 티타늄 질화막의 형성시, 상기 티타늄 박막과 티타늄 질화막을 스퍼터링 방법으로 형성시킬 경우 스퍼터링 방법상의 한계에 기인하여 좁은 콘택홀 내부에 원하는 두께만큼 균일하게 형성하기 어렵다.
또한, 화학 기상 증착법에 의하여 상기 티타늄 박막과 티타늄 질화막을 형성하면, 막 내부의 저항이 증가하게 되고, 오염의 소지가 높아 순수한 티타늄 박막을 형성하기 어렵다.
상기한 종래의 문제점을 해결하기 위한 본 발명은, 반도체 소자의 금속 배선 공정시 티타늄 박막과 티타늄 질화막으로 된 확산 방지막을, 오염없이 콘택 홀 부위에 균일하게 형성시켜 금속 배선의 신뢰성을 향상시키고, 소자의 특성을 개선시킬 수 있는 반도체 소자의 금속 배선 방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 게이트 전극 및 접합 영역이 형성된 반도체 기판 상에 티타늄 박막과 티타늄 질화막이 적층된 확산 방지막을 형성하는 단계; 상기 반도체 기판 결과물 상부에 절연막을 형성하는 단계; 상기 확산 방지막의 소정 부분이 노출되도록 상기 절연약을 식각하여, 콘택홀을 형성하는 단계, 및 상기 콘택홀을 통하여 노출된 확산 방지막과 콘택되도록 금속 배선을 형성하는 단계를 포함한다.
또한 본 발명에서의 금속층은 알루미늄을 기본으로 하는 금속으로 하고, 그의 형성방법은 스퍼터링 또는 화학 기상 증착법에 의해 형성되는 것을 특징으로 한다.
이하 첨부한 도면에 의거하여 본 발명의 실시예를 상세히 설명하기로 한다.
[실시예 1]
첨부한 도면 제2도 (a) 내지 (d)는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 방법을 순차적으로 나타낸 단면도이다.
먼저, 제2도 (a)에 도시된 바와 같이, 실리콘 기판(1) 상부에 소자간의 분리를 위하여 필드 산화막(2)을 제조한다. 이어, 게이트 산화막(3) 및 폴리 실리콘을 증착한 후, 소정의 크기로 패턴화하여 게이트 전극(4)을 제조한 다음, 소자 전면에 600℃ 이상의 온도에서 고온 형성 산화막(5)을 증착한다.
그런다음, 제2도 (b)에서와 같이, 상기 고온 형성 산화막(5)을 이방성 식각을 진행하여 게이트 전극(4) 양측에 스페이서를 제조한다. 이어, 이온 주입 공정을 진행하여 소오스, 드레인의 접합 영역(30)을 형성한다. 그 다음, 전체 구조 상부에 티타늄 박막(6)과 티타늄 질화막(7)을 증착하고, 감광막을 도포, 노광하여 소정 부분에 제 1 감광막 마스크(8)을 형성한다. 상기 제 1 감광막 마스크(8)는 소오스 또는 드레인의 접합 영역(30)상의 티타늄 질화막(7) 상부에 위치된다.
그 후, 제2도 (c)에서와 같이, 상기 제 1 감광막 마스크(8)를 식각 장벽으로 하여 티타늄 박막(6)과 티타늄 질화막(7)의 소정 부분을 제거한다. 이어, 상기 제 1 감광막 마스크(8)를 제거한 다음, 소자 전면에 절연막(9)을 증착한다. 그 후, 다시 감광막을 도포, 노광하여 콘택홀 형성을 위한 제 2 감광막 마스크(10)를 형성한다. 상기 제 2 감광막 마스크(10)는 상기 소정 부분이 제거된 티타늄 박막(6)과 티타늄 질화막(7) 패턴 상부의 절연막(9)상에 위치한다.
그리고 나서, 제2도 (d)에 도시된 바와 같이, 제 2 감광막 마스크(10)를 이용하여 콘택홀(40)을 형성함으로써, 접합 영역(30) 상부에 위치한 티타늄 박막(6)과 티타늄 질화막(7)을 노출시킨다. 이때 상기 콘택 홀 사이즈는 접합 영역(30) 상부의 티타늄 박막(6)과 티타늄 질화막(7) 패턴보다 적은 것이 바람직하다. 그 후, 상기 제 2 감광막 마스크(10)를 제거한 다음, 전면에 알루미늄 합금막(11)을 형성하여 금속 배선을 이룬다.
[실시예 2]
본 실시예는 상기 실시예 1의 제2도 (c)의 절연막까지 형성단계까지는 공정 단계가 동일하며 이후에 공정에 대하여는 도면을 통하여 자세히 설명하기로 한다.
제3도 (a) 내지 (c)는 본 발명의 실시예 2에 따른 반도체 소자의 금속 배선을 공정 단계별로 나타낸 단면도로서 먼저, 제3도 (a)에 도시된 바와 같이, 기판(1) 상에 필드 산화막(2), 게이트 전극(4), 접합 영역(30) 상부의 티타늄 박막(6)과 티타늄 질화막(7) 패턴, 그리고, 전체 구조상에 절연막(9)이 형성되고, 그 상부에 평탄화 절연막인 SOG(12 ; spin on glass)를 도포, 경화한다.
그후, 제3도 (b)에 도시된 바와 같이, 상기 SOG(12) 산화막 및 그 하부의 절연막(9)의 일정 부분까지 전면 식각을 진행하여 평탄화를 이룬다음, 그 상부에 산화막(13)을 형성하고, 산화막(13)상부에 콘택홀을 형성하기 위한 제 2 감광막 마스크(10)를 형성한다. 상기 제 2 감광막 마스크(10)의 크기는 하부의 티타늄 박막(6)과 티타늄 질화막(7) 패턴의 크기보다 적은 것이 바람직하다.
그런다음, 상기 제 2 감광막 마스크(10)의 형태로 콘택홀(40)을 형성한 다음, 알루미늄 합금막(11)을 형성한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 반도체 소자의 콘택홀을 형성하여 금속 배선을 이루는 공정에 있어서, 실리콘 기판과 알루미늄 배선간에 실리콘 원자의 이동을 방지하기 위하여, 확산 방지막을 콘택홀 형성에 의해 노출되어질 기판 영역에 먼저 형성한 후, 콘택홀을 형성하여 금속 배선을 이루므로써 확산 방지막의 증착 두께를 임의로 조절할 수 있으며, 콘택홀 하단에 고르게 피복되어 금속 배선의 신뢰성을 향상시킬 수 있어, 소자의 특성을 개선할 수 있다.

Claims (5)

  1. 게이트 전극 및 접합 영역이 형성된 반도체 기판 상에 티타늄 박막과 티타늄 질화막이 적층된 확산 방지막을 형성하는 단계; 상기 접합 영역을 포함하는 부분에 존재하도록 확산 방지막의 소정 부분 패터닝하는 단계; 상기 반도체 기판 결과물 상부에 절연막을 형성하는 단계; 상기 확산 방지막의 소정 부분이 노출되도록 상기 절연막을 식각하여, 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통하여 노출된 확산 방지막과 콘택되도록 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
  2. 제1항에 있어서, 상기 금속배선은 알루미늄을 기본으로 하는 금속인 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
  3. 제1항 또는 제2항에 있어서, 상기 금속층은 스퍼터링에 의해 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
  4. 제1항 또는 제2항에 있어서, 상기 금속층은 화학 기상 증착법에 의해 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
  5. 제1항에 있어서, 상기 절연막 형성 단계와 콘택홀을 형성하는 단계 사이에 상기 절연막 상부에 SOG막을 형성하고, 상기 SOG막과 절연막의 일부를 평탄화를 이루도록 일정부분까지 식각한 다음, 그 상부에 산화막을 형성하는 단계를 추가하는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
KR1019950016859A 1995-06-22 1995-06-22 반도체 소자의 금속 배선 방법 Expired - Fee Related KR100191710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016859A KR100191710B1 (ko) 1995-06-22 1995-06-22 반도체 소자의 금속 배선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016859A KR100191710B1 (ko) 1995-06-22 1995-06-22 반도체 소자의 금속 배선 방법

Publications (2)

Publication Number Publication Date
KR970003475A KR970003475A (ko) 1997-01-28
KR100191710B1 true KR100191710B1 (ko) 1999-06-15

Family

ID=19417867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016859A Expired - Fee Related KR100191710B1 (ko) 1995-06-22 1995-06-22 반도체 소자의 금속 배선 방법

Country Status (1)

Country Link
KR (1) KR100191710B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451497B1 (ko) * 1998-12-28 2004-12-09 주식회사 하이닉스반도체 반도체장치의배선형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11205810A (ja) * 1998-01-20 1999-07-30 Toshiba Corp Ｓｅｃａｍクロマ復調回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451497B1 (ko) * 1998-12-28 2004-12-09 주식회사 하이닉스반도체 반도체장치의배선형성방법

Also Published As

Publication number Publication date
KR970003475A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5270254A (en) Integrated circuit metallization with zero contact enclosure requirements and method of making the same
JP3245004B2 (ja) 半導体製造方法、ゲート・スタック製造方法、及び半導体装置
JPH0391930A (ja) 半導体装置の製造方法
US4933297A (en) Method for etching windows having different depths
JPS6144470A (ja) 集積回路チップにおける金属充填方法
EP0095654B1 (en) Method of manufacturing semiconductor device, including a step of patterning a conductor layer
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
JPH10229086A (ja) 半導体装置およびその製造方法
EP0120918B1 (en) An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
US5136361A (en) Stratified interconnect structure for integrated circuits
KR100321141B1 (ko) 반도체장치의제조방법
KR100246625B1 (ko) 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법
KR100281100B1 (ko) 반도체 소자 및 그 제조방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100265850B1 (ko) 반도체장치의금속배선형성방법
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR100342394B1 (ko) 반도체 소자의 제조 방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR100779392B1 (ko) 반도체 소자 및 그 제조 방법
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
KR0167238B1 (ko) 반도체 소자의 배선 제조방법
JPH02156537A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950622

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950622

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980630

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981026

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011214

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041230

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051223

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061215

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091217

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20101217

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20111222

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20121210

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20131217

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151209