JPH09270355A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH09270355A JPH09270355A JP7715296A JP7715296A JPH09270355A JP H09270355 A JPH09270355 A JP H09270355A JP 7715296 A JP7715296 A JP 7715296A JP 7715296 A JP7715296 A JP 7715296A JP H09270355 A JPH09270355 A JP H09270355A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electronic component
- insulating layer
- pattern
- electrolytic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000009713 electroplating Methods 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 41
- 238000007747 plating Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 9
- 238000007772 electroless plating Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 7
- 239000000543 intermediate Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 22
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 電気特性及び信頼性を十分に満足させること
ができ,十分な密着力が得られ,かつウエットエッチン
グ可能であり,低コスト化プロセスで製造できる電子部
品とその製造方法とを提供すること。 【解決手段】 電子部品において,導体パターン13
は,予め定められた導体パターンに形成されるととも
に,絶縁層12a上に形成された第1導電膜3´と,前
記第1導電膜上に形成された第2導電膜6とを備え,第
1導電膜3´は無電解Cuめっき膜からなり,第2導電
膜6は,電解Cuめっき膜からなる。
ができ,十分な密着力が得られ,かつウエットエッチン
グ可能であり,低コスト化プロセスで製造できる電子部
品とその製造方法とを提供すること。 【解決手段】 電子部品において,導体パターン13
は,予め定められた導体パターンに形成されるととも
に,絶縁層12a上に形成された第1導電膜3´と,前
記第1導電膜上に形成された第2導電膜6とを備え,第
1導電膜3´は無電解Cuめっき膜からなり,第2導電
膜6は,電解Cuめっき膜からなる。
Description
【0001】
【発明の属する技術分野】本発明は,チップ部品等の電
子部品に関し,詳しくは,LCR素子,薄膜EMIフィ
ルタ,コモンモードチョークコイル,信号用トランス,
カレントセンサ,複合部品等の表面実装部品,リード部
品等の電子部品及びその製造方法に関する。
子部品に関し,詳しくは,LCR素子,薄膜EMIフィ
ルタ,コモンモードチョークコイル,信号用トランス,
カレントセンサ,複合部品等の表面実装部品,リード部
品等の電子部品及びその製造方法に関する。
【0002】
【従来の技術】従来,この種の電子部品は,図6の斜視
図及び図7の部分断面図に示されるように,アルミナ等
の基板51の表面に,Cu等を主成分とする導体パター
ン52とポリイミドあるいはBCB等の樹脂による絶縁
層53とにより形成されている。
図及び図7の部分断面図に示されるように,アルミナ等
の基板51の表面に,Cu等を主成分とする導体パター
ン52とポリイミドあるいはBCB等の樹脂による絶縁
層53とにより形成されている。
【0003】導体パターン52の形成方法としては,ス
パッタ等の真空装置を用いてパターンを形成し,レジス
トを用いて所望するパターンを形成して,その上にめっ
き膜を形成する。その後,エッチングによってめっき下
地膜を除去することで,パターンを形成する。
パッタ等の真空装置を用いてパターンを形成し,レジス
トを用いて所望するパターンを形成して,その上にめっ
き膜を形成する。その後,エッチングによってめっき下
地膜を除去することで,パターンを形成する。
【0004】めっき下地膜としては,Cu,Pd等を用
いている。また,その下地膜は,Ti,Cr等を組み合
わせて用いても良い。
いている。また,その下地膜は,Ti,Cr等を組み合
わせて用いても良い。
【0005】また,絶縁層53は,薄膜技術によって形
成しているが,プロセス簡略化の為に,感光性樹脂を使
用する場合もある。
成しているが,プロセス簡略化の為に,感光性樹脂を使
用する場合もある。
【0006】上記の導体パターン52,絶縁層53の形
成方法を繰り返すことで,チップ部品の積層体を得てい
る。
成方法を繰り返すことで,チップ部品の積層体を得てい
る。
【0007】さらに,積層体の端部に電極部54を設
け,これに接続される端子下地電極55を導電性樹脂を
塗布して形成し,これを覆うようにNiめっき,半田め
っきを施して外部電極膜56を形成して,チップ部品と
している。
け,これに接続される端子下地電極55を導電性樹脂を
塗布して形成し,これを覆うようにNiめっき,半田め
っきを施して外部電極膜56を形成して,チップ部品と
している。
【0008】
【発明が解決しようとする課題】しかしながら,スパッ
タ膜の形成には,高額な真空装置やかつワーク拘束時間
の長いスパッタ装置を用いなければならず,さらに,工
程も複雑となり,結果において製品がコスト高となる欠
点を有する。
タ膜の形成には,高額な真空装置やかつワーク拘束時間
の長いスパッタ装置を用いなければならず,さらに,工
程も複雑となり,結果において製品がコスト高となる欠
点を有する。
【0009】そこで,本発明の技術的課題は,電気特性
及び信頼性を十分に満足させることができ,十分な密着
力が得られ,かつウエットエッチング可能であり,低コ
スト化プロセスで製造できる電子部品とその製造方法と
を提供することにある。
及び信頼性を十分に満足させることができ,十分な密着
力が得られ,かつウエットエッチング可能であり,低コ
スト化プロセスで製造できる電子部品とその製造方法と
を提供することにある。
【0010】
【課題を解決するための手段】本発明によれば,基板上
に導体パターンと絶縁層とを積層して形成された電子部
品本体と,前記電子部品本体の側面の一部を含むととも
に,前記導体パターンの一部に接続されるように形成さ
れた外部電極とを備えた電子部品において,前記導体パ
ターンは,前記絶縁層上に形成された第1導電膜と,前
記第1導電膜上に形成された第2導電膜とを備え,前記
第1導電膜は無電解Cuめっき膜からなり,前記第2導
電膜は電解Cuめっき膜からなることを特徴とする電子
部品が得られる。
に導体パターンと絶縁層とを積層して形成された電子部
品本体と,前記電子部品本体の側面の一部を含むととも
に,前記導体パターンの一部に接続されるように形成さ
れた外部電極とを備えた電子部品において,前記導体パ
ターンは,前記絶縁層上に形成された第1導電膜と,前
記第1導電膜上に形成された第2導電膜とを備え,前記
第1導電膜は無電解Cuめっき膜からなり,前記第2導
電膜は電解Cuめっき膜からなることを特徴とする電子
部品が得られる。
【0011】また,本発明によれば,基板上に絶縁層及
び導体パターンとを積層形成する電子部品の製造方法に
おいて,前記絶縁層上に無電解めっき膜による第1導体
膜を形成し,前記第1導体膜上に,予め定められたパタ
ーンを備えた電気めっき膜による第2導体膜を形成し,
さらに,絶縁層で覆うことを特徴とする電子部品の製造
方法が得られる。
び導体パターンとを積層形成する電子部品の製造方法に
おいて,前記絶縁層上に無電解めっき膜による第1導体
膜を形成し,前記第1導体膜上に,予め定められたパタ
ーンを備えた電気めっき膜による第2導体膜を形成し,
さらに,絶縁層で覆うことを特徴とする電子部品の製造
方法が得られる。
【0012】また,本発明によれば,前記電子部品の製
造方法において,前記第1導体膜を無電解Cuめっき法
により形成し,前記第2導体膜を電気Cuめっき法によ
り形成することを特徴とする電子部品の製造方法が得ら
れる。
造方法において,前記第1導体膜を無電解Cuめっき法
により形成し,前記第2導体膜を電気Cuめっき法によ
り形成することを特徴とする電子部品の製造方法が得ら
れる。
【0013】
【発明の実施の形態】以下,本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0014】図1は本発明の実施の形態による電子部品
を示す斜視図である。図1を参照すると,本発明の実施
の形態による電子部品10は,電子部品本体1と,電子
部品本体1の両端面及び側面部の一部を覆うように形成
された3個の外部電極2,2,及び2を備えている。
を示す斜視図である。図1を参照すると,本発明の実施
の形態による電子部品10は,電子部品本体1と,電子
部品本体1の両端面及び側面部の一部を覆うように形成
された3個の外部電極2,2,及び2を備えている。
【0015】図2は,図1の電子部品本体を示す分解組
立斜視図である。図2を参照すると,電子部品本体1
は,快削性を有するセラミックス材料からなる絶縁性を
有する基板11上に,絶縁層12a,12b,12c,
及び12dと導体パターン13a,13b,13c,及
び13dとを交互に積層することによって形成されてい
る。ここで,絶縁層12cには,貫通穴14が設けられ
ている。絶縁層の材料としては,ベンゾシクロブテン樹
脂を使用しているが,ポリイミド樹脂等も使用すること
ができる。また,導体パターン13cの代わりに導体パ
ターン13c´を用いても良い。
立斜視図である。図2を参照すると,電子部品本体1
は,快削性を有するセラミックス材料からなる絶縁性を
有する基板11上に,絶縁層12a,12b,12c,
及び12dと導体パターン13a,13b,13c,及
び13dとを交互に積層することによって形成されてい
る。ここで,絶縁層12cには,貫通穴14が設けられ
ている。絶縁層の材料としては,ベンゾシクロブテン樹
脂を使用しているが,ポリイミド樹脂等も使用すること
ができる。また,導体パターン13cの代わりに導体パ
ターン13c´を用いても良い。
【0016】図3及び図4は図2の導体パターンを形成
する方法を模式的に示す断面図である。図3を参照し
て,まず,図3(a)に示すように,基板11又は絶縁
層12aに,脱脂,洗浄の後,第1のエッチング,洗浄
を介して第2のエッチングを施し,純水洗浄の後,触媒
付与後純水洗浄を2回行い,無電解Cuめっき浴に浸漬
した。
する方法を模式的に示す断面図である。図3を参照し
て,まず,図3(a)に示すように,基板11又は絶縁
層12aに,脱脂,洗浄の後,第1のエッチング,洗浄
を介して第2のエッチングを施し,純水洗浄の後,触媒
付与後純水洗浄を2回行い,無電解Cuめっき浴に浸漬
した。
【0017】図3(b)は無電解Cuめっき層3を一面
に形成した絶縁層を示している。図3(b)において,
無電解Cuめっき層3は厚さ0.5μm程度である。
に形成した絶縁層を示している。図3(b)において,
無電解Cuめっき層3は厚さ0.5μm程度である。
【0018】次に図3(c)に示すように,レジスト4
を塗布した後,図3(d)に示すように,フォトリソグ
ラフィを用いて,マスク5を介して,露光し,現像し
て,図4(a)に示すレジストのパターン4´を得た。
を塗布した後,図3(d)に示すように,フォトリソグ
ラフィを用いて,マスク5を介して,露光し,現像し
て,図4(a)に示すレジストのパターン4´を得た。
【0019】次に,図4(b)に示すように,電解Cu
めっきによって,電解Cuめっき層6を得た。電解Cu
めっきは,表面処理の後に行った。次に,レジストのパ
ターン4´を剥離して,図4(c)に示す形状の中間導
体パターン7を得た。
めっきによって,電解Cuめっき層6を得た。電解Cu
めっきは,表面処理の後に行った。次に,レジストのパ
ターン4´を剥離して,図4(c)に示す形状の中間導
体パターン7を得た。
【0020】次に,図4(c)に示す全導体パターン7
中の無電解Cuメッキ層3の露出部分ををウエットエッ
チング(ドライエッチングも可)で除去し,HClで洗
浄して図4(d)に示すように,絶縁層12上に形成さ
れた孤立した導体パターン13を得た。尚,エッチング
によって,電解Cuメッキ層6の表面も若干エッチング
されるが,無電解Cuめっき層3よりも厚いので,導体
パターンが失われることはない。
中の無電解Cuメッキ層3の露出部分ををウエットエッ
チング(ドライエッチングも可)で除去し,HClで洗
浄して図4(d)に示すように,絶縁層12上に形成さ
れた孤立した導体パターン13を得た。尚,エッチング
によって,電解Cuメッキ層6の表面も若干エッチング
されるが,無電解Cuめっき層3よりも厚いので,導体
パターンが失われることはない。
【0021】得られた導体パターン13は,無電解Cu
めっき層3のパターンと,電解Cuめっき層6のパター
ンとからなり,厚さ約3〜5μm,幅約30μmで,洗
浄,フォトリソグラフィ,エッチング,洗浄工程等にお
いて,製作プロセス中に不具合は発生しなかった。
めっき層3のパターンと,電解Cuめっき層6のパター
ンとからなり,厚さ約3〜5μm,幅約30μmで,洗
浄,フォトリソグラフィ,エッチング,洗浄工程等にお
いて,製作プロセス中に不具合は発生しなかった。
【0022】図5は,図2に示す絶縁層を形成する工程
を示す図である。図5を参照して,図4(d)に示す絶
縁層12a上に形成された導体パターン13aを覆うよ
うに,図5(a)に示すように,スピンコーティングに
よって,紫外線硬化型BCB樹脂を塗布して,絶縁層8
を得た。次に,図5(b)に示すように,フォトリソグ
ラフィを用い,マスク9を介して露光して,図5(c)
に示すように,絶縁層8に貫通孔14を形成した。尚,
貫通孔14は,絶縁層8の上部に形成される導体と電気
的コンタクトを得るためのものであり,必ずしも,全て
の導体パターン13上に設ける必要のないことはいうま
でもない。
を示す図である。図5を参照して,図4(d)に示す絶
縁層12a上に形成された導体パターン13aを覆うよ
うに,図5(a)に示すように,スピンコーティングに
よって,紫外線硬化型BCB樹脂を塗布して,絶縁層8
を得た。次に,図5(b)に示すように,フォトリソグ
ラフィを用い,マスク9を介して露光して,図5(c)
に示すように,絶縁層8に貫通孔14を形成した。尚,
貫通孔14は,絶縁層8の上部に形成される導体と電気
的コンタクトを得るためのものであり,必ずしも,全て
の導体パターン13上に設ける必要のないことはいうま
でもない。
【0023】次に,適切な条件にて硬化して,図5
(d)に示す絶縁層12bを得た。
(d)に示す絶縁層12bを得た。
【0024】また,図2における他の導体パターン13
b,13c,13dも図3及び図4に示した工程と同様
にして得られる。また,絶縁層12b,12c,12d
も,図5に示した工程と同様に得られる。
b,13c,13dも図3及び図4に示した工程と同様
にして得られる。また,絶縁層12b,12c,12d
も,図5に示した工程と同様に得られる。
【0025】
【発明の効果】以上,説明したように,本発明によれ
ば,電気特性及び信頼性を十分に満足させることがで
き,十分な密着力が得られ,かつウエットエッチング可
能であり,低コスト化プロセスで製造できる電子部品と
その製造方法とを提供することができる。
ば,電気特性及び信頼性を十分に満足させることがで
き,十分な密着力が得られ,かつウエットエッチング可
能であり,低コスト化プロセスで製造できる電子部品と
その製造方法とを提供することができる。
【図1】本発明の実施の形態による電子部品を示す斜視
図である。
図である。
【図2】図1の電子部品本体を示す分解組立斜視図であ
る。
る。
【図3】(a),(b),(c),及び(d)は図2の
導体パターンを形成する方法を模式的に示す断面図であ
る。
導体パターンを形成する方法を模式的に示す断面図であ
る。
【図4】(a),(b),(c),及び(d)は図2の
導体パターンを形成する方法を模式的に示す断面図であ
る。
導体パターンを形成する方法を模式的に示す断面図であ
る。
【図5】(a),(b),(c),及び(d)は図2の
絶縁層を形成する方法を模式的に示す断面図である。
絶縁層を形成する方法を模式的に示す断面図である。
【図6】従来の電子部品の一例を示す斜視図である。
【図7】図6の電子部品の部分断面図である。
1 電子部品本体 2 外部電極 3 無電解Cuめっき層 4 レジスト 5 マスク 4´ パターン 6 電解めっき層 7 全導体パターン 8 絶縁層 9 マスク 10 電子部品 11 基板 12a,12b,12c,12d 絶縁層 13a,13b,13c,13c´,及び13d 導
体パターン 14 貫通孔 51 基板 52 導体パターン 53 絶縁層 54 電極部 55 端子下地電極 56 外部電極膜
体パターン 14 貫通孔 51 基板 52 導体パターン 53 絶縁層 54 電極部 55 端子下地電極 56 外部電極膜
Claims (3)
- 【請求項1】 基板上に導体パターンと絶縁層とを積層
して形成された電子部品本体と,前記電子部品本体の側
面の一部を含むとともに,前記導体パターンの一部に接
続されるように形成された外部電極とを備えた電子部品
において,前記導体パターンは,前記絶縁層上に形成さ
れた第1導電膜と,前記第1導電膜上に形成された第2
導電膜とを備え,前記第1導電膜は無電解Cuめっき膜
からなり,前記第2導電膜は電解Cuめっき膜からなる
ことを特徴とする電子部品。 - 【請求項2】 基板上に絶縁層及び導体パターンとを積
層形成する電子部品の製造方法において,前記絶縁層上
に無電解めっき膜による第1導体膜を形成し,前記第1
導体膜上に,予め定められたパターンを備えた電気めっ
き膜による第2導体膜を形成し,さらに,絶縁層で覆う
ことを特徴とする電子部品の製造方法。 - 【請求項3】 請求項2記載の電子部品の製造方法にお
いて,前記第1導体膜を無電解Cuめっき法により形成
し,前記第2導体膜を電気Cuめっき法により形成する
ことを特徴とする電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7715296A JPH09270355A (ja) | 1996-03-29 | 1996-03-29 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7715296A JPH09270355A (ja) | 1996-03-29 | 1996-03-29 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09270355A true JPH09270355A (ja) | 1997-10-14 |
Family
ID=13625825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7715296A Pending JPH09270355A (ja) | 1996-03-29 | 1996-03-29 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09270355A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007055303A1 (ja) | 2005-11-11 | 2007-05-18 | Matsushita Electric Industrial Co., Ltd. | 電子部品及びその製造方法 |
JP2008258467A (ja) * | 2007-04-06 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
CN105702432A (zh) * | 2014-12-15 | 2016-06-22 | 三星电机株式会社 | 电子组件以及具有该电子组件的板 |
KR20170053949A (ko) * | 2015-11-09 | 2017-05-17 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
-
1996
- 1996-03-29 JP JP7715296A patent/JPH09270355A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007055303A1 (ja) | 2005-11-11 | 2007-05-18 | Matsushita Electric Industrial Co., Ltd. | 電子部品及びその製造方法 |
JP2008258467A (ja) * | 2007-04-06 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
US7741565B2 (en) | 2007-04-06 | 2010-06-22 | Panasonic Corporation | Electronic component and method for manufacturing the same |
CN105702432A (zh) * | 2014-12-15 | 2016-06-22 | 三星电机株式会社 | 电子组件以及具有该电子组件的板 |
CN105702432B (zh) * | 2014-12-15 | 2020-01-03 | 三星电机株式会社 | 电子组件以及具有该电子组件的板 |
KR20170053949A (ko) * | 2015-11-09 | 2017-05-17 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4178077B2 (ja) | 配線回路基板 | |
JPH09270325A (ja) | 電子部品 | |
KR850001363B1 (ko) | 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 | |
JP2006100631A (ja) | 配線基板及びその製造方法 | |
JP2002246744A (ja) | 導体形成方法およびこれを用いた多層配線基板製造方法 | |
JPH08204333A (ja) | 印刷配線板の製造方法 | |
JPH1197243A (ja) | 電子部品及びその製造方法 | |
JPH09270355A (ja) | 電子部品及びその製造方法 | |
JPH09270330A (ja) | 電子部品 | |
JP3467615B2 (ja) | 電子部品及びその製造方法 | |
JPH09270329A (ja) | 電子部品及びその製造方法 | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
JP3568249B2 (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
JP4328134B2 (ja) | プリント配線基板の製造方法 | |
JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
JP2750809B2 (ja) | 厚膜配線基板の製造方法 | |
JPH09270338A (ja) | 電子部品 | |
JP2001196252A (ja) | 電子デバイスの製造方法 | |
JP3174411B2 (ja) | 多層薄膜配線板の製造方法 | |
JPH0621651A (ja) | 多層配線回路板及びその製造方法 | |
JPH10335826A (ja) | 多層配線回路基板及びその製造方法 | |
KR100219757B1 (ko) | 적층형 박막 인덕터의 제조 방법 | |
JPH05347212A (ja) | 薄膜電子部品及びその製造方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041117 |