JPH0923141A - ほぼ一定の電圧レベルを有するパルス電圧を供給する電圧発生器 - Google Patents
ほぼ一定の電圧レベルを有するパルス電圧を供給する電圧発生器Info
- Publication number
- JPH0923141A JPH0923141A JP8091312A JP9131296A JPH0923141A JP H0923141 A JPH0923141 A JP H0923141A JP 8091312 A JP8091312 A JP 8091312A JP 9131296 A JP9131296 A JP 9131296A JP H0923141 A JPH0923141 A JP H0923141A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- voltage generator
- transistor
- bootstrap capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 208000019300 CLIPPERS Diseases 0.000 abstract description 13
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 abstract description 13
- 210000000746 body region Anatomy 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 供給電圧が変動しても、ほぼ一定の最大電圧
レベルを有するパルス電圧を供給することができる電圧
発生器を提供する。 【解決手段】 電圧発生器（１）は、第１および第２の
端子（３，４）を有するブートストラップコンデンサ
（２）と、ブートストラップコンデンサ（２）のプリチ
ャージステップとプルアップステップからなる異なる２
つの状態でポンプ信号（ＶPN）を受け取るブートストラ
ップ制御回路（７）と、プリチャージ基準信号（ＶUP）
が供給され、ブートストラップコンデンサ（２）の第１
の端子（３）に接続されることによりブートストラップ
コンデンサ（２）がプリチャージ基準信号による設定値
を超えてチャージされないようにするためのプリチャー
ジ制限手段（１３）と、第１の端子（３）に接続され、
第１の端子（３）の電圧を設定値より超えないようにす
るためのクリッパ回路（８）とを有している。
レベルを有するパルス電圧を供給することができる電圧
発生器を提供する。 【解決手段】 電圧発生器（１）は、第１および第２の
端子（３，４）を有するブートストラップコンデンサ
（２）と、ブートストラップコンデンサ（２）のプリチ
ャージステップとプルアップステップからなる異なる２
つの状態でポンプ信号（ＶPN）を受け取るブートストラ
ップ制御回路（７）と、プリチャージ基準信号（ＶUP）
が供給され、ブートストラップコンデンサ（２）の第１
の端子（３）に接続されることによりブートストラップ
コンデンサ（２）がプリチャージ基準信号による設定値
を超えてチャージされないようにするためのプリチャー
ジ制限手段（１３）と、第１の端子（３）に接続され、
第１の端子（３）の電圧を設定値より超えないようにす
るためのクリッパ回路（８）とを有している。
Description
【０００１】
【発明の属する技術分野】本発明は、ほぼ一定の電圧レ
ベルを有するパルス電圧を供給する電圧発生器に関す
る。
ベルを有するパルス電圧を供給する電圧発生器に関す
る。
【０００２】
【従来の技術】現在の集積回路にあっては、供給電圧が
変動してもほぼ一定に維持し得る電圧が要求されてい
る。電圧レベルが供給電圧よりも高い電圧とされるなら
ば、供給電圧を増加するための電圧発生器（ブースタ）
が必要となり、供給電圧よりも低い電圧とされるなら
ば、供給電圧を制限するための電圧発生器が必要とな
る。高い電圧を発生させることは重要であり、たとえ
ば、３Ｖの供給電圧を持つ不揮発性メモリの場合には、
メモリセルはより高いゲート電圧で読み込まなければな
らず、これに対して、高い供給電圧の存在下では、プロ
グラムされたメモリセルを読み出さないように規制しな
ければならない。
変動してもほぼ一定に維持し得る電圧が要求されてい
る。電圧レベルが供給電圧よりも高い電圧とされるなら
ば、供給電圧を増加するための電圧発生器（ブースタ）
が必要となり、供給電圧よりも低い電圧とされるなら
ば、供給電圧を制限するための電圧発生器が必要とな
る。高い電圧を発生させることは重要であり、たとえ
ば、３Ｖの供給電圧を持つ不揮発性メモリの場合には、
メモリセルはより高いゲート電圧で読み込まなければな
らず、これに対して、高い供給電圧の存在下では、プロ
グラムされたメモリセルを読み出さないように規制しな
ければならない。
【０００３】もしも、高い電圧と低い電圧との両方で作
動することができる回路が必要とされるのであれば、供
給電圧が変動してもほぼ一定の電圧レベルを供給するた
めの電圧発生器を備え、この電圧発生器は供給電圧に応
じて電圧ブースタとリミッターとの両方として作動する
ことができるようにしなければならない。
動することができる回路が必要とされるのであれば、供
給電圧が変動してもほぼ一定の電圧レベルを供給するた
めの電圧発生器を備え、この電圧発生器は供給電圧に応
じて電圧ブースタとリミッターとの両方として作動する
ことができるようにしなければならない。
【０００４】現在、公知の電圧発生器は、順次、ブート
ストラップコンデンサとプルアップ回路とを構成するチ
ャージポンプ回路を有し、これは２段階に作動する。つ
まり、コンデンサの第１端子が接地され、コンデンサを
ほぼ供給電圧にプリチャージするために第２端子が供給
電圧に接続される第１段階と、コンデンサの前記第１端
子が供給電圧にプルアップ（引き上げ）される第２段階
とを有し、この第２端子は出力側に接続される（したが
って、この第２端子は供給電圧のほぼ２倍となる）。実
際の出力電圧が、ブートストラップコンデンサと、発生
器により供給される負荷のキャパシタンスとの間の電荷
の分布に依存し、そのため最終出力電圧は供給電圧の２
倍より低くなる場合であっても、公知の電圧発生器の出
力電圧はより大きく供給電圧に依存することになり、し
たがって、供給電圧が広い範囲（たとえば、３〜７Ｖ）
内で作動するデバイスには、このような電圧発生器は使
用しないようにしている。
ストラップコンデンサとプルアップ回路とを構成するチ
ャージポンプ回路を有し、これは２段階に作動する。つ
まり、コンデンサの第１端子が接地され、コンデンサを
ほぼ供給電圧にプリチャージするために第２端子が供給
電圧に接続される第１段階と、コンデンサの前記第１端
子が供給電圧にプルアップ（引き上げ）される第２段階
とを有し、この第２端子は出力側に接続される（したが
って、この第２端子は供給電圧のほぼ２倍となる）。実
際の出力電圧が、ブートストラップコンデンサと、発生
器により供給される負荷のキャパシタンスとの間の電荷
の分布に依存し、そのため最終出力電圧は供給電圧の２
倍より低くなる場合であっても、公知の電圧発生器の出
力電圧はより大きく供給電圧に依存することになり、し
たがって、供給電圧が広い範囲（たとえば、３〜７Ｖ）
内で作動するデバイスには、このような電圧発生器は使
用しないようにしている。
【０００５】
【発明が解決しようとする課題】本発明の目的は、供給
電圧が変動しても、供給電圧よりも高いかまたは低くし
かもほぼ一定の最大電圧を有するパルス電圧を供給する
電圧発生器を提供することにある。
電圧が変動しても、供給電圧よりも高いかまたは低くし
かもほぼ一定の最大電圧を有するパルス電圧を供給する
電圧発生器を提供することにある。
【０００６】本発明によれば、請求項１記載のように、
ほぼ一定の電圧レベルを供給する電圧発生器が提供され
る。
ほぼ一定の電圧レベルを供給する電圧発生器が提供され
る。
【０００７】本発明の好適な実施の形態は、以下の図面
に単なる例示として示されており、本発明はこれに限定
されるものではない。
に単なる例示として示されており、本発明はこれに限定
されるものではない。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００９】すなわち、本発明のほぼ一定の電圧レベル
を有するパルス電圧を供給する電圧発生器は、第１の基
準電位線に接続された第１の端子と、プルアップノード
に接続された第２の端子とを有するブートストラップコ
ンデンサと、前記プルアップノードに接続されたブート
ストラップ制御回路であって、前記ブートストラップコ
ンデンサのプリチャージステップとプルアップステップ
からなる異なる２つの状態間でスイッチ可能なポンプ信
号（ＶPN）が供給されるポンプ入力を提供するブートス
トラップ制御回路とを有し、前記ブートストラップコン
デンサの前記第１の端子に接続され、プリチャージ基準
信号（ＶUP）が供給されるプリチャージ制限手段であっ
て、前記プリチャージステップにおいて、前記ブートス
トラップコンデンサの充電を前記プリチャージ基準信号
との関係で制限された値に制限するプリチャージ制限手
段と、前記ブートストラップコンデンサの前記第１の端
子に接続され、前記プルアップステップにおいて、前記
ブートストラップコンデンサの第１の端子で電位を制限
するための制限回路とを有している。
を有するパルス電圧を供給する電圧発生器は、第１の基
準電位線に接続された第１の端子と、プルアップノード
に接続された第２の端子とを有するブートストラップコ
ンデンサと、前記プルアップノードに接続されたブート
ストラップ制御回路であって、前記ブートストラップコ
ンデンサのプリチャージステップとプルアップステップ
からなる異なる２つの状態間でスイッチ可能なポンプ信
号（ＶPN）が供給されるポンプ入力を提供するブートス
トラップ制御回路とを有し、前記ブートストラップコン
デンサの前記第１の端子に接続され、プリチャージ基準
信号（ＶUP）が供給されるプリチャージ制限手段であっ
て、前記プリチャージステップにおいて、前記ブートス
トラップコンデンサの充電を前記プリチャージ基準信号
との関係で制限された値に制限するプリチャージ制限手
段と、前記ブートストラップコンデンサの前記第１の端
子に接続され、前記プルアップステップにおいて、前記
ブートストラップコンデンサの第１の端子で電位を制限
するための制限回路とを有している。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１１】図１に示された電圧発生器（ブースタ）１
は、順次第１と第２の端子３，４を印加するブートスト
ラップコンデンサ２を有し、第１の端子３はブートスト
ラップ電圧ＶB を与える出力ノードを構成し、第２の端
子４はプリチャージとプルアップの間で低電圧と高電圧
（制御電圧ＶBOT ）を交互に導くプルアップノードを構
成する。ノード３と４、つまり第１と第２の端子３，４
は、ノード４のプルアップとこれによりノード３を制御
するためのブートストラップ制御回路７に接続されてお
り、これの入力端子６には０ボルトと供給電圧ＶDDとの
間で振動するポンプ信号が供給され、ブートストラップ
コンデンサ２のプリチャージとプルアップの繰り返しが
決定される。
は、順次第１と第２の端子３，４を印加するブートスト
ラップコンデンサ２を有し、第１の端子３はブートスト
ラップ電圧ＶB を与える出力ノードを構成し、第２の端
子４はプリチャージとプルアップの間で低電圧と高電圧
（制御電圧ＶBOT ）を交互に導くプルアップノードを構
成する。ノード３と４、つまり第１と第２の端子３，４
は、ノード４のプルアップとこれによりノード３を制御
するためのブートストラップ制御回路７に接続されてお
り、これの入力端子６には０ボルトと供給電圧ＶDDとの
間で振動するポンプ信号が供給され、ブートストラップ
コンデンサ２のプリチャージとプルアップの繰り返しが
決定される。
【００１２】クリッパ回路８、つまり制限回路は、ノー
ド３と４とに接続されており、制御されて出力ノード３
におけるブートストラップ電圧ＶB を所定の電圧でロッ
ク（保持）し、クリッパ回路８がプルアップとなってい
るときにブートストラップ制御回路７によってノード４
のプルアップをブロックするように、クリッパ回路８は
ブートストラップ制御回路７と協働する。ブロッキング
はプルアップの間中にノード４における遮断電圧ＶBOT
により、そして出力ノード３を電圧ＶB にロックするこ
とによって達成され、その結果、ＶB のクリッピングは
自動的にまたＶBOT のクリップも行う。
ド３と４とに接続されており、制御されて出力ノード３
におけるブートストラップ電圧ＶB を所定の電圧でロッ
ク（保持）し、クリッパ回路８がプルアップとなってい
るときにブートストラップ制御回路７によってノード４
のプルアップをブロックするように、クリッパ回路８は
ブートストラップ制御回路７と協働する。ブロッキング
はプルアップの間中にノード４における遮断電圧ＶBOT
により、そして出力ノード３を電圧ＶB にロックするこ
とによって達成され、その結果、ＶB のクリッピングは
自動的にまたＶBOT のクリップも行う。
【００１３】パルス振幅プリセット回路１０は、プリチ
ャージ中にブートストラップコンデンサ２のチャージ電
圧をそれぞれ決定するプリチャージ基準電圧ＶUPとター
ンオン基準電圧ＶLCと、クリッパ回路８のターンオン値
を発生するために設けられている。この目的のために、
パルス振幅プリセット回路１０は、それぞれＭＯＳトラ
ンジスタのゲート端子とクリッパ回路８とに接続された
２つの出力端子１１と１２（基準電圧ＶUPとＶLCとを印
加する）を有している。
ャージ中にブートストラップコンデンサ２のチャージ電
圧をそれぞれ決定するプリチャージ基準電圧ＶUPとター
ンオン基準電圧ＶLCと、クリッパ回路８のターンオン値
を発生するために設けられている。この目的のために、
パルス振幅プリセット回路１０は、それぞれＭＯＳトラ
ンジスタのゲート端子とクリッパ回路８とに接続された
２つの出力端子１１と１２（基準電圧ＶUPとＶLCとを印
加する）を有している。
【００１４】トランジスタ１３は、プリチャージステッ
プ中にブートストラップコンデンサ２を充電するため
に、出力ノード３と供給線１４との間に電圧ＶDDとなっ
て組み込まれている。換言すれば、トランジスタ１３は
ソースとゲートの端子の間における電圧降下を引いたプ
リチャージ基準電圧ＶUPによって設定される値にブート
ストラップコンデンサ２のプリチャージ電圧を制限する
ために設けられており、供給線１４から出力ノード３を
遮断するためにプルアップの間ターンオフされる。
プ中にブートストラップコンデンサ２を充電するため
に、出力ノード３と供給線１４との間に電圧ＶDDとなっ
て組み込まれている。換言すれば、トランジスタ１３は
ソースとゲートの端子の間における電圧降下を引いたプ
リチャージ基準電圧ＶUPによって設定される値にブート
ストラップコンデンサ２のプリチャージ電圧を制限する
ために設けられており、供給線１４から出力ノード３を
遮断するためにプルアップの間ターンオフされる。
【００１５】図１に示す発生器は次のように作動する。
ポンプ信号ＶPNの高い電圧（ＶDD）によって設定された
プリチャージステップ中においては、プルアップノード
４は低い電圧（ＶBOT ＝０Ｖ）に保持されて、プリチャ
ージ基準電圧ＶUP〜ＶGSを引いた値によってブートスト
ラップコンデンサ２がチャージされるようにする。典型
的には、プリチャージ基準電圧ＶUPは３Ｖ程度であり、
プリチャージ中における出力ノード３のブートストラッ
プ電圧ＶB は２Ｖ程度である。
ポンプ信号ＶPNの高い電圧（ＶDD）によって設定された
プリチャージステップ中においては、プルアップノード
４は低い電圧（ＶBOT ＝０Ｖ）に保持されて、プリチャ
ージ基準電圧ＶUP〜ＶGSを引いた値によってブートスト
ラップコンデンサ２がチャージされるようにする。典型
的には、プリチャージ基準電圧ＶUPは３Ｖ程度であり、
プリチャージ中における出力ノード３のブートストラッ
プ電圧ＶB は２Ｖ程度である。
【００１６】プルアップ中においては、ポンプ信号ＶPN
は接地電圧（０Ｖ）にまで落ちるので、これは、プルア
ップノード４での電位差ＶBOT そして出力ノード３での
電位差ＶB における逆方向の増加が伴い、ターンオン基
準電圧ＶLCによって設定された所定値に到達するプルア
ップノード４での電位差ＶB のもとで、クリッパ回路８
はブートストラップ電圧ＶB をロックし、回路７による
ノード４のプルアップをブロックするためにオンされ、
その結果、ブートストラップ電圧ＶB はクリッパ回路８
によって設定された値にロックされる。典型的には、タ
ーンオンの基準電圧ＶLCは約１．５Ｖであり、クリッパ
回路８のターンオン電圧（制御電圧ＶBO T ）は２．５Ｖ
と３Ｖとの間の範囲となり、プルアップ中におけるブー
トストラップ電圧ＶB は、供給電圧ＶDDによって約３．
９〜４．６Ｖの間の範囲となる。
は接地電圧（０Ｖ）にまで落ちるので、これは、プルア
ップノード４での電位差ＶBOT そして出力ノード３での
電位差ＶB における逆方向の増加が伴い、ターンオン基
準電圧ＶLCによって設定された所定値に到達するプルア
ップノード４での電位差ＶB のもとで、クリッパ回路８
はブートストラップ電圧ＶB をロックし、回路７による
ノード４のプルアップをブロックするためにオンされ、
その結果、ブートストラップ電圧ＶB はクリッパ回路８
によって設定された値にロックされる。典型的には、タ
ーンオンの基準電圧ＶLCは約１．５Ｖであり、クリッパ
回路８のターンオン電圧（制御電圧ＶBO T ）は２．５Ｖ
と３Ｖとの間の範囲となり、プルアップ中におけるブー
トストラップ電圧ＶB は、供給電圧ＶDDによって約３．
９〜４．６Ｖの間の範囲となる。
【００１７】換言すれば、ブートストラップ電圧ＶB は
基本的に２つの方法、つまりブートストラップコンデン
サ２が高いレベルにチャージされるのを防止することに
より、また、出力ノード３が所定値を超えるのを防止す
ることによって、クリップされる。さらに、プルアップ
ノード４は、不要な出力消費を防止するために、信号Ｖ
PNのポンピング動作から遮断することによりクリップさ
れる。
基本的に２つの方法、つまりブートストラップコンデン
サ２が高いレベルにチャージされるのを防止することに
より、また、出力ノード３が所定値を超えるのを防止す
ることによって、クリップされる。さらに、プルアップ
ノード４は、不要な出力消費を防止するために、信号Ｖ
PNのポンピング動作から遮断することによりクリップさ
れる。
【００１８】図２に、図１の電圧発生器の一実施の形態
を示す。
を示す。
【００１９】図２において、パルス振幅プリセット回路
１０は、供給線１４と接地線１５の間に直列に接続され
た３個のＰチャネルトランジスタ２０，２１，２２を備
える。さらに詳しく言えば、トランジスタ２０は抵抗性
のタイプ（低 幅／長さ Ｗ／Ｌ比）であり、そのソー
ス端子は供給線１４に、ドレイン端子はパルス振幅プリ
セット回路１０の出力端子１１に、そして、ゲート端子
は出力端子１２に接続されている。トランジスタ２１
は、ダイオード接続のネイティブトランジスタ（製造中
にスレッショルド電圧を変更しておらず、そのため高ス
レッショルド電圧を示す）であり、そのソース端子は出
力端子１１に、ドレインおよびゲート端子は互いに接続
されると共に出力端子１２に接続されている。トランジ
スタ２２もまた、ダイオード接続のネイティブトランジ
スタであり、そのソース端子は出力端子１２に、ドレイ
ンおよびゲート端子は互いに接続されると共に接地線１
５に接続されている。好ましくは０. ５ｐＦのコンデン
サ２３を接地線１５と出力端子１２との間に挟み、ま
た、トランジスタ２２の本体領域を出力端子１２に接続
し、さらに、トランジスタ２１の本体領域を出力端子１
１や例えば０. ５ｐＦのコンデンサ２４を介して接地線
１５に接続する。
１０は、供給線１４と接地線１５の間に直列に接続され
た３個のＰチャネルトランジスタ２０，２１，２２を備
える。さらに詳しく言えば、トランジスタ２０は抵抗性
のタイプ（低 幅／長さ Ｗ／Ｌ比）であり、そのソー
ス端子は供給線１４に、ドレイン端子はパルス振幅プリ
セット回路１０の出力端子１１に、そして、ゲート端子
は出力端子１２に接続されている。トランジスタ２１
は、ダイオード接続のネイティブトランジスタ（製造中
にスレッショルド電圧を変更しておらず、そのため高ス
レッショルド電圧を示す）であり、そのソース端子は出
力端子１１に、ドレインおよびゲート端子は互いに接続
されると共に出力端子１２に接続されている。トランジ
スタ２２もまた、ダイオード接続のネイティブトランジ
スタであり、そのソース端子は出力端子１２に、ドレイ
ンおよびゲート端子は互いに接続されると共に接地線１
５に接続されている。好ましくは０. ５ｐＦのコンデン
サ２３を接地線１５と出力端子１２との間に挟み、ま
た、トランジスタ２２の本体領域を出力端子１２に接続
し、さらに、トランジスタ２１の本体領域を出力端子１
１や例えば０. ５ｐＦのコンデンサ２４を介して接地線
１５に接続する。
【００２０】クリッパ回路８は、ＰチャネルＭＯＳトラ
ンジスタ２５を備え、そのドレイン端子は接地線１５
に、ゲート端子は出力端子１２に、そしてソース端子は
Ｎチャネルトランジスタ２６（電圧ＶSBを示す）のソー
ス端子に接続されている。トランジスタ２６のゲート端
子はプルアップノード４に、また、そのドレイン端子
は、ダイオード接続されたＰチャネルトランジスタであ
り、それゆえ、そのゲート端子がそのドレイン端子に接
続されており、また、ソース端子が出力ノード３に接続
されているトランジスタ２７のドレイン端子に接続され
ている。トランジスタ２５、２７の本体領域は共に出力
ノード３に接続されている。
ンジスタ２５を備え、そのドレイン端子は接地線１５
に、ゲート端子は出力端子１２に、そしてソース端子は
Ｎチャネルトランジスタ２６（電圧ＶSBを示す）のソー
ス端子に接続されている。トランジスタ２６のゲート端
子はプルアップノード４に、また、そのドレイン端子
は、ダイオード接続されたＰチャネルトランジスタであ
り、それゆえ、そのゲート端子がそのドレイン端子に接
続されており、また、ソース端子が出力ノード３に接続
されているトランジスタ２７のドレイン端子に接続され
ている。トランジスタ２５、２７の本体領域は共に出力
ノード３に接続されている。
【００２１】トランジスタ１３は、ここでは、低スレッ
ショルド電圧を有するＮチャネルネイティブトランジス
タであり、コンデンサは好ましくは２ｐＦである。
ショルド電圧を有するＮチャネルネイティブトランジス
タであり、コンデンサは好ましくは２ｐＦである。
【００２２】ブートストラップ制御回路７は、Ｎチャネ
ルトランジスタ３０とインバータ３１とを備え、トラン
ジスタ３０のソース端子は接地線１５に、ゲート端子は
入力端子６に、そしてそのドレイン端子はプルアップノ
ード４に接続されている。また、インバータ３１の入力
は入力端子６に、そして出力は低スレッショルドのＮチ
ャネルネイティブトランジスタ３２のドレイン端子に接
続されており、トランジスタ３２のゲート端子は出力ノ
ード３に、ソース端子はプルアップノード４に接続され
ている。インバータ３１の出力は、このため、入力端子
６における信号ＶPNと反対の反転ポンプ信号ＶP を示
す。
ルトランジスタ３０とインバータ３１とを備え、トラン
ジスタ３０のソース端子は接地線１５に、ゲート端子は
入力端子６に、そしてそのドレイン端子はプルアップノ
ード４に接続されている。また、インバータ３１の入力
は入力端子６に、そして出力は低スレッショルドのＮチ
ャネルネイティブトランジスタ３２のドレイン端子に接
続されており、トランジスタ３２のゲート端子は出力ノ
ード３に、ソース端子はプルアップノード４に接続され
ている。インバータ３１の出力は、このため、入力端子
６における信号ＶPNと反対の反転ポンプ信号ＶP を示
す。
【００２３】図２の電圧発生器は以下のように作動す
る。ポンプ信号ＶPNがハイの時、トランジスタ３０はオ
ンであり、プルアップノード４が接地された状態を保
つ。同時に、インバータ３１の出力がロー（ＶP ＝０
Ｖ）であり、トランジスタ３２はオフである。出力端子
１２は、トランジスタ２２のゲートおよびソース端子に
またがる電圧降下によって、およそ１. ５Ｖの電圧ＶLC
を示す。出力端子１１は、ＶLCとトランジスタ２１のゲ
ートおよびソース端子にまたがる電圧降下の和によっ
て、およそ３Ｖの電圧ＶUPを示す。トランジスタ１３は
オンとなり、そのため、ブートストラップコンデンサ２
を、ＶGSを引いた特定のＶUP値、すなわち、およそ２Ｖ
（また、このためプリチャージの間には電圧ＶB 値を示
す）にチャージすることが可能となる。そして、クリッ
パ回路８は、トランジスタ２６のゲート端子の電圧Ｖ
BOT によってオフとなっており、ゲート端子電圧ＶBOT
はソース端子の電圧ＶSBよりも低く、そのためトランジ
スタ２６はオフとなっている。
る。ポンプ信号ＶPNがハイの時、トランジスタ３０はオ
ンであり、プルアップノード４が接地された状態を保
つ。同時に、インバータ３１の出力がロー（ＶP ＝０
Ｖ）であり、トランジスタ３２はオフである。出力端子
１２は、トランジスタ２２のゲートおよびソース端子に
またがる電圧降下によって、およそ１. ５Ｖの電圧ＶLC
を示す。出力端子１１は、ＶLCとトランジスタ２１のゲ
ートおよびソース端子にまたがる電圧降下の和によっ
て、およそ３Ｖの電圧ＶUPを示す。トランジスタ１３は
オンとなり、そのため、ブートストラップコンデンサ２
を、ＶGSを引いた特定のＶUP値、すなわち、およそ２Ｖ
（また、このためプリチャージの間には電圧ＶB 値を示
す）にチャージすることが可能となる。そして、クリッ
パ回路８は、トランジスタ２６のゲート端子の電圧Ｖ
BOT によってオフとなっており、ゲート端子電圧ＶBOT
はソース端子の電圧ＶSBよりも低く、そのためトランジ
スタ２６はオフとなっている。
【００２４】ポンプ信号ＶPNがローに切り換えられ、そ
の反転信号ＶP が増加すると、プルアップノード４の電
圧ＶBOT もまた増加し始め、オンとなったトランジスタ
３２によって「引き込まれ」る。そして同時に、ブート
ストラップ電圧ＶB もまた増加する。電圧ＶBOT のもと
で、ターンオン基準電圧ＶLCにトランジスタ２５のドレ
インおよびゲート端子間の電位差と、トランジスタ２６
のゲートおよびソース端子間の電位差とを加えた特定値
（トータル２. ５Ｖから３Ｖ）に到達し、トランジスタ
２６がオンとなる。すると、出力ノード３における電圧
ＶB をトランジスタ２５〜２７にまたがる電圧降下の和
に等しい値にクリップするクリッパ回路８がオンとな
る。供給電圧ＶDDに伴って、どの値もほとんど変化せ
ず、ＶDD＝３Ｖの時の３. ９４ＶとＶDD＝７Ｖの時の
４. ５９Ｖの間である。
の反転信号ＶP が増加すると、プルアップノード４の電
圧ＶBOT もまた増加し始め、オンとなったトランジスタ
３２によって「引き込まれ」る。そして同時に、ブート
ストラップ電圧ＶB もまた増加する。電圧ＶBOT のもと
で、ターンオン基準電圧ＶLCにトランジスタ２５のドレ
インおよびゲート端子間の電位差と、トランジスタ２６
のゲートおよびソース端子間の電位差とを加えた特定値
（トータル２. ５Ｖから３Ｖ）に到達し、トランジスタ
２６がオンとなる。すると、出力ノード３における電圧
ＶB をトランジスタ２５〜２７にまたがる電圧降下の和
に等しい値にクリップするクリッパ回路８がオンとな
る。供給電圧ＶDDに伴って、どの値もほとんど変化せ
ず、ＶDD＝３Ｖの時の３. ９４ＶとＶDD＝７Ｖの時の
４. ５９Ｖの間である。
【００２５】ＶB をクリッピングすると、反転されたポ
ンプ電圧ＶP が（７Ｖ供給の場合７Ｖに）高上昇するに
もかかわらず、トランジスタ３２を介してＶBOT を自動
的にクリッピングし、ソース端子がドレイン電圧の推移
に追従することを防止するという結果となる。トランジ
スタ２６のゲート端子における電圧ＶBOT をクリッピン
グし、ブロックすることにより、回路８のクリッピング
動作が確実となり、その結果、ブートストラップ電圧Ｖ
B が所定値にブロックされる。
ンプ電圧ＶP が（７Ｖ供給の場合７Ｖに）高上昇するに
もかかわらず、トランジスタ３２を介してＶBOT を自動
的にクリッピングし、ソース端子がドレイン電圧の推移
に追従することを防止するという結果となる。トランジ
スタ２６のゲート端子における電圧ＶBOT をクリッピン
グし、ブロックすることにより、回路８のクリッピング
動作が確実となり、その結果、ブートストラップ電圧Ｖ
B が所定値にブロックされる。
【００２６】図２の回路では、クリッパ回路８によって
印加されるクリッピング電圧は、パルス振幅プリセット
回路１０によって印加されたターンオン値ＶLCと、トラ
ンジスタ２５〜２７の電圧値によって決定される。それ
により、ブートストラップ電圧ＶB の最大値を、ターン
オン基準電圧ＶLCを単に作用させるだけで調整できる。
図４〜図６は、３つの異なる供給電圧値に対する図２
の回路における電圧ＶP ，ＶBOT ，ＶB ，ＶSB，ＶLC，
ＶUPを示すグラフである。各グラフは、もたらされた遅
延による緩やかで衝撃的でない電圧パターンや、種々の
構成要素の緩やかなターンオン、各ケースでのブートス
トラップ電圧ＶB の変化が非常に少ないことを示してい
る。また、各グラフは、ＶB が各ケースにおいて、反転
されたポンプ電圧ＶP と関連して異なること、すなわ
ち、供給電圧が低い時（３Ｖ）ＶBがポンプ電圧より高
く、供給電圧が中程度の時（５Ｖ）ＶB がポンプ電圧よ
りわずかだけ低く、そして、供給電圧が高いとき（７
Ｖ）ポンプ電圧からかなり異なることをも示している。
印加されるクリッピング電圧は、パルス振幅プリセット
回路１０によって印加されたターンオン値ＶLCと、トラ
ンジスタ２５〜２７の電圧値によって決定される。それ
により、ブートストラップ電圧ＶB の最大値を、ターン
オン基準電圧ＶLCを単に作用させるだけで調整できる。
図４〜図６は、３つの異なる供給電圧値に対する図２
の回路における電圧ＶP ，ＶBOT ，ＶB ，ＶSB，ＶLC，
ＶUPを示すグラフである。各グラフは、もたらされた遅
延による緩やかで衝撃的でない電圧パターンや、種々の
構成要素の緩やかなターンオン、各ケースでのブートス
トラップ電圧ＶB の変化が非常に少ないことを示してい
る。また、各グラフは、ＶB が各ケースにおいて、反転
されたポンプ電圧ＶP と関連して異なること、すなわ
ち、供給電圧が低い時（３Ｖ）ＶBがポンプ電圧より高
く、供給電圧が中程度の時（５Ｖ）ＶB がポンプ電圧よ
りわずかだけ低く、そして、供給電圧が高いとき（７
Ｖ）ポンプ電圧からかなり異なることをも示している。
【００２７】以上、本発明者によってなされた電圧発生
器を実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
器を実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００２８】例えば、図１の回路を、前述のようなクリ
ッピング機能を行うものを提供して、図２に示されたも
のとは異なるものに形成しても良い。また、基準用のネ
イティブトランジスタを他のものを使用したり、所定電
圧を保証することができる構成要素を他のものを使用し
て、示されている構成要素を変更することも可能であ
る。さらに、コンデンサも、集積コンデンサを使用した
り、適宜ＭＯＳトランジスタに接続したり等、存在する
あらゆる技術を用いて形成しても良い。そして、示され
た構成要素や電圧値は変更し得るものであり、それらは
単なる例示である。
ッピング機能を行うものを提供して、図２に示されたも
のとは異なるものに形成しても良い。また、基準用のネ
イティブトランジスタを他のものを使用したり、所定電
圧を保証することができる構成要素を他のものを使用し
て、示されている構成要素を変更することも可能であ
る。さらに、コンデンサも、集積コンデンサを使用した
り、適宜ＭＯＳトランジスタに接続したり等、存在する
あらゆる技術を用いて形成しても良い。そして、示され
た構成要素や電圧値は変更し得るものであり、それらは
単なる例示である。
【００２９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３０】まず第１に、当該電圧発生器は、前述のよ
うに、供給電圧が幅広く異なる状況下でさえ、変化の非
常に少ないブートストラップ電圧を供給することができ
る。第２に、当該電圧発生器によれば、消費電力をかな
り減じることができる。すなわち、電流が供給される部
分が抵抗性トランジスタ２０を介したパルス振幅プリセ
ット回路１０のみであり、これが供給電圧によって異な
った電流レベルを引き出す。実際、他の回路では、ある
ステップから他のステップに切り替わるときの小さな容
量性のピークのためのものを除き、電流を全く消費しな
いし供給もされない。第３に、当該電圧発生器は、設計
上非常に簡潔であり、信頼性があり、かつ集積が容易で
ある。そしてそのため、第４に、ブートストラップ、タ
ーンオンおよびクリッピング電圧値が、単にトランジス
タのサイズを決めるのみ、あるいは異なる種類のトラン
ジスタ（例えば他のネイティブ）を使用するのみで、所
望の電圧にセットすることができる。
うに、供給電圧が幅広く異なる状況下でさえ、変化の非
常に少ないブートストラップ電圧を供給することができ
る。第２に、当該電圧発生器によれば、消費電力をかな
り減じることができる。すなわち、電流が供給される部
分が抵抗性トランジスタ２０を介したパルス振幅プリセ
ット回路１０のみであり、これが供給電圧によって異な
った電流レベルを引き出す。実際、他の回路では、ある
ステップから他のステップに切り替わるときの小さな容
量性のピークのためのものを除き、電流を全く消費しな
いし供給もされない。第３に、当該電圧発生器は、設計
上非常に簡潔であり、信頼性があり、かつ集積が容易で
ある。そしてそのため、第４に、ブートストラップ、タ
ーンオンおよびクリッピング電圧値が、単にトランジス
タのサイズを決めるのみ、あるいは異なる種類のトラン
ジスタ（例えば他のネイティブ）を使用するのみで、所
望の電圧にセットすることができる。
【図１】本発明の一実施の形態である電圧発生器を示す
ブロック図である。
ブロック図である。
【図２】図１に示す電圧発生器の概略回路図である。
【図３】供給電圧の変動に対して図２に示す出力電圧を
示すグラフである。
示すグラフである。
【図４】図２に示すノードで測定した電圧を示すグラフ
である。
である。
【図５】図４とは異なる供給電圧値について図２に示す
ノードで測定した電圧を示すグラフである。
ノードで測定した電圧を示すグラフである。
【図６】図４および図５とは異なる供給電圧値について
図２に示すノードで測定した電圧を示すグラフである。
図２に示すノードで測定した電圧を示すグラフである。
１ 電圧発生器 ２ ブートストラップコンデンサ ３ 出力ノード（第１の端子） ４ プルアップノード（第２の端子） ６ 入力端子 ７ ブートストラップ制御回路 ８ クリッパ回路（制限回路） １０ パルス振幅プリセット回路 １１ 出力端子 １２ 出力端子 １３ トランジスタ（プリチャージ制限手段） １４ 供給線 １５ 接地線 ２０〜２２ トランジスタ ２３，２４ コンデンサ ２５〜２７ トランジスタ ３０ トランジスタ ３１ インバータ ３２ トランジスタ
Claims (12)
- 【請求項１】 ほぼ一定の電圧レベルを有するパルス電
圧を供給する電圧発生器であって、 第１の基準電位線（１４）に接続された第１の端子
（３）と、プルアップノード（４）に接続された第２の
端子（４）とを有するブートストラップコンデンサ
（２）と、 前記プルアップノード（４）に接続されたブートストラ
ップ制御回路（７）であって、前記ブートストラップコ
ンデンサのプリチャージステップとプルアップステップ
からなる異なる２つの状態間でスイッチ可能なポンプ信
号（ＶPN）が供給されるポンプ入力（６）を提供するブ
ートストラップ制御回路（７）とを有し、 前記ブートストラップコンデンサ（２）の前記第１の端
子（３）に接続され、プリチャージ基準信号（ＶUP）が
供給されるプリチャージ制限手段（１３）であって、前
記プリチャージステップにおいて、前記ブートストラッ
プコンデンサ（２）の充電を前記プリチャージ基準信号
との関係で制限された値に制限するプリチャージ制限手
段（１３）と、 前記ブートストラップコンデンサ（２）の前記第１の端
子（３）に接続され、前記プルアップステップにおい
て、前記ブートストラップコンデンサの第１の端子で電
位を制限するための制限回路（８）とを有することを特
徴とする電圧発生器。 - 【請求項２】 請求項１記載の電圧発生器であって、前
記ブートストラップ制御回路（７）が、前記ポンプ入力
（６）と前記プルアップノード（４）との間に位置する
減結合手段（３０，３２）を有しており、前記プルアッ
プノードが所定のボルト値に達した際に、当該減結合手
段（３０，３２）が前記ポンプ信号を前記プルアップノ
ードから減結合する手段であることを特徴とする電圧発
生器。 - 【請求項３】 請求項１または２記載の電圧発生器であ
って、前記プリチャージ基準信号（ＶUP）と前記制限回
路（８）に供給されるターンオン基準信号（ＶLC）とを
発生するパルス振幅プリセット回路（１０）を有するこ
とを特徴とする電圧発生器。 - 【請求項４】 前記請求項１、２、３のいずれか１つに
記載の電圧発生器であって、前記プリチャージ制御手段
が、 前記第１の基準電位線（１４）に接続された第１の端子
と、前記ブートストラップコンデンサ（２）に接続され
た第２の端子と、前記プリチャージ基準信号（ＶUP）が
供給される制御端子とを有するプリチャージトランジス
タ（１３）を有することを特徴とする電圧発生器。 - 【請求項５】 請求項４記載の電圧発生器であって、前
記プリチャージトランジスタ（１３）がネイティブＭＯ
Ｓトランジスタであることを特徴とする電圧発生器。 - 【請求項６】 前記請求項３、４、５のいずれか１つに
記載の電圧発生器であって、前記制限回路（８）が、 前記ブートストラップコンデンサ（２）の前記第１の端
子（３）と第２の基準電位線（１５）との間に接続され
る制御ブランチ（２５〜２７）と、 前記ターンオン基準信号（ＶLC）が供給される入力端子
（１２）と、 前記制御ブランチに沿ってその間に挟まれたターンオン
素子（２５，２６）とを有しており、 前記ターンオン素子は、前記ブートストラップコンデン
サの前記第２の端子（４）と、前記制限回路の前記入力
端子とに接続され、 前記ターンオン素子（２５，２６）は、前記ブートスト
ラップコンデンサ（２）の前記第２の端子（４）におい
て電圧が前記ターンオン基準信号により決定された値に
到達した際に、前記制御ブランチをターンオンすること
を特徴とする電圧発生器。 - 【請求項７】 請求項６記載の電圧発生器であって、前
記ターンオン素子（２５，２６）は、前記制御ブランチ
（２５〜２７）に沿ってその間に挟まれた第１のターン
オントランジスタ（２６）と第２のターンオントランジ
スタ（２５）とを有し、 前記第１のターンオントランジスタ（２６）は、前記ブ
ートストラップコンデンサ（２）の前記第２の端子
（４）に接続された制御端子を提供しており、 前記第２のターンオントランジスタ（２５）は、前記制
限回路（８）の前記入力端子（１２）を提供することを
特徴とする電圧発生器。 - 【請求項８】 前記請求項１〜７のいずれか１つに記載
の電圧発生器であって、前記ブートストラップ制御回路
（７）は、プッシュプル方法により動作する第１の減結
合トランジスタ（３０）および第２の減結合トランジス
タ（３２）を有しており、 前記第１の減結合トランジスタ（３０）は、前記ブート
ストラップコンデンサ（２）の前記第２の端子（４）と
第２の基準電位線（１５）との間に配されて、前記ポン
プ入力（６）に接続された制御端子を提供しており、 前記第２の減結合トランジスタ（３２）は、前記ポンプ
入力（６）と前記ブートストラップコンデンサの前記第
２の端子との間に配されて、前記ブートストラップコン
デンサ（２）の前記第１の端子（３）に接続された制御
端子を提供していることを特徴とする電圧発生器。 - 【請求項９】 請求項８記載の電圧発生器であって、前
記第１および第２の減結合トランジスタ（３０，３２）
は同タイプのものであり、 インバータ素子（３１）が前記ポンプ入力（６）と前記
第２の減結合トランジスタ（３２）との間に配されてい
ることを特徴とする電圧発生器。 - 【請求項１０】 請求項９記載の電圧発生器であって、
前記第１および第２の減結合トランジスタ（３０，３
２）が、ＮチャネルＭＯＳトランジスタであることを特
徴とする電圧発生器。 - 【請求項１１】 前記請求項３〜１０のいずれか１つに
記載の電圧発生器であって、前記パルス振幅プリセット
回路（１０）が、前記第１の基準電位線（１４）と第２
の基準電位線（１５）との間に配された電圧設定ブラン
チ（２０〜２２）を有しており、 前記電圧設定ブランチは、直列に接続された複数の一定
電圧ドロップ素子（２１，２２）と、前記一定電圧ドロ
ップ素子と前記第１の基準電位線（１４）との間に配さ
れた抵抗手段（２０）とを有することを特徴とする電圧
発生器。 - 【請求項１２】 請求項１１記載の電圧発生器であっ
て、前記一定電圧ドロップ素子（２１，２２）はダイオ
ード接続トランジスタからなり、前記抵抗手段（２０）
はＭＯＳトランジスタからなることを特徴とする電圧発
生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT95830153.3 | 1995-04-14 | ||
| EP95830153A EP0737643B1 (en) | 1995-04-14 | 1995-04-14 | Voltage generator-booster for supplying an approximately constant voltage level |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0923141A true JPH0923141A (ja) | 1997-01-21 |
| JP2963047B2 JP2963047B2 (ja) | 1999-10-12 |
Family
ID=8221902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8091312A Expired - Fee Related JP2963047B2 (ja) | 1995-04-14 | 1996-04-12 | ほぼ一定の電圧レベルを有するパルス電圧を供給する電圧発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5914867A (ja) |
| EP (1) | EP0737643B1 (ja) |
| JP (1) | JP2963047B2 (ja) |
| DE (1) | DE69518826T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012075049A (ja) * | 2010-09-29 | 2012-04-12 | Dainippon Printing Co Ltd | 論理否定型電子回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4119773B2 (ja) * | 2003-03-06 | 2008-07-16 | 松下電器産業株式会社 | 半導体記憶装置および半導体装置 |
| US7035028B2 (en) * | 2004-05-12 | 2006-04-25 | Stmicroelectronics, Inc. | Disk drive write driver with boosting circuit to improve output voltage swing |
| US7375909B2 (en) * | 2004-04-14 | 2008-05-20 | Stmicroelectronics, Inc. | Write driver with power optimization and interconnect impedance matching |
| US7365928B2 (en) * | 2004-04-14 | 2008-04-29 | Stmicroelectronics, Inc. | Write driver with improved boosting circuit and interconnect impedance matching |
| TWI340981B (en) * | 2008-11-12 | 2011-04-21 | Ind Tech Res Inst | Memory with improved write current |
| US10784764B2 (en) * | 2019-02-01 | 2020-09-22 | Texas Instruments Incorporated | Switched-mode DC/DC converter having a bootstrapped high-side driver |
| US11777398B2 (en) * | 2021-01-08 | 2023-10-03 | Apple Inc. | Pre-charging bootstrapped FET gate |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2193392A (en) * | 1986-08-02 | 1988-02-03 | Plessey Co Plc | Efficiency enhanced voltage multiplier |
| US5051882A (en) * | 1989-01-27 | 1991-09-24 | Teledyne Industries | Three reservoir capacitor charge pump circuit |
| JPH02215154A (ja) * | 1989-02-16 | 1990-08-28 | Toshiba Corp | 電圧制御回路 |
| US5132895A (en) * | 1990-12-11 | 1992-07-21 | Motorola, Inc. | Variable charge pumping DC-to-DC converter |
| US5392205A (en) * | 1991-11-07 | 1995-02-21 | Motorola, Inc. | Regulated charge pump and method therefor |
| JPH05244766A (ja) * | 1992-02-27 | 1993-09-21 | Texas Instr Japan Ltd | チャージポンプ回路 |
| NL9201053A (nl) * | 1992-06-15 | 1994-01-03 | Koninkl Philips Electronics Nv | Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp. |
| JP2806717B2 (ja) * | 1992-10-28 | 1998-09-30 | 日本電気アイシーマイコンシステム株式会社 | チャージポンプ回路 |
| US5410465A (en) * | 1993-06-11 | 1995-04-25 | Tan; Charles M. C. | Integrated circuit charge pump voltage level converter |
| DE4324855C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Ladungspumpe |
| US5386151A (en) * | 1993-08-11 | 1995-01-31 | Advanced Micro Devices, Inc. | Low voltage charge pumps using p-well driven MOS capacitors |
| US5442586A (en) * | 1993-09-10 | 1995-08-15 | Intel Corporation | Method and apparatus for controlling the output current provided by a charge pump circuit |
| EP0661795B1 (en) * | 1993-12-28 | 1997-07-16 | STMicroelectronics S.r.l. | Voltage booster, particularly for nonvolatile memories |
| JP2848235B2 (ja) * | 1994-02-28 | 1999-01-20 | 日本電気株式会社 | 半導体記憶装置用電源回路 |
| JP3148070B2 (ja) * | 1994-03-29 | 2001-03-19 | 株式会社東芝 | 電圧変換回路 |
| JP2679617B2 (ja) * | 1994-04-18 | 1997-11-19 | 日本電気株式会社 | チャージポンプ回路 |
| EP0685921B1 (en) * | 1994-05-31 | 1999-12-15 | STMicroelectronics S.r.l. | Capacitive charge pump, Bicmos circuit for low supply voltage |
| GB9423038D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | An integrated circuit memory device with voltage boost |
| US5694308A (en) * | 1995-07-03 | 1997-12-02 | Motorola, Inc. | Method and apparatus for regulated low voltage charge pump |
| US5708387A (en) * | 1995-11-17 | 1998-01-13 | Advanced Micro Devices, Inc. | Fast 3-state booster-circuit |
| US5680300A (en) * | 1995-12-22 | 1997-10-21 | Analog Devices, Inc. | Regulated charge pump DC/DC converter |
| US5808883A (en) * | 1996-02-15 | 1998-09-15 | Harris Corporation | DC-to-DC converter having charge pump and associated methods |
| US5831845A (en) * | 1998-03-31 | 1998-11-03 | Xilinx, Inc. | Voltage regulator with charge pump and parallel reference nodes |
-
1995
- 1995-04-14 EP EP95830153A patent/EP0737643B1/en not_active Expired - Lifetime
- 1995-04-14 DE DE69518826T patent/DE69518826T2/de not_active Expired - Lifetime
-
1996
- 1996-04-12 US US08/631,574 patent/US5914867A/en not_active Expired - Lifetime
- 1996-04-12 JP JP8091312A patent/JP2963047B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012075049A (ja) * | 2010-09-29 | 2012-04-12 | Dainippon Printing Co Ltd | 論理否定型電子回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0737643B1 (en) | 2000-09-13 |
| DE69518826T2 (de) | 2001-02-22 |
| US5914867A (en) | 1999-06-22 |
| DE69518826D1 (de) | 2000-10-19 |
| EP0737643A1 (en) | 1996-10-16 |
| JP2963047B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100514024B1 (ko) | 반도체기판용전하펌프 | |
| KR100948902B1 (ko) | 비휘발성 메모리용 전압부스터 | |
| JP3256732B2 (ja) | プログラム可能なメモリのためのプログラミング電圧調整回路 | |
| JP2638533B2 (ja) | 不揮発性メモリ用電圧ブースタ | |
| US5365121A (en) | Charge pump with controlled ramp rate | |
| KR960003529B1 (ko) | 반도체 메모리 장치의 칩 초기화 신호 발생회로 | |
| US5796285A (en) | Voltage-limiting circuit with hysteresis comparator | |
| KR100237623B1 (ko) | 기준 전압 회로의 전류 감지 스타트 업 회로 | |
| US6300839B1 (en) | Frequency controlled system for positive voltage regulation | |
| US5841270A (en) | Voltage and/or current reference generator for an integrated circuit | |
| JPH0567965B2 (ja) | ||
| US11139004B2 (en) | Charge pump circuit and auxiliary power supply | |
| US6559710B2 (en) | Raised voltage generation circuit | |
| JP2963047B2 (ja) | ほぼ一定の電圧レベルを有するパルス電圧を供給する電圧発生器 | |
| EP0433724A2 (en) | Voltage regulator with power boost system | |
| US6801078B2 (en) | Power efficient integrated charge pump using clock gating | |
| JPH0666117B2 (ja) | 電気接続回路 | |
| US7750688B2 (en) | High speed CMOS output buffer for nonvolatile memory devices | |
| KR19990050472A (ko) | 승압전압 발생회로 | |
| US6380800B1 (en) | Pump area reduction through the use of passive RC-filters or active filters | |
| US7372321B2 (en) | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference | |
| KR20000011355A (ko) | 부스트회로및이것을이용한반도체장치 | |
| US5907283A (en) | Power supply voltage detecting circuit for use in semiconductor memory device | |
| JP2746117B2 (ja) | 基板バイアス回路 | |
| JP2003077286A (ja) | 高電圧ジェネレータ用のレギュレーティング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |