[go: up one dir, main page]

JPH09186306A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPH09186306A
JPH09186306A JP69196A JP69196A JPH09186306A JP H09186306 A JPH09186306 A JP H09186306A JP 69196 A JP69196 A JP 69196A JP 69196 A JP69196 A JP 69196A JP H09186306 A JPH09186306 A JP H09186306A
Authority
JP
Japan
Prior art keywords
silicon
silicon wafer
layer
wafer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP69196A
Other languages
English (en)
Inventor
Shunichiro Ishigami
俊一郎 石神
Seiichi Horiguchi
清一 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP69196A priority Critical patent/JPH09186306A/ja
Publication of JPH09186306A publication Critical patent/JPH09186306A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 シリコンウェーハを2枚貼り合わせて作られ
る絶縁層上のSOI層の酸素析出物の密度が小さく、デ
バイスの電気的特性の劣化を最大限に抑制し得るSOI
基板を得る。 【解決手段】 第1シリコンウェーハ11又は第2シリ
コンウェーハ12を熱酸化することにより第1シリコン
ウェーハ11又は第2シリコンウェーハ12の表面に絶
縁層13を形成する。この熱酸化するときの温度が11
00〜1200℃、好ましくは1150℃である。両ウ
ェーハ11,12を絶縁層13を介して接合し、接合し
た両ウェーハ11,12を熱処理して貼り合わせた後、
第1シリコンウェーハ11又は第2シリコンウェーハ1
2を所定の厚さに研削・研磨してデバイス形成用のSO
I層12aとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は絶縁層上にシリコン
層(以下、SOI層という)を形成したSOI(Silico
n-On-Insulator)基板の製造方法に関する。更に詳しく
は2枚のシリコンウェーハを絶縁層を介して貼り合わせ
るSOI基板の製造方法に関するものである。
【0002】
【従来の技術】近年、高集積CMOS(Complementary
Metal Oxide Semiconductor)や高耐圧パワーデバイス
などがSOI基板を利用して製作されるようになってき
ている。絶縁層の上にデバイス作製領域として使用され
る薄膜単結晶シリコン層を形成したSOI基板は、高集
積CMOSの場合にはラッチアップ(寄生回路による異
常発振現象)の防止に、また高耐圧素子の場合にはベー
ス基板との絶縁分離にそれぞれ有効である。このSOI
基板の製造方法には、シリコンウェーハ同士を二酸化シ
リコン層(以下、シリコン酸化層という)、即ち絶縁層
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄膜
を表面に有する基板の上にまず多結晶シリコン薄膜をC
VD(Chemical Vapor Deposition)法により堆積さ
せ、次いでレーザーアニールによって種結晶を接触させ
た点を起点として単結晶化するZMR法、シリコン基板
内部に高濃度の酸素イオンを注入した後、高温でアニー
ル処理してこのシリコン基板表面から所定の深さの領域
に埋込みシリコン酸化層(絶縁層)を形成し、その表面
側に形成されるシリコン層を活性領域とするSIMOX
法などがある。これらの方法の中でも、貼り合わせ法に
より作製されたSOI基板は、SOI層の結晶性が極め
て良好であることから、有望視されて来ている。
【0003】このシリコンウェーハの貼り合わせ法は、
具体的にはそれぞれ約600μmの2枚のシリコンウェ
ーハのいずれかを酸素雰囲気中、900〜1100℃の
温度で加熱することにより熱酸化し、2枚のシリコンウ
ェーハをこの熱酸化により形成されたシリコン酸化層か
らなる絶縁層を介して接合し、酸素雰囲気中、1100
℃で2時間貼り合わせ熱処理した後、2枚のシリコンウ
ェーハの一方のシリコンウェーハの表面を砥石で研削
し、更に研磨剤を流しながら研磨布で研磨してこの研削
・研磨を施した方のシリコンウェーハの厚さを約0.1
〜10μmの範囲にし、この研磨した側の厚さ約0.1
〜10μmのシリコン層をデバイス形成用のSOI層と
している。
【0004】
【発明が解決しようとする課題】しかし、上記方法では
熱酸化時の温度が900以上1100℃未満であって、
この温度は貼り合わせ熱処理温度と比較して低温である
ため、酸化反応に伴い放出される格子間シリコン原子の
拡散長((Dt)1/2: Dは拡散係数,tは時間である)が比較
的小さく、例えばU.Goesele and T.Y.Tan : Appl. Phy
s. A 28 (1982) 79により報告されているような、格子
間シリコン原子の存在による酸素析出核の抑制が不十分
である。従って、残存した析出核が貼り合わせ熱処理中
に成長してしまい、両ウェーハの接合界面近傍のバルク
中における酸素析出物密度が低くならない危険性があっ
た。本発明の目的は、シリコンウェーハを2枚貼り合わ
せて作られる絶縁層上のSOI層の酸素析出物の密度が
小さく、酸素析出物に起因したデバイスの電気的特性の
劣化を最大限に抑制し得るSOI基板の製造方法を提供
することにある。
【0005】
【課題を解決するための手段】請求項1に係る発明は、
図1(a)〜図1(e)に示すように、第1シリコンウ
ェーハ11又は第2シリコンウェーハ12を熱酸化する
ことにより第1シリコンウェーハ11又は第2シリコン
ウェーハ12の表面に絶縁層13を形成し、第1シリコ
ンウェーハ11と第2シリコンウェーハ12とを絶縁層
13を介して接合し、接合した第1及び第2シリコンウ
ェーハ11,12を熱処理して貼り合わせた後、第1シ
リコンウェーハ11又は第2シリコンウェーハ12を所
定の厚さに研削・研磨してデバイス形成用のSOI層1
2aとするSOI基板の製造方法において、上記熱酸化
するときの温度が1100〜1200℃、好ましくは1
150℃であることを特徴とするSOI基板の製造方法
である。この温度が1100℃未満では前述した従来の
技術の問題点が残存する。また1200℃を越えると熱
処理中に炉芯管が変形したり、或いはシリコンウェーハ
への重金属汚染の恐れが急激に高まる。1100〜12
00℃で熱酸化すると、シリコンウェーハの表面にシリ
コン酸化層が形成される。この時点でシリコンウェーハ
のシリコン酸化層とその直下のバルクとの界面では、以
下のような反応式(1)及び(2)で表される酸化反応
が起こる。この酸化反応に伴って放出される格子間シリ
コン原子は下層領域内にその温度における拡散長に対応
した深さまで拡散する。この結果、酸素析出核の成長が
抑制された無欠陥領域が広がる。
【0006】 (1+y)Sis+O2 SiO2+ySii …… (1) (1+y)Sis+2H2O SiO2+2H2↑+ySii …… (2) ただし、上式において、Sisは格子点にあるシリコン
原子、Siiは格子間シリコン原子である。
【0007】
【発明の実施の形態】本発明の第1及び第2シリコンウ
ェーハはCZ法、FZ法等の方法で、ともに同一の方法
により得られたシリコン単結晶棒から作製される。絶縁
層は第1シリコンウェーハ又は第2シリコンウェーハの
いずれか一方又は双方の片面に形成される。本発明の特
徴ある構成は、絶縁層の形成の仕方にある。即ち、絶縁
層はシリコン酸化層(SiO2層)であって、2枚のシ
リコンウェーハのいずれかを酸素雰囲気中、1100〜
1200℃の高温で加熱して熱酸化することにより形成
される。加熱時間は0.7〜2時間が好ましい。この絶
縁層の厚さは約0.5〜1.0μmの範囲にある。接合
を良好にするために、絶縁層はいずれか一方のシリコン
ウェーハの片面に形成されることが好ましい。図1
(a)に示すように、図では第2シリコンウェーハ12
の片面に絶縁層13が形成される。
【0008】貼り合わせ後の絶縁層とSOI層との界面
として、2枚のシリコンウェーハの貼り合わせ界面(図
1ではシリコンウェーハ11との界面)と、絶縁層を形
成した方のシリコンウェーハにおけるSi/SiO2
面(図1ではシリコンウェーハ12におけるSi/Si
2界面)がある。本発明のSOI層12aと絶縁層1
3との界面は、前者の接合界面であるよりも後者の絶縁
層を形成したウェーハにおける界面である方が、界面の
連続性に優れているため好ましい。即ち、図1(e)に
示すようにSOI層12aが形成されるシリコンウェー
ハ12をSOI層用のシリコン基板とし、別のシリコン
ウェーハ11をその支持基板とすることが好ましい。
【0009】シリコンウェーハの熱酸化に続いて、図示
しないが、接合しようとする表面を活性化するためにS
C1洗浄液でシリコンウェーハを洗浄することが好まし
い。このSC1の洗浄液は、H2Oと比重1.1のH2
2水溶液、比重0.9のNH4OH水溶液とを、H2O:
22:NH4OH=7:2:1の容量比で混合して調
製される。シリコンウェーハを洗浄した後に、図1
(c)及び図1(d)に示すように、2枚のシリコンウ
ェーハ11,12を接合し、貼り合わせ熱処理を行う。
この貼り合わせ熱処理は両ウェーハを接合した状態で乾
燥酸素(dryO2)雰囲気又は窒素(N2)雰囲気中で
1100℃の温度下、1〜3時間、好ましくは2時間程
度行う。図1(e)に示すように、一体化した2枚のシ
リコンウェーハ11,12が放冷され室温になった後
に、シリコン基板となる第2シリコンウェーハ12を砥
石で研削し、その後研磨剤を流しながら研磨布で研磨し
て、約0.1〜10μmの厚さの薄膜に加工する。これ
により厚さ約0.1〜10μmのデバイス形成用のSO
I層12aが絶縁層13上に得られる。
【0010】
【実施例】次に、本発明の実施例を比較例とともに図面
に基づいて詳しく説明する。 <実施例1,実施例2及び比較例1> (a) サンプルの準備 CZ法で引上げられたシリコン単結晶棒から切断され研
削・研磨された直後の次の特性の3枚のシリコンウェー
ハを用意した。
【0011】 直径: 125mm(5インチ) 面方位: <100> 伝導型: P型(ドーパントとしてボロンを添加) 抵抗率: 約10Ωcm 厚さ: 約620μm 初期格子間酸素濃度:約1.5×1018/cm3(旧ASTM) (b) 酸素析出核形成熱処理と洗浄 無欠陥領域の形成に対する本発明の効果を確認するた
め、ウェーハ内部から表面まで均一に酸素析出核を形成
する目的で、先ず用意したシリコンウェーハ全てに、以
下に示すような酸素析出核形成熱処理を施した。即ち、
上述した計3枚のシリコンウェーハを800℃に加熱さ
れた熱処理炉に10cm/分の速度(昇温速度40〜5
0℃/分)で入れ、窒素雰囲気中で8時間熱処理した。
この比較的低温熱処理によりウェーハ内に酸素析出核を
導入した。炉から3枚のシリコンウェーハを同じく10
cm/分の速度(降温速度40〜50℃/分)で取出し
室温まで放冷した。
【0012】(c) 絶縁膜の形成と貼り合わせに準じた熱
処理 3枚のシリコンウェーハをそれぞれ次の表1に示す条件
で酸化熱処理してその表面に厚さ0.5μmのシリコン
酸化層からなる絶縁層13を形成した。
【0013】
【表1】
【0014】この酸化熱処理は、室温から800℃に加
熱された熱処理炉に10cm/分の速度(昇温速度40
〜50℃/分)で入れ、湿潤酸素雰囲気中で表1に示し
た各熱処理時間だけ熱処理した。その後、炉から3枚の
ウエーハを同じく10cm/分の速度(降温速度40〜
50℃/分)で取出し室温まで放冷した。次いでこれら
のウエーハを実際に貼り合わせることなく、本発明の貼
り合わせ時と同一の条件で熱処理を行った。即ち、放冷
した3枚のシリコンウエーハを、室温から800℃に加
熱された熱処理炉中に10cm/分の速度で挿入し、窒
素雰囲気中で10℃/分の速度で昇温し、1100℃に
達したところで8時間保持した。次いで4℃/分の速度
で降温し、800℃まで冷却した後、10cm/分の速
度で炉から室温中に取出し放冷した。
【0015】(d) 酸素析出物密度の測定 ウエーハ貼り合わせに準じた熱処理を行った後、接合界
面となる予定のウェーハ表面付近の酸素析出物の密度を
調べた。即ち、3つのサンプルを劈開した後、酸素析出
物を顕在化させるためにHF溶液:0.15モルK2
27水溶液=2:1のSeccoエッチャントに1.
5分間浸漬してエッチングした。3つのサンプルをこの
エッチャントから引上げ、純水で洗浄し乾燥した後、光
学顕微鏡で劈開面を観察し、酸素析出物の密度を得た。
酸素析出物の密度を図2(実施例1)、図3(実施例
2)及び図4(比較例1)に示し、実施例1の顕微鏡写
真図を図5(a)、実施例2の顕微鏡写真図を図5
(b)及び比較例1の顕微鏡写真図を図5(c)に示
す。図2〜図4において、Point-1, Point-2及びPoint-
3は3つの測定個所を意味する。
【0016】図5(a)〜図5(c)に示す顕微鏡写真
図から明らかなように、熱酸化の温度が高い程、無欠陥
領域が広くなることが判る。このウェーハ表面近傍の酸
素析出物密度を実測して確かめた。通常、熱酸化後のバ
ルク中において一定レベルとなった酸素析出物密度の5
0%の値以下の領域をウェーハ表面の無欠陥領域とする
定義法(Y. Satoh et al.: J. Appl. Phys. 77 (1995)
3710)を採用すると、図4の比較例1ではその半減値が
約7.0×109/cm3であるため、そのときの無欠陥
領域は図より求めると(破線cで示す)、ウェーハ表面
から約80μmの深さまでの領域となる。これに対して
図2の実施例1ではその半減値が約2.5×109/c
3であるため、そのときの無欠陥領域は図より求める
と(破線aで示す)、ウェーハ表面から約90μmの深
さまでの領域となる。同様に図3の実施例2ではその半
減値が約1.9×109/cm3であるため、そのときの
無欠陥領域は図より求めると(破線bで示す)、ウェー
ハ表面から約100μmの深さまでの領域となる。この
結果から実施例1及び実施例2の条件で熱酸化した後、
接合し貼り合わせ熱処理することにより作られるSOI
層の酸素析出物の密度が比較例1の条件で熱酸化した
後、同様に作られるSOI層の酸素析出物の密度より小
さいことが十分に予想される。
【0017】
【発明の効果】以上述べたように、本発明によれば、絶
縁層を形成するためにシリコンウェーハを熱酸化すると
きの温度を従来より高くすることにより、シリコンウェ
ーハを2枚貼り合わせて作られる絶縁層上のSOI層の
酸素析出物の密度を小さくし、その結果酸素析出物に起
因したデバイスの電気的特性、特にゲート酸化膜耐圧の
劣化などのない優れた効果がある。
【図面の簡単な説明】
【図1】本発明のSOI基板の製造方法を示す部分断面
図。
【図2】本発明実施例1の接合界面となる予定のウェー
ハ表面付近の酸素析出物密度を示す図。
【図3】本発明実施例2の接合界面となる予定のウェー
ハ表面付近の酸素析出物密度を示す図。
【図4】比較例1の接合界面となる予定のウェーハ表面
付近の酸素析出物密度を示す図。
【図5】(a)本発明実施例1の接合界面となる予定の
ウェーハ表面付近の断面を示す顕微鏡写真図。 (b)本発明実施例2の接合界面となる予定のウェーハ
表面付近の断面を示す顕微鏡写真図。 (c)比較例1の接合界面となる予定のウェーハ表面付
近の断面を示す顕微鏡写真図。
【符号の説明】
11 第1シリコンウェーハ 12 第2シリコンウェーハ 12a SOI層 13 絶縁層(シリコン酸化層)
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年1月8日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】
【手続補正書】
【提出日】平成8年5月17日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】
【化1】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 第1シリコンウェーハ(11)又は第2シリ
    コンウェーハ(12)を熱酸化することにより前記第1シリ
    コンウェーハ(11)又は前記第2シリコンウェーハ(12)の
    表面に絶縁層(13)を形成し、前記第1シリコンウェーハ
    (11)と前記第2シリコンウェーハ(12)とを前記絶縁層(1
    3)を介して接合し、前記接合した第1及び第2シリコン
    ウェーハ(11,12)を熱処理して貼り合わせた後、前記第
    1シリコンウェーハ(11)又は第2シリコンウェーハ(12)
    を所定の厚さに研削・研磨してデバイス形成用のSOI
    層(12a)とするSOI基板の製造方法において、 前記熱酸化するときの温度が1100〜1200℃であ
    ることを特徴とするSOI基板の製造方法。
JP69196A 1996-01-08 1996-01-08 Soi基板の製造方法 Pending JPH09186306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP69196A JPH09186306A (ja) 1996-01-08 1996-01-08 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP69196A JPH09186306A (ja) 1996-01-08 1996-01-08 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JPH09186306A true JPH09186306A (ja) 1997-07-15

Family

ID=11480787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP69196A Pending JPH09186306A (ja) 1996-01-08 1996-01-08 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JPH09186306A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311672A (ja) * 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Soi基板の製造方法
JP2007318097A (ja) * 2006-04-27 2007-12-06 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2016119490A (ja) * 2008-03-26 2016-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN111180317A (zh) * 2018-11-13 2020-05-19 信越半导体株式会社 贴合soi晶圆的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318097A (ja) * 2006-04-27 2007-12-06 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2007311672A (ja) * 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Soi基板の製造方法
JP2016119490A (ja) * 2008-03-26 2016-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9633892B2 (en) 2008-03-26 2017-04-25 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing SOI substrate in which crystal defects of a single crystal semiconductor layer are reduced and method for manufacturing semiconductor device
CN111180317A (zh) * 2018-11-13 2020-05-19 信越半导体株式会社 贴合soi晶圆的制造方法
JP2020080385A (ja) * 2018-11-13 2020-05-28 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
US11244852B2 (en) 2018-11-13 2022-02-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded SOI wafer
CN111180317B (zh) * 2018-11-13 2024-12-10 信越半导体株式会社 贴合soi晶圆的制造方法

Similar Documents

Publication Publication Date Title
EP0966034B1 (en) Method of manufacturing silicon-on-insulator substrate
US6350703B1 (en) Semiconductor substrate and production method thereof
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP6289621B2 (ja) チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出
TW201834222A (zh) 高電阻率絕緣體上矽結構及其製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP3287524B2 (ja) Soi基板の製造方法
JP2006165061A (ja) Soiウェーハの製造方法
JPH09186306A (ja) Soi基板の製造方法
JP3584945B2 (ja) Soi基板の製造方法
JP3262190B2 (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板
JPH09162088A (ja) 半導体基板とその製造方法
JP2011029594A (ja) Soiウェーハの製造方法及びsoiウェーハ
US6740565B2 (en) Process for fabrication of a SIMOX substrate
JPH05326467A (ja) 半導体基板及びその製造方法
JP3262945B2 (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板
JP3412410B2 (ja) Soi基板の製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JPH08316442A (ja) Soi基板及びその製造方法
JP5124973B2 (ja) Soiウェーハの製造方法
JPH1074918A (ja) Soi基板及びその製造方法
JP2001044087A (ja) 張り合わせ誘電体分離ウェーハおよびその製造方法
JP2011138956A (ja) シリコン半導体基板の製造方法
JP2001044086A (ja) 張り合わせ誘電体分離ウェーハおよびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040107