JP2007311672A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP2007311672A JP2007311672A JP2006141043A JP2006141043A JP2007311672A JP 2007311672 A JP2007311672 A JP 2007311672A JP 2006141043 A JP2006141043 A JP 2006141043A JP 2006141043 A JP2006141043 A JP 2006141043A JP 2007311672 A JP2007311672 A JP 2007311672A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- heat treatment
- soi substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】 SOI基板の製造方法において、少なくとも最初にボンドウェーハに熱処理を加える前に、単結晶シリコンインゴットから作製された単結晶シリコン基板に内部欠陥顕在化熱処理を加え、該単結晶シリコン基板の内部欠陥密度を検査することによって、内部欠陥密度が1×108個/cm3以下である単結晶シリコンインゴットを選定し、該選定した単結晶シリコンインゴットから作製された単結晶シリコン基板を、前記ボンドウェーハとして用いてSOI基板を製造するSOI基板の製造方法。
【選択図】 図1
Description
前述のように、ボンドウェーハに格子間酸素濃度が16ppma(JEIDA基準、JEIDAは現在のJEITA(社団法人電子情報技術産業協会))以下であるような低い格子間酸素濃度である単結晶シリコン基板を用いた場合であっても、SOI基板製造工程やデバイス作製工程で酸素析出が進行する場合があり、それに伴って各種欠陥が発生し、それによりSOI層の電気特性が劣化する場合があるという問題があった。
図1は、本発明の貼り合わせ法によるSOI基板の製造方法の一例を示すフロー図である。本発明が適用される貼り合わせ法によるSOI基板の製造方法の概略は以下に示す通りである。
なお、この検査用ウェーハ作製工程より前に、工程(d)の、通常複数のボンドウェーハを作製する工程を行ってもよい。すなわち検査用ウェーハ11とボンドウェーハ12を明確に区別する必要はなく、ボンドウェーハとして作製した単結晶シリコン基板を検査用ウェーハとして次の工程(c)を行ってもよい。
デバイス作製工程での酸素析出は、主にはSOI基板の製造工程で発生した酸素析出物が成長することにより進行するので、SOI基板の製造工程で発生する酸素析出物密度が低ければ、デバイス作製工程で成長する酸素析出物密度も低くなるので、SOI基板製造工程での熱処理による影響を考慮するだけでよい。
一方、1×108個/cm3より高い場合には、不合格とし、その検査用ウェーハと同一単結晶シリコンインゴットから作製した単結晶シリコン基板はボンドウェーハとしては用いない。このような単結晶シリコン基板は本発明にかかるSOI基板の製造に用いるボンドウェーハとして用いることはできないが、当然ながら他の用途に用いることができるので無駄になることはない。例えば、ベースウェーハとして用いることもできる。
なお、ここでボンドウェーハとして用いるための合格基準を内部欠陥密度1×108個/cm3とした理由は後述する。
この工程におけるシリコン酸化膜14の形成は、熱酸化による方法が簡単に緻密で高品質なシリコン酸化膜を形成することができるので好ましいが、この方法に限定されるものではない。
前述のように、この結合熱処理の温度が「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」となる場合もある。
特に、以下に述べるように、本発明は最終的に製造されるSOI基板のSOI層の厚さを3μm以上とする場合に特に好適であり、このような厚い膜厚の場合は主に上記の研削および研磨によるボンドウェーハの薄膜化が行われる。
このような比較的薄膜のSOI層とする場合は、工程(h)の薄膜化工程は、上記の研削および研磨による方法の他に、比較的薄膜のSOI層の形成に好適な、ボンドウェーハとベースウェーハとを貼り合わせる工程(f)の前に予めボンドウェーハの貼り合わせ面側から水素イオンまたはヘリウムイオンを注入することによって剥離用イオン層を形成しておき、貼り合わせた後に剥離用イオン注入層でボンドウェーハを剥離することによって薄膜化を行うイオン注入剥離法と呼ばれる方法を用いることもできる。なお、イオン注入剥離法で薄膜化を行う場合には、室温で貼り合わせた後に、必要に応じて500℃程度の低温熱処理を行って剥離を行った後、結合強度を高めるための結合熱処理工程(g)を行うという工程順となる。
そして、このように追加して行う処理が熱処理であり、その熱処理がボンドウェーハ12に加えられる最初の熱処理である場合は、前述のように、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」には、その追加された処理の熱処理温度が採用される。
本発明者らは、最終的に製造されたSOI基板の電気特性は、SOI層となるボンドウェーハの内部に潜在的に存在している酸素析出物の影響を受けるであろうと考え、以下のような実験を行った。
(実験例)
図1を参照して実験例を説明する。
その後、SOI層となる単結晶シリコン基板12と支持基板となる単結晶シリコン基板13を、シリコン酸化膜14を挟むようにして密着させて貼り合わせた(f)。
次いで、結合強度を高めるための結合熱処理を行った(g)。結合熱処理の温度は1150℃とした。その後、貼り合わせウェーハ15の活性層側を、平面研削や鏡面研磨などにより、約14μmの厚さになるまで薄膜化し、SOI基板18を得た(h)。
TDDB良品率の測定にあたっては、SOI基板18のSOI層16側の表面に膜厚約25nmの熱酸化膜を形成し、その上にリン添加ポリシリコン電極(電極面積:4mm2)を作製した。そして、絶縁破壊電荷量が10C/cm2以上のものを良品として、ウェーハ面内100点を測定することにより、良品率を算出した。
すなわち、検査用ウェーハの内部欠陥密度が1×108個/cm3以下である単結晶シリコンインゴットから製造した単結晶シリコン基板をボンドウェーハとして用いれば、SOI層での欠陥の発生を抑制してSOI基板を製造することができる。
図1に示した工程に基づいて、以下のようにSOI基板を作製した。
まず、直径200mm、面方位{100}の単結晶シリコンインゴットで、酸素濃度や結晶位置の異なるインゴットを4本用意し(a)、各々のインゴットから検査用ウェーハを準備した(b)。
検査用ウェーハに、ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理温度以下800℃以上である1000℃において16時間の熱処理を施した。その後、熱処理した検査用ウェーハの内部欠陥密度をLSTにより測定した(c)。密度測定位置は、深さが40μmから200μmの範囲とした。
内部欠陥密度の測定結果を基に、内部欠陥密度が8×106個/cm3(実施例1)であったインゴットと、7×108個/cm3(比較例1)であったインゴットから単結晶シリコン基板を作製し、ボンドウェーハとして準備した(d)。次に、別の単結晶シリコンインゴットからベースウェーハを製造した(d)後、実験例と同様にSOI基板を作製し(e〜h)、TDDB特性を測定した。
以上のように、本発明によれば、優れた電気特性を有するSOI基板を製造できることが示された。
12…単結晶シリコン基板(ボンドウェーハ)、
13…単結晶シリコン基板(ベースウェーハ)、 14…シリコン酸化膜、
15…貼り合わせウェーハ、 16…SOI層、 17…埋め込み酸化膜、
18…SOI基板。
Claims (4)
- 少なくとも、単結晶シリコンインゴットから単結晶シリコン基板を作製してボンドウェーハとベースウェーハとする工程と、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の表面にシリコン酸化膜を形成する工程と、該シリコン酸化膜を介して前記ボンドウェーハと前記ベースウェーハを貼り合わせる工程と、貼り合わされた前記ボンドウェーハを薄膜化する工程とを備えるSOI基板の製造方法において、
少なくとも最初に前記ボンドウェーハに熱処理を加える前に、前記単結晶シリコンインゴットから作製された単結晶シリコン基板に内部欠陥顕在化熱処理を加え、該単結晶シリコン基板の内部欠陥密度を検査することによって、内部欠陥密度が1×108個/cm3以下である単結晶シリコンインゴットを選定し、該選定した単結晶シリコンインゴットから作製された単結晶シリコン基板を、前記ボンドウェーハとして用いてSOI基板を製造することを特徴とするSOI基板の製造方法。 - 前記内部欠陥顕在化熱処理は、前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度で、あるいは前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上で熱処理することを特徴とする請求項1に記載のSOI基板の製造方法。
- 前記内部欠陥密度の検査は、該内部欠陥密度を検査する単結晶シリコン基板の表面から3μm以上の深さにおいて測定することを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
- 前記製造するSOI基板のSOI層の厚さを、3μm以上とすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141043A JP2007311672A (ja) | 2006-05-22 | 2006-05-22 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141043A JP2007311672A (ja) | 2006-05-22 | 2006-05-22 | Soi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311672A true JP2007311672A (ja) | 2007-11-29 |
Family
ID=38844233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141043A Pending JP2007311672A (ja) | 2006-05-22 | 2006-05-22 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311672A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142699A (ko) * | 2012-03-05 | 2014-12-12 | 소이텍 | 반도체 온 절연체 구조를 테스트하는 방법 및 이러한 구조의 제조를 위한 그 테스트의 적용 |
JP2016111337A (ja) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス |
CN111180317A (zh) * | 2018-11-13 | 2020-05-19 | 信越半导体株式会社 | 贴合soi晶圆的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142299A (ja) * | 1993-11-18 | 1995-06-02 | Sumitomo Sitix Corp | 半導体シリコンウェーハ |
JPH09186306A (ja) * | 1996-01-08 | 1997-07-15 | Mitsubishi Materials Corp | Soi基板の製造方法 |
JP2004153083A (ja) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | シリコンウエーハの評価方法及びsoiウエーハの製造方法 |
-
2006
- 2006-05-22 JP JP2006141043A patent/JP2007311672A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142299A (ja) * | 1993-11-18 | 1995-06-02 | Sumitomo Sitix Corp | 半導体シリコンウェーハ |
JPH09186306A (ja) * | 1996-01-08 | 1997-07-15 | Mitsubishi Materials Corp | Soi基板の製造方法 |
JP2004153083A (ja) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | シリコンウエーハの評価方法及びsoiウエーハの製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142699A (ko) * | 2012-03-05 | 2014-12-12 | 소이텍 | 반도체 온 절연체 구조를 테스트하는 방법 및 이러한 구조의 제조를 위한 그 테스트의 적용 |
JP2015513802A (ja) * | 2012-03-05 | 2015-05-14 | ソワテク | セミコンダクタ・オン・インシュレータ構造物の検査方法、およびその検査方法のその構造物の製造への応用 |
US9698063B2 (en) | 2012-03-05 | 2017-07-04 | Soitec | Method of testing a semiconductor-on-insulator structure and application of said test to the fabrication of such a structure |
KR102090175B1 (ko) * | 2012-03-05 | 2020-03-17 | 소이텍 | 반도체 온 절연체 구조를 테스트하는 방법 및 이러한 구조의 제조를 위한 그 테스트의 적용 |
JP2016111337A (ja) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス |
US9728395B2 (en) | 2014-10-09 | 2017-08-08 | Infineon Technologies Ag | Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen |
US10014400B2 (en) | 2014-10-09 | 2018-07-03 | Infineon Technologies Ag | Semiconductor device having a defined oxygen concentration |
CN111180317A (zh) * | 2018-11-13 | 2020-05-19 | 信越半导体株式会社 | 贴合soi晶圆的制造方法 |
JP2020080385A (ja) * | 2018-11-13 | 2020-05-28 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP7345245B2 (ja) | 2018-11-13 | 2023-09-15 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN111180317B (zh) * | 2018-11-13 | 2024-12-10 | 信越半导体株式会社 | 贴合soi晶圆的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4526818B2 (ja) | 貼り合わせウエーハの製造方法 | |
CN100517724C (zh) | Soi晶片及其制造方法 | |
US20050229842A1 (en) | Manufacturing method of silicon wafer | |
JP2001144275A (ja) | 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ | |
JPH07263652A (ja) | Soi基板とその製造方法 | |
US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010056316A (ja) | シリコンウェーハ及びその製造方法 | |
JP2007311672A (ja) | Soi基板の製造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
CN105264641B (zh) | 贴合晶圆的制造方法 | |
JP4869544B2 (ja) | Soi基板の製造方法 | |
KR100543252B1 (ko) | Soi 기판 | |
JP5565079B2 (ja) | Soiウェーハの製造方法 | |
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
JP5560546B2 (ja) | シリコンウェーハ及びその製造方法 | |
JP2010040638A (ja) | Soi基板の製造方法 | |
JP2008262992A (ja) | 貼り合わせウエーハの製造方法 | |
JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 | |
US20080305318A1 (en) | Silicon on insulator (soi) wafer and process for producing same | |
JP4655557B2 (ja) | Soi基板の製造方法及びsoi基板 | |
JPH1084101A (ja) | Soi基板の作製方法およびsoi基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
A977 | Report on retrieval |
Effective date: 20120412 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20120615 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121113 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20130514 Free format text: JAPANESE INTERMEDIATE CODE: A02 |