[go: up one dir, main page]

JP2007311672A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP2007311672A
JP2007311672A JP2006141043A JP2006141043A JP2007311672A JP 2007311672 A JP2007311672 A JP 2007311672A JP 2006141043 A JP2006141043 A JP 2006141043A JP 2006141043 A JP2006141043 A JP 2006141043A JP 2007311672 A JP2007311672 A JP 2007311672A
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
heat treatment
soi substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006141043A
Other languages
English (en)
Inventor
Hiroshi Takeno
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006141043A priority Critical patent/JP2007311672A/ja
Publication of JP2007311672A publication Critical patent/JP2007311672A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 デバイス作製工程を経てもSOI層に発生する欠陥密度が低く、優れた電気特性を有するSOI基板の製造方法を提供することを目的とする。
【解決手段】 SOI基板の製造方法において、少なくとも最初にボンドウェーハに熱処理を加える前に、単結晶シリコンインゴットから作製された単結晶シリコン基板に内部欠陥顕在化熱処理を加え、該単結晶シリコン基板の内部欠陥密度を検査することによって、内部欠陥密度が1×10個/cm以下である単結晶シリコンインゴットを選定し、該選定した単結晶シリコンインゴットから作製された単結晶シリコン基板を、前記ボンドウェーハとして用いてSOI基板を製造するSOI基板の製造方法。
【選択図】 図1

Description

本発明は、貼り合わせ法によるSOI(Silicon On Insulator)基板の製造方法に関し、より詳しくは、SOI層に発生する内部欠陥密度が低いSOI基板の製造方法に関する。
半導体素子用の基板の一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層(以下、SOI層と呼ぶことがある)を形成したSOI(Silicon On Insulator)基板がある。このSOI基板は、デバイス作製領域となる基板表層部のSOI層が埋め込み酸化膜層(BOX層)により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このSOI基板の製造方法として、例えば、以下に示すような貼り合わせ法が知られている。すなわち、鏡面研磨された2枚の単結晶シリコン基板(SOI層となる単結晶シリコン基板(ボンドウェーハ)と支持基板となる単結晶シリコン基板(ベースウェーハ))を用意し、少なくとも一方の単結晶シリコン基板の表面に酸化膜を形成させる。そして、これらの単結晶シリコン基板を酸化膜を介して貼り合わせた後、熱処理して結合強度を高める。その後、ボンドウェーハを薄膜化してSOI層が形成されたSOI基板を得る。この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、イオン注入剥離法と呼ばれる方法でイオン注入層でボンドウェーハを剥離する方法等がある。
通常、SOI基板の原料となるボンドウェーハとベースウェーハには、チョクラルスキー(CZ)法により育成された単結晶シリコンインゴットから製造された単結晶シリコン基板が用いられている。CZ法により育成されたシリコン単結晶中には、およそ1018atoms/cmの濃度で格子間酸素が不純物として含まれる。この格子間酸素の存在により、結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴(以下、結晶熱履歴と略すことがある。)や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物(以下、酸素析出物または単に析出物と呼ぶことがある。)が形成される。
酸素析出の過程は、析出核形成過程と、該析出核が成長する過程から成る。通常は、結晶熱履歴において析出核形成が進行し、その後のデバイスプロセス等の熱処理により大きく成長し、酸素析出物として検出されるようになる。このことから、結晶熱履歴で形成されたものをGrown−in析出核(結晶成長導入析出核)と呼ぶことにする。もちろん、その後の熱処理においても析出核が形成される場合がある。
酸素析出物がウェーハ表面近傍のデバイス作製領域に存在すると、デバイスの電気的特性を劣化させる。そのため、デバイス作製領域は、できるだけ欠陥密度が低いことが望ましい。
SOI層の厚さがおよそ1μm以上のSOI基板(以下、厚膜SOI基板と呼ぶことがある。)を貼り合わせ法で作製する場合、ボンドウェーハとベースウェーハの少なくとも一方の表面にシリコン酸化膜を作製し、そのシリコン酸化膜を介してボンドウェーハとベースウェーハとを貼り合わせた後、熱処理して結合強度を高める。その後、ボンドウェーハを研削、研磨で所望の厚さまで薄膜化して厚膜SOI基板を得る。このようなSOI基板の製造方法では、例えば、ボンドウェーハの表面にシリコン酸化膜を作製する場合には、ボンドウェーハは、酸化膜作製のための熱処理と結合強度を高めるための熱処理の少なくとも2回の熱処理が施されることになる。
このような場合、ボンドウェーハは薄膜化される前に熱処理を受けるので、その熱処理の間に酸素析出が進行して、酸素析出物や、それに起因した転位や積層欠陥等が発生する場合がある。そのような場合、その後に薄膜化することによって酸素析出物がSOI層の表面に露出し、SOI層の電気特性を劣化させるという問題がある。また、SOI基板の製造工程では欠陥が顕在化しない場合でも、その後のデバイス製造工程において顕在化し、SOI層の電気特性を劣化させる恐れがある。
このような問題を解決するために、特許文献1に、格子間酸素濃度が16ppma以下のボンドウェーハの表面に熱酸化によってシリコン酸化膜を形成して、その酸化膜を介してベースウェーハと貼り合わせる方法が開示されている。このようなSOI基板の製造方法とすると、格子間酸素濃度が16ppma以下であることにより酸素析出が抑制され、それに起因する積層欠陥であるOSF(Oxidation induced Stacking Fault)の発生が抑制されるとされている。また、ボンドウェーハの熱酸化膜は、シリコンウェーハの洗浄直後に形成されるので、ボンドウェーハを外部汚染から保護する効果があり、これによっても結晶欠陥の発生が抑制される。さらに、結合前に熱酸化でSOI層表面の格子間酸素濃度が下がることにより結晶欠陥の発生が抑制されることも推察されている。
しかしながら、ボンドウェーハに格子間酸素濃度が16ppma以下の単結晶シリコン基板を用いた場合であっても、OSFは発生させないまでも、SOI層において酸素析出が進行する場合があり、それに伴って各種欠陥が発生し、それによりSOI層の電気特性が劣化するという問題があった。
特開平7−263652号公報
そこで、本発明は、このような問題点に鑑みなされたもので、デバイス作製工程を経てもSOI層に発生する欠陥密度が低く、優れた電気特性を有するSOI基板の製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、単結晶シリコンインゴットから単結晶シリコン基板を作製してボンドウェーハとベースウェーハとする工程と、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の表面にシリコン酸化膜を形成する工程と、該シリコン酸化膜を介して前記ボンドウェーハと前記ベースウェーハを貼り合わせる工程と、貼り合わされた前記ボンドウェーハを薄膜化する工程とを備えるSOI基板の製造方法において、少なくとも最初に前記ボンドウェーハに熱処理を加える前に、前記単結晶シリコンインゴットから作製された単結晶シリコン基板に内部欠陥顕在化熱処理を加え、該単結晶シリコン基板の内部欠陥密度を検査することによって、内部欠陥密度が1×10個/cm以下である単結晶シリコンインゴットを選定し、該選定した単結晶シリコンインゴットから作製された単結晶シリコン基板を、前記ボンドウェーハとして用いてSOI基板を製造することを特徴とするSOI基板の製造方法を提供する(請求項1)。
このように、あらかじめ内部欠陥密度を検査し、内部欠陥密度が1×10個/cm以下となる単結晶シリコンインゴットから作製された単結晶シリコン基板をボンドウェーハとして用いてSOI基板を製造すれば、SOI製造工程やデバイス作製工程においてSOI層に発生する酸素析出物の密度が低いSOI基板を製造できる。また、SOI基板を製造する前に、ボンドウェーハとして用いることに適さない単結晶シリコン基板を除外することができる。
この場合、前記内部欠陥顕在化熱処理は、前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度で、あるいは前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上で熱処理することが好ましい(請求項2)。
このように、内部欠陥顕在化熱処理では、ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度で、あるいはボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上で熱処理することによって酸素析出物を顕在化させれば、少なくともSOI基板の製造工程で発生する酸素析出物の密度をより正確に見積もることができる。
また、前記内部欠陥密度の検査は、該内部欠陥密度を検査する単結晶シリコン基板の表面から3μm以上の深さにおいて測定することが好ましい(請求項3)。
このように、内部欠陥密度の検査は、内部欠陥密度を検査する単結晶シリコン基板の表面から3μm以上の深さにおいて測定すれば、SOI基板の製造工程で発生する酸素析出物の密度をより正確に見積もることができる。
また、前記製造するSOI基板のSOI層の厚さを、3μm以上とすることができる(請求項4)。
このようなSOI層の厚さが3μm以上であるSOI基板を製造する場合であっても、SOI製造工程やデバイス作製工程においてSOI層に発生する酸素析出物の密度が低いSOI基板を製造することができる。
本発明に従うSOI基板の製造方法であれば、SOI製造工程やデバイス作製工程においてSOI層に発生する欠陥密度が低いSOI基板を製造することができる。このようなSOI基板であれば、優れた電気特性を有するSOI基板とすることができる。
以下、本発明についてより具体的に説明する。
前述のように、ボンドウェーハに格子間酸素濃度が16ppma(JEIDA基準、JEIDAは現在のJEITA(社団法人電子情報技術産業協会))以下であるような低い格子間酸素濃度である単結晶シリコン基板を用いた場合であっても、SOI基板製造工程やデバイス作製工程で酸素析出が進行する場合があり、それに伴って各種欠陥が発生し、それによりSOI層の電気特性が劣化する場合があるという問題があった。
本発明者らは、このようにボンドウェーハの格子間酸素濃度が十分低い場合でも酸素析出が進行する理由について実験等に基づいて鋭意検討を行った結果、SOI製造工程やデバイス作製工程での酸素析出の進行しやすさは、ボンドウェーハの格子間酸素濃度のみにより決定されるものではなく、前述の結晶熱履歴にも依存することを見出した。すなわち、酸素析出を低減するには、格子間酸素濃度を規定するだけでは不十分であるということがわかった。
そして、本発明者らは、この知見にもとづいてさらに実験により種々の条件を最適化し、最初の熱処理によって内部欠陥密度(Bulk Micro Defect;BMD)が1×10個/cm以下になる単結晶シリコン基板をボンドウェーハに用いればSOI層の酸素析出を十分に低減できることを見出し、本発明を完成させた。
以下、本発明について図面を参照してさらに具体的に説明するが、本発明はこれに限定されるものではない。
図1は、本発明の貼り合わせ法によるSOI基板の製造方法の一例を示すフロー図である。本発明が適用される貼り合わせ法によるSOI基板の製造方法の概略は以下に示す通りである。
まず、工程(a)において、単結晶シリコンインゴット10を用意する。前述のように、SOI基板の製造に用いられる単結晶シリコン基板は、通常、CZ法によって育成された単結晶シリコンインゴットから作製されたものであることが多いが、本発明はこれに限定されるものではなく、FZ法等、どのような製造法によって製造された単結晶シリコンインゴットを用意してもよい。
次に、工程(b)において、ボンドウェーハとして使用予定の単結晶シリコンインゴットから、内部欠陥密度を測定するための検査用ウェーハ11を作製する。この検査用ウェーハ11は、通常のボンドウェーハと同様に鏡面研磨されている必要はなく、例えば、切断後研削した後に化学的エッチングされた状態でも構わない。
なお、この検査用ウェーハ作製工程より前に、工程(d)の、通常複数のボンドウェーハを作製する工程を行ってもよい。すなわち検査用ウェーハ11とボンドウェーハ12を明確に区別する必要はなく、ボンドウェーハとして作製した単結晶シリコン基板を検査用ウェーハとして次の工程(c)を行ってもよい。
次に、少なくともボンドウェーハ12がSOI基板の製造工程において最初に熱処理を受ける前に、検査用ウェーハ11に対して、内部欠陥顕在化熱処理を加え、内部欠陥密度を測定する(工程(c))。この内部欠陥顕在化熱処理の温度は、ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度、あるいはボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上であることが好ましい。
なお、ここでの「熱処理」とは、単結晶シリコン基板中に欠陥が発生するような温度にまで昇温して処理を行う場合を指すが、具体的には、例えば温度が400℃以上である場合を指す。すなわち、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」とは、例えば、後述のシリコン酸化膜形成工程(e)で、BOX層となるシリコン酸化膜をボンドウェーハ表面に形成する場合には、その酸化温度であり、例えば900℃程度である。また、BOX層となるシリコン酸化膜をベースウェーハ表面のみに形成する場合には、ボンドウェーハがSOI製造工程の最初に受ける熱処理は後述の工程(g)の結合熱処理となり、その温度は例えば1100℃程度である。その他にも、不純物を拡散する工程があればその拡散熱処理の温度となるなど種々の場合がある。尚、CZウェーハの場合、単結晶シリコンインゴット10からボンドウェーハを作製する際に、酸素ドナーによる影響をなくすためのドナーキラー熱処理(650℃程度)が行われるが、この熱処理はここでの「熱処理」には含まない。
また、内部欠陥顕在化熱処理の温度が低すぎると、検査用ウェーハ中のGrown−in析出核を成長させるのに時間がかかるので、より効率的に熱処理を行うためには、内部欠陥顕在化熱処理の温度は800℃以上とすることが好ましい。
ボンドウェーハの酸素析出は、ボンドウェーハが含むGrown−in析出核のうち、SOI製造工程の最初に受ける熱処理の温度で安定なGrown−in析出核が残存して、その後の熱処理工程で成長することにより進行する。従って、SOI製造工程の最初に受ける熱処理の温度以下で熱処理することにより、Grown−in析出核を成長させ、検出可能なサイズを有する酸素析出物として顕在化して測定すれば、少なくともSOI基板の製造工程で発生する酸素析出物の密度として見積もることができる。
デバイス作製工程での酸素析出は、主にはSOI基板の製造工程で発生した酸素析出物が成長することにより進行するので、SOI基板の製造工程で発生する酸素析出物密度が低ければ、デバイス作製工程で成長する酸素析出物密度も低くなるので、SOI基板製造工程での熱処理による影響を考慮するだけでよい。
また、内部欠陥顕在化熱処理として採用される、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」が1000℃よりも低い場合には、その温度でのみ内部欠陥顕在化熱処理を行うと、検出可能なサイズまで成長させるのに時間がかかるので、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」または「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」以下800℃以上で数時間の熱処理を施した後に、1000℃以上の温度で数時間の熱処理を追加して、検出可能なサイズまで効率的に成長させるのが好ましい。
熱処理された検査用ウェーハ11の内部欠陥密度を測定する手法は問わないが、例えば、へき開した断面、あるいは角度研磨した表面に選択エッチングを施した後に、光学顕微鏡により観察し、欠陥起因のエッチピット数を数えることにより、内部欠陥密度を測定することができる。あるいは、赤外散乱法により測定することができる。それらの際に、欠陥密度を測定する位置は、表面から3μm以上深い位置とすることが好ましい。このような深い位置で測定すれば、格子間酸素の外方拡散等による欠陥密度の激変による影響もほとんどなく、より正確に内部欠陥密度を見積もることができるからである。
測定された内部欠陥密度が1×10個/cm以下であれば、その検査用ウェーハ11が製造された単結晶シリコンインゴット10はボンドウェーハ用として合格とし、その単結晶シリコンインゴットから製造された単結晶シリコン基板12をボンドウェーハとして用いる。
一方、1×10個/cmより高い場合には、不合格とし、その検査用ウェーハと同一単結晶シリコンインゴットから作製した単結晶シリコン基板はボンドウェーハとしては用いない。このような単結晶シリコン基板は本発明にかかるSOI基板の製造に用いるボンドウェーハとして用いることはできないが、当然ながら他の用途に用いることができるので無駄になることはない。例えば、ベースウェーハとして用いることもできる。
なお、ここでボンドウェーハとして用いるための合格基準を内部欠陥密度1×10個/cmとした理由は後述する。
以降の工程(d)〜(h)は上記工程(c)で合格となった単結晶シリコンインゴットから製造された単結晶シリコン基板をボンドウェーハとして用いて、通常の方法によってSOI基板の製造を行う。以下にその一例を述べる。
まず、工程(d)において、工程(c)で合格した単結晶シリコンインゴットからボンドウェーハ12を作製するとともに、ベースウェーハ13を用意する。なお、ここで用意するベースウェーハ13は、ボンドウェーハ12を製造する単結晶シリコンインゴットから製造されたものであってもよいが、ゲッタリング能力や機械的強度等の観点から、1×10個/cmよりも高い内部欠陥密度を有する別の単結晶シリコンインゴットから製造されたものであってもよい。
前述のように、この工程(d)は工程(b)より前に行ってもよい。すなわち、検査用ウェーハ11を作製して、その内部欠陥密度を検査し、その単結晶シリコンインゴットから、ボンドウェーハとして単結晶シリコン基板を作製してもよいし、単結晶シリコンインゴットから単結晶シリコン基板を作製しておき、その中の少なくとも一枚を検査用ウェーハ11として前述した工程(c)の内部欠陥密度の検査を行ってもよい。検査に合格であった場合はボンドウェーハとして用い、不合格であっても前述のように他の用途に用いればよい。
次に、工程(e)において、ボンドウェーハ12またはベースウェーハ13のうち少なくともいずれか一方の表面にBOX層となるシリコン酸化膜14を形成する。なお、図1ではベースウェーハ13の表面にシリコン酸化膜14を形成する例を示している。
この工程におけるシリコン酸化膜14の形成は、熱酸化による方法が簡単に緻密で高品質なシリコン酸化膜を形成することができるので好ましいが、この方法に限定されるものではない。
なお、この工程においてボンドウェーハ12にシリコン酸化膜14を形成する場合で、この工程がボンドウェーハ12が最初に受ける熱処理となる場合は、前述のように、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」は、このシリコン酸化膜14の形成の際の熱処理温度となる。
次に、工程(f)において、ボンドウェーハ12とシリコン酸化膜14を形成したベースウェーハ13を、シリコン酸化膜13を介して密着させて貼り合わせる。このようにして貼り合わせウェーハ15を得る。
次に、工程(g)において、結合強度を高めるための結合熱処理を行う。この結合熱処理では、例えば酸化性あるいは不活性ガス雰囲気下で熱処理を行うことで二枚のウェーハを強固に結合させる。この結合熱処理の温度は1000℃以上シリコンの融点未満とし、熱処理時間は例えば1時間以上4時間以下とすることができるがこれに限定されるものではない。
前述のように、この結合熱処理の温度が「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」となる場合もある。
次に、工程(h)において、SOI層を所望の厚さまで薄膜化を行ってSOI層16および埋め込み酸化膜(BOX層)17を有するSOI基板18を得る。この時の薄膜化は、例えば、平面研削および鏡面研磨による方法を用いることができる。
なお、このボンドウェーハの薄膜化は、例えば、比較的厚膜のSOI層の形成に好適な平面研削および鏡面研磨による方法やエッチングによる方法を用いることが好ましい。
特に、以下に述べるように、本発明は最終的に製造されるSOI基板のSOI層の厚さを3μm以上とする場合に特に好適であり、このような厚い膜厚の場合は主に上記の研削および研磨によるボンドウェーハの薄膜化が行われる。
上述のように、本発明は、最終的に製造されるSOI基板のSOI層の厚さを3μm以上とする場合に特に好適である。これは以下のような理由による。SOIの製造工程における熱処理においても、ボンドウェーハの表面側では熱処理中に酸素が外方拡散することにより、Grown−in析出核が成長し難く、また、消滅する場合がある。これは、貼り合わせた後の結合熱処理中でのボンドウェーハの表面(貼り合わせ面側)でも同様である。従って、最終的に製造されるSOI基板のSOI層の厚さが3μmより薄い場合には、SOI層中に酸素析出が発生する可能性が低くなる。
一方、SOI層の厚さが3μm以上であるSOI基板を製造する場合であっても、本発明のように内部欠陥密度が1×10個/cm以下である単結晶シリコンインゴットを選定してSOI基板の製造を行えば、SOI製造工程やデバイス作製工程においてSOI層に発生する欠陥密度が低いSOI基板を製造することができる。
もちろん、最終的に製造されるSOI基板のSOI層の厚さが3μmより薄い場合に本発明を適用しても差し支えない。
このような比較的薄膜のSOI層とする場合は、工程(h)の薄膜化工程は、上記の研削および研磨による方法の他に、比較的薄膜のSOI層の形成に好適な、ボンドウェーハとベースウェーハとを貼り合わせる工程(f)の前に予めボンドウェーハの貼り合わせ面側から水素イオンまたはヘリウムイオンを注入することによって剥離用イオン層を形成しておき、貼り合わせた後に剥離用イオン注入層でボンドウェーハを剥離することによって薄膜化を行うイオン注入剥離法と呼ばれる方法を用いることもできる。なお、イオン注入剥離法で薄膜化を行う場合には、室温で貼り合わせた後に、必要に応じて500℃程度の低温熱処理を行って剥離を行った後、結合強度を高めるための結合熱処理工程(g)を行うという工程順となる。
以上のような工程を経ることによって、SOI製造工程やデバイス作製工程においてSOI層に発生する酸素析出物の密度が低いSOI基板を製造することができる。
また、上記の工程の他にSOI基板を製造する上で行うことができるとされる種々の処理を追加して行ってもよい。例えば、貼り合わせ工程(f)の前に、ゲッタリング能力の付加目的やデバイス作製上の都合により高濃度イオン拡散層を形成するために貼り合わせ面にイオン注入を行うことができる。
そして、このように追加して行う処理が熱処理であり、その熱処理がボンドウェーハ12に加えられる最初の熱処理である場合は、前述のように、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」には、その追加された処理の熱処理温度が採用される。
次に、上記工程(c)において、ボンドウェーハとして用いるための合格基準を内部欠陥密度が1×10個/cmとした理由を以下に述べる。
本発明者らは、最終的に製造されたSOI基板の電気特性は、SOI層となるボンドウェーハの内部に潜在的に存在している酸素析出物の影響を受けるであろうと考え、以下のような実験を行った。
(実験例)
図1を参照して実験例を説明する。
まず、CZ法で育成した直径200mm、面方位{100}の単結晶シリコンインゴットで、酸素濃度や結晶位置の異なる単結晶シリコンインゴットを6本用意した(a)。各々のインゴットから検査用ウェーハ11を準備した(b)。また、同じインゴットからSOI層となる単結晶シリコン基板12も準備した(d)。また、別の単結晶シリコンインゴットから、支持基板となる単結晶シリコン基板13を準備した(d)。
検査用ウェーハ11に、この実験例でボンドウェーハがSOI基板の製造工程において最初に受ける熱処理温度以下800℃以上である1000℃において16時間の熱処理を施した。その後、熱処理した検査用ウェーハの内部欠陥密度を、赤外散乱法の1つである赤外散乱トモグラフ法(以下、LSTと呼ぶことがある。)により測定した(c)。密度測定位置は、深さが40μmから200μmの範囲とした。
一方、支持基板となる単結晶シリコン基板13の表面に、BOX層となる膜厚約1μmのシリコン酸化膜14を熱酸化により形成した(e)。
その後、SOI層となる単結晶シリコン基板12と支持基板となる単結晶シリコン基板13を、シリコン酸化膜14を挟むようにして密着させて貼り合わせた(f)。
次いで、結合強度を高めるための結合熱処理を行った(g)。結合熱処理の温度は1150℃とした。その後、貼り合わせウェーハ15の活性層側を、平面研削や鏡面研磨などにより、約14μmの厚さになるまで薄膜化し、SOI基板18を得た(h)。
このように作製したSOI基板について、酸化膜耐圧特性(TDDB(Time Dependent Dielectric Breakdown)良品率)を測定した。このTDDBとは、瞬間的な絶縁破壊を起こさないような比較的低い電圧をかけた場合でもある程度以上の長さの時間で起こるリークや絶縁破壊を観察するものである。
TDDB良品率の測定にあたっては、SOI基板18のSOI層16側の表面に膜厚約25nmの熱酸化膜を形成し、その上にリン添加ポリシリコン電極(電極面積:4mm)を作製した。そして、絶縁破壊電荷量が10C/cm以上のものを良品として、ウェーハ面内100点を測定することにより、良品率を算出した。
検査用ウェーハの内部欠陥密度とSOI基板のTDDB良品率との関係を図2に示した。この結果から、検査用ウェーハの内部欠陥密度が1×10個/cm以下であれば、TDDB特性が良好であることがわかる。
すなわち、検査用ウェーハの内部欠陥密度が1×10個/cm以下である単結晶シリコンインゴットから製造した単結晶シリコン基板をボンドウェーハとして用いれば、SOI層での欠陥の発生を抑制してSOI基板を製造することができる。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、比較例1)
図1に示した工程に基づいて、以下のようにSOI基板を作製した。
まず、直径200mm、面方位{100}の単結晶シリコンインゴットで、酸素濃度や結晶位置の異なるインゴットを4本用意し(a)、各々のインゴットから検査用ウェーハを準備した(b)。
検査用ウェーハに、ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理温度以下800℃以上である1000℃において16時間の熱処理を施した。その後、熱処理した検査用ウェーハの内部欠陥密度をLSTにより測定した(c)。密度測定位置は、深さが40μmから200μmの範囲とした。
内部欠陥密度の測定結果を基に、内部欠陥密度が8×10個/cm(実施例1)であったインゴットと、7×10個/cm(比較例1)であったインゴットから単結晶シリコン基板を作製し、ボンドウェーハとして準備した(d)。次に、別の単結晶シリコンインゴットからベースウェーハを製造した(d)後、実験例と同様にSOI基板を作製し(e〜h)、TDDB特性を測定した。
その結果、検査用ウェーハの内部欠陥密度が8×10個/cm(実施例1)であったSOI基板のTDDB良品率は95%と良好であった。一方、検査用ウェーハの内部欠陥密度が7×10個/cm(比較例1)であったSOI基板のTDDB良品率は83%であり、電気特性が悪化していた。
以上のように、本発明によれば、優れた電気特性を有するSOI基板を製造できることが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の貼り合わせ法によるSOI基板の製造方法の概略を示したフロー図である。 内部欠陥密度とTDDB良品率の関係をプロットしたグラフである。
符号の説明
10…単結晶シリコンインゴット、 11…検査用ウェーハ、
12…単結晶シリコン基板(ボンドウェーハ)、
13…単結晶シリコン基板(ベースウェーハ)、 14…シリコン酸化膜、
15…貼り合わせウェーハ、 16…SOI層、 17…埋め込み酸化膜、
18…SOI基板。

Claims (4)

  1. 少なくとも、単結晶シリコンインゴットから単結晶シリコン基板を作製してボンドウェーハとベースウェーハとする工程と、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の表面にシリコン酸化膜を形成する工程と、該シリコン酸化膜を介して前記ボンドウェーハと前記ベースウェーハを貼り合わせる工程と、貼り合わされた前記ボンドウェーハを薄膜化する工程とを備えるSOI基板の製造方法において、
    少なくとも最初に前記ボンドウェーハに熱処理を加える前に、前記単結晶シリコンインゴットから作製された単結晶シリコン基板に内部欠陥顕在化熱処理を加え、該単結晶シリコン基板の内部欠陥密度を検査することによって、内部欠陥密度が1×10個/cm以下である単結晶シリコンインゴットを選定し、該選定した単結晶シリコンインゴットから作製された単結晶シリコン基板を、前記ボンドウェーハとして用いてSOI基板を製造することを特徴とするSOI基板の製造方法。
  2. 前記内部欠陥顕在化熱処理は、前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度で、あるいは前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上で熱処理することを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記内部欠陥密度の検査は、該内部欠陥密度を検査する単結晶シリコン基板の表面から3μm以上の深さにおいて測定することを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
  4. 前記製造するSOI基板のSOI層の厚さを、3μm以上とすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOI基板の製造方法。
JP2006141043A 2006-05-22 2006-05-22 Soi基板の製造方法 Pending JP2007311672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006141043A JP2007311672A (ja) 2006-05-22 2006-05-22 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141043A JP2007311672A (ja) 2006-05-22 2006-05-22 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007311672A true JP2007311672A (ja) 2007-11-29

Family

ID=38844233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141043A Pending JP2007311672A (ja) 2006-05-22 2006-05-22 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP2007311672A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140142699A (ko) * 2012-03-05 2014-12-12 소이텍 반도체 온 절연체 구조를 테스트하는 방법 및 이러한 구조의 제조를 위한 그 테스트의 적용
JP2016111337A (ja) * 2014-10-09 2016-06-20 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
CN111180317A (zh) * 2018-11-13 2020-05-19 信越半导体株式会社 贴合soi晶圆的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142299A (ja) * 1993-11-18 1995-06-02 Sumitomo Sitix Corp 半導体シリコンウェーハ
JPH09186306A (ja) * 1996-01-08 1997-07-15 Mitsubishi Materials Corp Soi基板の製造方法
JP2004153083A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法及びsoiウエーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142299A (ja) * 1993-11-18 1995-06-02 Sumitomo Sitix Corp 半導体シリコンウェーハ
JPH09186306A (ja) * 1996-01-08 1997-07-15 Mitsubishi Materials Corp Soi基板の製造方法
JP2004153083A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法及びsoiウエーハの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140142699A (ko) * 2012-03-05 2014-12-12 소이텍 반도체 온 절연체 구조를 테스트하는 방법 및 이러한 구조의 제조를 위한 그 테스트의 적용
JP2015513802A (ja) * 2012-03-05 2015-05-14 ソワテク セミコンダクタ・オン・インシュレータ構造物の検査方法、およびその検査方法のその構造物の製造への応用
US9698063B2 (en) 2012-03-05 2017-07-04 Soitec Method of testing a semiconductor-on-insulator structure and application of said test to the fabrication of such a structure
KR102090175B1 (ko) * 2012-03-05 2020-03-17 소이텍 반도체 온 절연체 구조를 테스트하는 방법 및 이러한 구조의 제조를 위한 그 테스트의 적용
JP2016111337A (ja) * 2014-10-09 2016-06-20 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
US9728395B2 (en) 2014-10-09 2017-08-08 Infineon Technologies Ag Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen
US10014400B2 (en) 2014-10-09 2018-07-03 Infineon Technologies Ag Semiconductor device having a defined oxygen concentration
CN111180317A (zh) * 2018-11-13 2020-05-19 信越半导体株式会社 贴合soi晶圆的制造方法
JP2020080385A (ja) * 2018-11-13 2020-05-28 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP7345245B2 (ja) 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN111180317B (zh) * 2018-11-13 2024-12-10 信越半导体株式会社 贴合soi晶圆的制造方法

Similar Documents

Publication Publication Date Title
JP4526818B2 (ja) 貼り合わせウエーハの製造方法
CN100517724C (zh) Soi晶片及其制造方法
US20050229842A1 (en) Manufacturing method of silicon wafer
JP2001144275A (ja) 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JPH07263652A (ja) Soi基板とその製造方法
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010056316A (ja) シリコンウェーハ及びその製造方法
JP2007311672A (ja) Soi基板の製造方法
JP5292810B2 (ja) Soi基板の製造方法
JP5541136B2 (ja) 貼り合わせsoiウエーハの製造方法
CN105264641B (zh) 贴合晶圆的制造方法
JP4869544B2 (ja) Soi基板の製造方法
KR100543252B1 (ko) Soi 기판
JP5565079B2 (ja) Soiウェーハの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
JP2010062291A (ja) 半導体基板及びその製造方法
JP5560546B2 (ja) シリコンウェーハ及びその製造方法
JP2010040638A (ja) Soi基板の製造方法
JP2008262992A (ja) 貼り合わせウエーハの製造方法
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
US20080305318A1 (en) Silicon on insulator (soi) wafer and process for producing same
JP4655557B2 (ja) Soi基板の製造方法及びsoi基板
JPH1084101A (ja) Soi基板の作製方法およびsoi基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A977 Report on retrieval

Effective date: 20120412

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20120424

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20120615

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20121113

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130514

Free format text: JAPANESE INTERMEDIATE CODE: A02