[go: up one dir, main page]

JP3584945B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP3584945B2
JP3584945B2 JP03649495A JP3649495A JP3584945B2 JP 3584945 B2 JP3584945 B2 JP 3584945B2 JP 03649495 A JP03649495 A JP 03649495A JP 3649495 A JP3649495 A JP 3649495A JP 3584945 B2 JP3584945 B2 JP 3584945B2
Authority
JP
Japan
Prior art keywords
silicon
soi
layer
silicon wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03649495A
Other languages
English (en)
Other versions
JPH08236735A (ja
Inventor
俊一郎 石神
清一 堀口
久 降屋
Original Assignee
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱住友シリコン株式会社 filed Critical 三菱住友シリコン株式会社
Priority to JP03649495A priority Critical patent/JP3584945B2/ja
Publication of JPH08236735A publication Critical patent/JPH08236735A/ja
Application granted granted Critical
Publication of JP3584945B2 publication Critical patent/JP3584945B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、2枚のシリコンウェーハを絶縁層を介して貼り合わせて絶縁層上にシリコン層(以下、SOI層という)を形成したSOI Silicon−On−Insulator 基板の製造方法に関するものである。
【0002】
【従来の技術】
近年、高集積CMOS(Complementary Metal Oxide Semiconductor)、IC、高耐圧素子などがSOI基板を利用して製作されるようになってきている。絶縁層の上にデバイス作製領域として使用される単結晶シリコン層を形成したSOI基板は、高集積CMOSの場合にはラッチアップ(寄生回路による異常発振現象)の防止に、また高耐圧素子の場合にはベース基板との絶縁分離にそれぞれ有効である。このSOI基板の製造方法には、シリコンウェーハ同士を二酸化シリコン層(以下、シリコン酸化層という)、即ち絶縁層を介して貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に有する基板の上にまず多結晶シリコン薄膜をCVD(Chemical Vapor Deposition)法により堆積させ、次いでレーザーアニールによって単結晶化するZMR法、シリコン基板内部に高濃度の酸素イオンを注入した後、高温でアニール処理してこのシリコン基板表面から所定の深さの領域に埋込みシリコン酸化層(絶縁層)を形成し、その表面側のシリコン層を活性領域とするSIMOX法などがある。これらの方法の中でも、貼り合わせ法により作製されたSOI基板は、SOI層の結晶性が極めて良好であることから、有望視されて来ている。
【0003】
このシリコンウェーハの貼り合わせ法は、具体的にはそれぞれ約600μmの2枚のシリコンウェーハをシリコン酸化層からなる絶縁層を介して接合し、酸素雰囲気中、1100℃で2時間熱処理した後、2枚のシリコンウェーハの一方のシリコンウェーハの表面を砥石で研削し、更に研磨布で研磨してこのシリコンウェーハの厚さを約1〜10μmの範囲にし、この研磨した側の厚さ約1〜10μmのシリコン層をデバイス形成用のSOI層としている。
【0004】
【発明が解決しようとする課題】
しかし、従来の方法では、1100℃で2時間熱処理する際に、シリコンウェーハ(Si)とシリコン酸化層(SiO)の1桁程度の熱膨張率の差等に起因して貼り合わせ界面に応力が集中する。貼り合わせ界面にウェーハ同士の未接着部(ボイド)が形成した場合には、この応力集中によりSOI層中にボイドを起点としてSOI層表面或いは埋込みSiO膜との界面まで貫通した転位(スリップ)が容易に発生する。従来のスリップラインの密度は5.0×10cm/cm程度と大きいため、このようなスリップライン密度が大きなSOI層においては、これらの転位がデバイス形成後にデバイスの電気的特性に直接的又は間接的に大きな影響を与えることがあった。
本発明の目的は、シリコンウェーハを2枚貼り合わせて作られる絶縁層上のSOI層のスリップラインの密度が小さく、スリップに起因したデバイスの電気的特性に悪影響を及ぼさないSOI基板の製造方法を提供することにある。
【0005】
【課題を解決するための手段】
【0006】
図1(a)〜図1(e)に示すように、本発明は第1シリコンウェーハ11と第2シリコンウェーハ12とを絶縁層13を介して接合する工程と、接合した第1及び第2シリコンウェーハ11,12を熱処理して貼り合わせる工程と、第1シリコンウェーハ11又は第2シリコンウェーハ12を所定の厚さに研削研磨してデバイス形成用のSOI層12aとする工程と、上記研削研磨した後で、乾燥酸素雰囲気又は窒素雰囲気中で1200〜1300℃の温度範囲、好ましくは1250℃で少なくとも10時間再度熱処理する工程とを含み、各工程が連続して行われることを特徴とするSOI基板の製造方法である。
【0007】
本発明の第1及び第2シリコンウェーハはCZ法、FZ法等の方法で、ともに同一の方法により得られたシリコン単結晶棒から作製される。絶縁層は第1シリコンウェーハ又は第2シリコンウェーハのいずれか一方又は双方の片面に形成される。接合を良好にするために、絶縁層はいずれか一方のシリコンウェーハの片面に形成されることが好ましい。図1(a)に示すように、図では第2シリコンウェーハ12の片面に絶縁層13が形成される。貼り合わせ後の絶縁層とSOI層との界面として、2枚のシリコンウェーハの接合界面(図1ではシリコンウェーハ11との界面)と、接合前に絶縁層を形成したシリコンウェーハとの界面(図1ではシリコンウェーハ12との界面)がある。
本発明のSOI層12aと絶縁層13との界面は、前者の接合界面であるよりも後者の絶縁層を形成したウェーハとの界面である方が、界面の連続性に優れているため好ましい。即ち、図1(e)に示すようにSOI層12aが形成されるシリコンウェーハ12をSOI層用のシリコン基板とし、別のシリコンウェーハ11をその支持基板とすることが好ましい。
【0008】
絶縁層の厚さは約0.5〜1.0μmの範囲にあり、絶縁層はシリコン酸化層(SiO層)であって、シリコンウェーハを熱酸化することにより、或いはCVD法によりウェーハの片面に形成される。図1(b)に示すように2枚のシリコンウェーハを絶縁層を介して接合する前に、接合しようとする表面を活性化するために所定の洗浄液でシリコンウェーハを洗浄することが好ましい。図1(c)に示すように、接合した後の熱処理は2枚のシリコンウェーハ11,12を接合した状態で乾燥酸素(dryO)雰囲気又は窒素(N)雰囲気中で1100℃の温度下、1〜3時間、好ましくは2時間程度行う。これにより接合界面でシリコンの共有結合が生じ、2枚のシリコンウェーハ11,12は貼り合わされ、両者の結晶格子は一体化する。
図1(d)に示すように、一体化した2枚のシリコンウェーハ11,12が放冷され室温になった後に、シリコン基板となる第2シリコンウェーハ12を砥石で研削し、その後研磨布で研磨して、約1〜10μmの厚さの薄膜に加工する。これにより厚さ約1〜10μmのデバイス形成用のSOI層12aが絶縁層13上に得られる。図1(e)に示すように研削研磨した後、乾燥酸素(dryO)雰囲気又は窒素(N)雰囲気中で1200〜1300℃の温度範囲、好ましくは1250℃の温度で少なくとも10時間、好ましくは10〜15時間程度再熱処理を行う。再熱処理が1200℃未満又は10時間未満ではスリップの消滅はそれ程顕著ではなく、1300℃を越えると熱処理炉の炉芯管が変形するなどの弊害を生じる。
【0009】
【作用】
前述したように、図1(c)で1100℃で2時間熱処理する際に、シリコンウェーハ(Si)12とシリコン酸化層(SiO)13の1桁程度の熱膨張率の差等に起因して貼り合わせ界面に応力が集中し、貼り合わせ界面にウェーハ同士の未接着部(ボイド)が形成された場合には、この応力集中によりSOI層12a中にボイドを起点としてSOI層表面或いは埋込みSiO膜との界面まで貫通した転位(スリップ)を生じると現在考えられている。このスリップは、上記応力集中により形成した転位(主として刃状転位)がシリコン単結晶中の{111}すべり面上を塑性変形の進行に伴って移動、或いは増殖した結果、形成されると一般に考えられており、この転位線をスリップラインという。
本発明では、転位消滅のメカニズムとして、研削研磨して得られたSOI基板を更に1200〜1300℃の温度範囲で少なくとも10時間再度熱処理すると、時間経過とともに刃状転位に対して大量の原子空孔が供給された結果、徐々に隣接したすべり面に転位線が移動する現象である「ジョグ(jog)」を起こし、転位がSOI層12aの表面ないしは埋込みSiO膜との界面に移行し、やがて消滅するというモデルが考えられる。
【0010】
【実施例】
次に、本発明の実施例を図面に基づいて詳しく説明する。
<実施例1>
図1(a)に示すように、CZ法で引上げたシリコン単結晶棒から作られたそれぞれ直径5インチで厚さ625μmの第1シリコンウェーハ11及び第2シリコンウェーハ12を用意した。第2シリコンウェーハ12の片面にはこのウェーハを湿潤酸素(wetO)雰囲気中、1000℃で3時間熱処理して厚さ0.5μmのシリコン酸化層からなる絶縁層13を形成した。2枚のシリコンウェーハ11,12をHOと比重1.1のH水溶液と比重0.9のNHOHの水溶液とをHO:H:NHOH=7:2:1の容量比で混合して調製したSC1(Standard Cleaning 1)の洗浄液で洗浄して2枚のシリコンウェーハの表面を活性化した。
【0011】
図1(b)に示すように、2枚のシリコンウェーハ11,12を絶縁層13を介して重ね合せ接合した。次いで図1(c)に示すように室温から800℃に設定された熱処理炉中に10〜15cm/分の速度で挿入し、窒素(N)雰囲気中で800℃から10℃/分の速度で昇温し、1100℃に達したところで2時間維持し、次いで4℃/分の速度で降温し、800℃まで冷却した後、10〜15cm/分の速度で炉から室温中に取り出した。続いて図1(d)に示すように、シリコンウェーハ12の表面を砥石で研削し、続いて柔らかい研磨布で研磨し、絶縁層13上に厚さ1〜10μmのSOI層12aを形成した。更に図1(e)に示すように、室温から900℃に設定された熱処理炉中に10〜15cm/分の速度で挿入し、乾燥酸素(dryO)雰囲気中で900℃から10℃/分の速度で昇温し、1250℃に達したところで10時間維持し、次いで4℃/分の速度で降温し、900℃まで冷却した後、10〜15cm/分の速度で炉から室温中に取り出した。
【0012】
<実施例2>
実施例1と同一ロットのシリコンウェーハを用いて、図1(e)に示す再熱処理の雰囲気を窒素(N)雰囲気にした以外は、実施例1と同様に再熱処理してSOI基板を得た。
【0013】
<比較例1>
実施例1と同一ロットのシリコンウェーハを用いて、図1(e)に示す再熱処理を省略した以外は、実施例1と同様にしてSOI基板を得た。
【0014】
<評価>
先ず、実施例1、実施例2及び比較例1のSOI基板をHO:HF=10:1の容量比の希フッ酸で洗浄した後、洗浄したSOI基板をHF溶液:0.15モルKCr水溶液=2:1のエッチャントに90秒間浸漬してSOI層を選択エッチングした。SOI基板をエッチャントから引上げ、純水で洗浄し乾燥した。
再熱処理前のスリップ状態を調べるために、比較例1のSOI基板についてX線トポグラフィで観察し写真撮影した。その結果を図2に示す。図2から明らかなように、SOI基板の左上の周縁部を中心に多数のスリップラインが見られた。
【0015】
また再熱処理後のサンプルの転位発生状況を調べるために、実施例1、実施例2及び比較例1の純水で洗浄し乾燥したSOI基板のSOI層について光学顕微鏡で観察し写真撮影した。その結果を図3〜図5に示す。図から明らかなように、比較例1のSOI基板のSOI層には顕著なスリップラインが現れていたもの(図3)が、実施例1及び実施例2のSOI基板のSOI層ではそのスリップラインは消滅していた(図4及び図5)。特に窒素雰囲気中で再熱処理した実施例2のSOI基板のSOI層では殆どのスリップラインが消滅していた(図5)。この実施例2の方が実施例1よりもスリップラインの消滅が著しいのは、実施例1の酸素雰囲気の熱処理では酸化反応に伴い大量の格子間シリコン原子も同時に転位に対して供給されるのに対して、実施例2の窒素雰囲気での熱処理では転位に対して原子空孔のみが供給されるため、この実施例2の熱処理の方がジョグ形成に効果的であったことに起因すると考えられる。
更に光学顕微鏡による観察からスリップラインの密度を測定した。その結果を図6に示す。比較例1のSOI層のスリップライン密度が約5.3×10cm/cmであったのに対して、実施例1のスリップライン密度は約2.3×10cm/cmであり、実施例2のスリップライン密度は約1.0×10cm/cmであった。これらのことから、実施例1及び実施例2のスリップライン密度は比較例1の半分以下であった。
【0016】
【発明の効果】
以上述べたように、本発明のSOI基板の製造方法によれば、熱処理して2枚のシリコンウェーハを貼り合わせ、研削研磨した後に1200〜1300℃で少なくとも10時間再度熱処理を行うことにより、貼り合わせ熱処理時に生じたSOI層の刃状転位(スリップ)を消滅し、SOI層のスリップライン密度を2.5×10cm/cm以下にすることができ、結果としてスリップに起因したデバイスの電気的特性に悪影響を及ぼさないSOI基板が得られる。
【図面の簡単な説明】
【図1】本発明実施例のSOI基板の製造方法を示す部分断面図。
【図2】比較例1の基板上に形成されたSOI層部分のX線によるトポグラフィ写真図。
【図3】比較例1の基板上に形成されたSOI層の光学顕微鏡写真図。
【図4】実施例1の基板上に形成されたSOI層の光学顕微鏡写真図。
【図5】実施例2の基板上に形成されたSOI層の光学顕微鏡写真図。
【図6】比較例1、実施例1及び実施例2のスリップライン密度を示す図。
【符号の説明】
11 第1シリコンウェーハ
12 第2シリコンウェーハ
12a SOI層
13 絶縁層(シリコン酸化層)

Claims (1)

  1. 第1シリコンウェーハ(11)と第2シリコンウェーハ(12)とを絶縁層(13)を介して接合する工程と、
    前記接合した第1及び第2シリコンウェーハ(11,12)を熱処理して貼り合わせる工程と、
    前記第1シリコンウェーハ(11)又は第2シリコンウェーハ(12)を所定の厚さに研削研磨してデバイス形成用のSOI層(12a)とする工程と、
    前記研削研磨した後で、乾燥酸素雰囲気又は窒素雰囲気中で1200〜1300℃の温度範囲で少なくとも10時間再度熱処理する工程と
    を含み、
    前記各工程が連続して行われることを特徴とするSOI基板の製造方法。
JP03649495A 1995-02-24 1995-02-24 Soi基板の製造方法 Expired - Fee Related JP3584945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03649495A JP3584945B2 (ja) 1995-02-24 1995-02-24 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03649495A JP3584945B2 (ja) 1995-02-24 1995-02-24 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JPH08236735A JPH08236735A (ja) 1996-09-13
JP3584945B2 true JP3584945B2 (ja) 2004-11-04

Family

ID=12471389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03649495A Expired - Fee Related JP3584945B2 (ja) 1995-02-24 1995-02-24 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP3584945B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Soiウエーハの熱処理方法およびsoiウエーハ
JP2000315635A (ja) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
DE112012000210T5 (de) 2012-02-23 2014-01-16 Fuji Electric Co., Ltd Verfahren zur Herstellung eines Halbleiterbauelements
WO2013180244A1 (ja) 2012-05-31 2013-12-05 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH08236735A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
JP3762144B2 (ja) Soi基板の作製方法
JP3237888B2 (ja) 半導体基体及びその作製方法
JP3112126B2 (ja) 半導体物品の製造方法
US7629666B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
JPH05275329A (ja) 半導体素子基体とその作製方法
JP2002164520A (ja) 半導体ウェーハの製造方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JPWO2005024925A1 (ja) Soiウェーハの作製方法
JP3584945B2 (ja) Soi基板の製造方法
JP5009124B2 (ja) 半導体基板の製造方法
JP3287524B2 (ja) Soi基板の製造方法
JP2006165061A (ja) Soiウェーハの製造方法
EP1965413B1 (en) Method for manufacturing soi substrate
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP3528880B2 (ja) Soi基板の製造方法
JPH10326883A (ja) 基板及びその作製方法
JPH11354761A (ja) Soi基板及びその製造方法
JPH09162088A (ja) 半導体基板とその製造方法
JP3262190B2 (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板
JPH0964319A (ja) Soi基板およびその製造方法
JPH04346418A (ja) 半導体基材の作製方法
JP2850502B2 (ja) Soi基板の製造方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JPH08316442A (ja) Soi基板及びその製造方法
JP3262945B2 (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees