JPH0837204A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH0837204A JPH0837204A JP17265694A JP17265694A JPH0837204A JP H0837204 A JPH0837204 A JP H0837204A JP 17265694 A JP17265694 A JP 17265694A JP 17265694 A JP17265694 A JP 17265694A JP H0837204 A JPH0837204 A JP H0837204A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- conductor pattern
- semiconductor device
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 140
- 229910000679 solder Inorganic materials 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 229920001721 polyimide Polymers 0.000 description 17
- 239000009719 polyimide resin Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000004382 potting Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディングパッドの狭ピッチ化に際して
も、実装が容易で信頼性の高い半導体装置を提供する。 【構成】 本発明の第１の半導体装置の特徴は、表面に
導体パターン１を形成した絶縁性テープ２すなわちＴＡ
Ｂ基板の裏面側に、凹部に半導体チップ３を固着した熱
伝導性の支持基板４を搭載し、絶縁性テープの表面側
に、孔を介して表面側の前記導体パターン１に接続する
ように半田ボール５を配設したことにある。
も、実装が容易で信頼性の高い半導体装置を提供する。 【構成】 本発明の第１の半導体装置の特徴は、表面に
導体パターン１を形成した絶縁性テープ２すなわちＴＡ
Ｂ基板の裏面側に、凹部に半導体チップ３を固着した熱
伝導性の支持基板４を搭載し、絶縁性テープの表面側
に、孔を介して表面側の前記導体パターン１に接続する
ように半田ボール５を配設したことにある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置および半導
体装置の製造方法に係り、特に、ＳＢＣ（ソルダボール
コネクト）法を用いた半導体装置の実装に関する。
体装置の製造方法に係り、特に、ＳＢＣ（ソルダボール
コネクト）法を用いた半導体装置の実装に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、実装基
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、Ｓ
ＢＣ法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、Ｓ
ＢＣ法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。
【０００３】この一例として、図８に示すように、スル
ーホールを有し、両面に回路パターンの形成されたＰＣ
Ｂ基板１０１上に半導体チップ１０２を搭載し、ワイヤ
１０３によって電気的接続を行うとともに、該ＰＣＢ基
板１０１の裏面側にソルダーボール１０４を配設し、表
面側を封止樹脂１０５によって封止してなるいわゆるＰ
ＢＧＡ（Plate Ball Grid Aray）方式がある。
ーホールを有し、両面に回路パターンの形成されたＰＣ
Ｂ基板１０１上に半導体チップ１０２を搭載し、ワイヤ
１０３によって電気的接続を行うとともに、該ＰＣＢ基
板１０１の裏面側にソルダーボール１０４を配設し、表
面側を封止樹脂１０５によって封止してなるいわゆるＰ
ＢＧＡ（Plate Ball Grid Aray）方式がある。
【０００４】また、他の例として、図９に示すように両
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたス
ルーホールＨを介して裏面にソルダーボール２０４を配
設し、表面側を封止樹脂２０５によって封止してなるい
わゆるＴＢＧＡ（TapeBall Grid Aray ）方式がある。
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたス
ルーホールＨを介して裏面にソルダーボール２０４を配
設し、表面側を封止樹脂２０５によって封止してなるい
わゆるＴＢＧＡ（TapeBall Grid Aray ）方式がある。
【０００５】しかしながら、いずれも両面に回路パター
ンの形成されたＰＣＢ基板あるいはＴＡＢ基板（Tape A
utomated Bonding）を用いているため、コストが高いと
いう問題があった。また、近年ではパッドピッチは７５
μm から６０μm 程度と微細化が進む一方であり、上述
した２つの方式では、ソルダーボールの形成ピッチの微
細化が困難であるため、微細パターンの接続に対応でき
ないという問題があった。
ンの形成されたＰＣＢ基板あるいはＴＡＢ基板（Tape A
utomated Bonding）を用いているため、コストが高いと
いう問題があった。また、近年ではパッドピッチは７５
μm から６０μm 程度と微細化が進む一方であり、上述
した２つの方式では、ソルダーボールの形成ピッチの微
細化が困難であるため、微細パターンの接続に対応でき
ないという問題があった。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の方法では、コストが高くまた、ボンディングパッドの
狭ピッチ化に対応するのは困難であるという問題があっ
た。
の方法では、コストが高くまた、ボンディングパッドの
狭ピッチ化に対応するのは困難であるという問題があっ
た。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、ボンディングパッドの狭ピッチ化に際しても、実装
が容易で信頼性の高い半導体装置を提供することを目的
とする。
で、ボンディングパッドの狭ピッチ化に際しても、実装
が容易で信頼性の高い半導体装置を提供することを目的
とする。
【０００８】
【課題を解決するための手段】そこで本発明の第１の半
導体装置の特徴は、凹部を形成した熱伝導性の支持基板
に半導体チップを搭載するとともに、この半導体チップ
およびこの支持基板の凹部の周縁部にＴＡＢ基板の絶縁
性テープ面側を固着し、さらにこのＴＡＢ基板の導体パ
ターン形成面側に、孔を形成した絶縁膜を形成し、この
絶縁膜の裏面側に、孔を介して表面側の前記導体パター
ンに接続するように半田ボールを配設したことにある。
すなわち本発明の第１の半導体装置は、チップ搭載領域
に凹部を形成するとともに熱伝導性材料で構成された支
持基板と、前記支持基板の前記凹部に接着剤を介して固
着せしめられた半導体チップと、前記半導体チップと電
気的接続のなされた導体パターンを表面側に担持した絶
縁性テープからなり、裏面側を前記支持基板の前記凹部
の周縁部に固着せしめられたＴＡＢ基板と、前記絶縁性
テープの前記導体パターン形成面側を被覆する絶縁膜
と、前記絶縁膜に形成されたスルーホールを介して前記
導体パターンに接続せしめられ、前記絶縁膜表面に突出
せしめられた半田ボールとを具備している。
導体装置の特徴は、凹部を形成した熱伝導性の支持基板
に半導体チップを搭載するとともに、この半導体チップ
およびこの支持基板の凹部の周縁部にＴＡＢ基板の絶縁
性テープ面側を固着し、さらにこのＴＡＢ基板の導体パ
ターン形成面側に、孔を形成した絶縁膜を形成し、この
絶縁膜の裏面側に、孔を介して表面側の前記導体パター
ンに接続するように半田ボールを配設したことにある。
すなわち本発明の第１の半導体装置は、チップ搭載領域
に凹部を形成するとともに熱伝導性材料で構成された支
持基板と、前記支持基板の前記凹部に接着剤を介して固
着せしめられた半導体チップと、前記半導体チップと電
気的接続のなされた導体パターンを表面側に担持した絶
縁性テープからなり、裏面側を前記支持基板の前記凹部
の周縁部に固着せしめられたＴＡＢ基板と、前記絶縁性
テープの前記導体パターン形成面側を被覆する絶縁膜
と、前記絶縁膜に形成されたスルーホールを介して前記
導体パターンに接続せしめられ、前記絶縁膜表面に突出
せしめられた半田ボールとを具備している。
【０００９】望ましくは、この導体パターンは、その先
端が前記半導体チップのボンディングパッドの直上まで
延在せしめられ、前記ボンディングパッドに直接接続せ
しめられている。
端が前記半導体チップのボンディングパッドの直上まで
延在せしめられ、前記ボンディングパッドに直接接続せ
しめられている。
【００１０】また望ましくは、この導体パターンは、前
記半導体チップのボンディングパッドにボンディングワ
イヤを介して接続せしめられている。
記半導体チップのボンディングパッドにボンディングワ
イヤを介して接続せしめられている。
【００１１】さらに本発明の第２の特徴は、熱伝導性の
支持基板に凹部を形成しこの凹部に半導体チップを固着
したのち、片面に導体パターンを形成したＴＡＢ基板
を、導体パターン形成面側が外側となるように支持基板
の平坦面上に固着し、さらにこのＴＡＢ基板の導体パタ
ーン側を孔を有する絶縁膜で被覆し、この孔を介して表
面側の前記導体パターンに接続するように半田ボールを
配設するようにしたことにある。すなわち、チップ搭載
領域に凹部を形成してなる熱伝導性の支持基板を用意す
る基板形成工程と、前記支持基板の前記凹部に接着剤を
介して半導体チップを固着せしめる半導体チップ搭載工
程と、絶縁性テープ上に導体パターンを形成してなるＴ
ＡＢ基板を用意するＴＡＢ基板形成工程と、前記ＴＡＢ
基板を前記支持基板上に固着し、前記半導体チップとの
電気的接続を達成するＴＡＢ基板搭載工程と、さらにこ
の上層に、表面に複数の孔が穿設せしめられた絶縁膜を
形成する絶縁膜形成工程と、前記絶縁膜上に半田ボール
を載せ、加熱により前記孔内の導体パターンと前記半田
ボールとを固溶せしめ、前記半田ボールを固着せしめる
ボール固着工程とを含む。
支持基板に凹部を形成しこの凹部に半導体チップを固着
したのち、片面に導体パターンを形成したＴＡＢ基板
を、導体パターン形成面側が外側となるように支持基板
の平坦面上に固着し、さらにこのＴＡＢ基板の導体パタ
ーン側を孔を有する絶縁膜で被覆し、この孔を介して表
面側の前記導体パターンに接続するように半田ボールを
配設するようにしたことにある。すなわち、チップ搭載
領域に凹部を形成してなる熱伝導性の支持基板を用意す
る基板形成工程と、前記支持基板の前記凹部に接着剤を
介して半導体チップを固着せしめる半導体チップ搭載工
程と、絶縁性テープ上に導体パターンを形成してなるＴ
ＡＢ基板を用意するＴＡＢ基板形成工程と、前記ＴＡＢ
基板を前記支持基板上に固着し、前記半導体チップとの
電気的接続を達成するＴＡＢ基板搭載工程と、さらにこ
の上層に、表面に複数の孔が穿設せしめられた絶縁膜を
形成する絶縁膜形成工程と、前記絶縁膜上に半田ボール
を載せ、加熱により前記孔内の導体パターンと前記半田
ボールとを固溶せしめ、前記半田ボールを固着せしめる
ボール固着工程とを含む。
【００１２】望ましくは、前記基板形成工程は、金属基
板に絞り加工を行うことにより凹部を形成する工程を含
む。
板に絞り加工を行うことにより凹部を形成する工程を含
む。
【００１３】また望ましくは、前記絶縁膜形成工程は、
前記絶縁性テープ表面を感光性樹脂フィルムで被覆する
被覆工程と、フォトリソグラフィにより前記感光性樹脂
フィルムの所定の領域に孔を形成する穿孔工程とを含
む。
前記絶縁性テープ表面を感光性樹脂フィルムで被覆する
被覆工程と、フォトリソグラフィにより前記感光性樹脂
フィルムの所定の領域に孔を形成する穿孔工程とを含
む。
【００１４】また本発明の第３の半導体装置の特徴は、
チップ搭載領域に凹部を形成してなる熱伝導性基板に、
ＴＡＢテープの導体パターン形成面側が固着せしめら
れ、このＴＡＢテープの絶縁性テープに穿設された孔に
半田ボールが固着せしめられていることにある。すなわ
ち、チップ搭載領域に凹部を形成するとともに熱伝導性
材料で構成された支持基板と、前記支持基板の前記凹部
に接着剤を介して固着せしめられた半導体チップと、前
記導体パターンが前記半導体チップ搭載面側に位置する
ように、前記支持基板の前記凹部の周縁部に固着せしめ
られ、前記半導体チップと電気的接続がなされた導体パ
ターンを担持する絶縁性テープと、前記絶縁テープに形
成されたスルーホールを介して前記導体パターンに接続
せしめられ、前記絶縁性テープ表面に突出せしめられた
半田ボールとを具備している。
チップ搭載領域に凹部を形成してなる熱伝導性基板に、
ＴＡＢテープの導体パターン形成面側が固着せしめら
れ、このＴＡＢテープの絶縁性テープに穿設された孔に
半田ボールが固着せしめられていることにある。すなわ
ち、チップ搭載領域に凹部を形成するとともに熱伝導性
材料で構成された支持基板と、前記支持基板の前記凹部
に接着剤を介して固着せしめられた半導体チップと、前
記導体パターンが前記半導体チップ搭載面側に位置する
ように、前記支持基板の前記凹部の周縁部に固着せしめ
られ、前記半導体チップと電気的接続がなされた導体パ
ターンを担持する絶縁性テープと、前記絶縁テープに形
成されたスルーホールを介して前記導体パターンに接続
せしめられ、前記絶縁性テープ表面に突出せしめられた
半田ボールとを具備している。
【００１５】望ましくは、前記導体パターンは、前記半
導体チップのボンディングパッドの直上まで延在せしめ
られ、前記ボンディングパッドに直接接続せしめられて
いる。 また望ましくは、前記導体パターンは、前記半
導体チップのボンディングパッドにボンディングワイヤ
を介して接続せしめられている。
導体チップのボンディングパッドの直上まで延在せしめ
られ、前記ボンディングパッドに直接接続せしめられて
いる。 また望ましくは、前記導体パターンは、前記半
導体チップのボンディングパッドにボンディングワイヤ
を介して接続せしめられている。
【００１６】本発明の第４の半導体装置の製造方法の特
徴は、絶縁性テープ上に導体パターンを形成してなるＴ
ＡＢ基板上に、半導体チップを搭載した後、チップ搭載
領域に凹部を形成した熱伝導性の支持基板を、半導体チ
ップとＴＡＢ基板との両方を覆うように固着したことを
特徴とする。すなわち、チップ搭載領域に凹部を形成し
てなる熱伝導性の支持基板を用意する基板形成工程と、
絶縁性テープ上に導体パターンを形成してなるＴＡＢ基
板を用意するＴＡＢ基板形成工程と、前記ＴＡＢ基板の
導体パターン上に、半導体チップをフェ−スダウンで搭
載し直接接続により電気的接続を達成する半導体チップ
搭載工程と、前記支持基板の前記凹部に接着剤を介して
半導体チップを固着せしめるとともに、前記支持基板と
前記ＴＡＢ基板とを絶縁性接着剤を介し固着する支持基
板固着工程と、前記ＴＡＢ基板の絶縁性テープに複数の
孔を穿設する穿孔工程と、前記絶縁性テープ上に半田ボ
ールを載せ、加熱により前記孔内の導体パターンと前記
半田ボールとを固溶せしめ、前記半田ボールを固着せし
めるボール固着工程とを含む。
徴は、絶縁性テープ上に導体パターンを形成してなるＴ
ＡＢ基板上に、半導体チップを搭載した後、チップ搭載
領域に凹部を形成した熱伝導性の支持基板を、半導体チ
ップとＴＡＢ基板との両方を覆うように固着したことを
特徴とする。すなわち、チップ搭載領域に凹部を形成し
てなる熱伝導性の支持基板を用意する基板形成工程と、
絶縁性テープ上に導体パターンを形成してなるＴＡＢ基
板を用意するＴＡＢ基板形成工程と、前記ＴＡＢ基板の
導体パターン上に、半導体チップをフェ−スダウンで搭
載し直接接続により電気的接続を達成する半導体チップ
搭載工程と、前記支持基板の前記凹部に接着剤を介して
半導体チップを固着せしめるとともに、前記支持基板と
前記ＴＡＢ基板とを絶縁性接着剤を介し固着する支持基
板固着工程と、前記ＴＡＢ基板の絶縁性テープに複数の
孔を穿設する穿孔工程と、前記絶縁性テープ上に半田ボ
ールを載せ、加熱により前記孔内の導体パターンと前記
半田ボールとを固溶せしめ、前記半田ボールを固着せし
めるボール固着工程とを含む。
【００１７】
【作用】本発明によれば、凹部を形成した金属基板など
の熱伝導性基板に半導体チップを搭載しているため、放
熱性が極めて良好である。また、片面に導体パターンを
形成した絶縁性テープすなわちＴＡＢ基板を用いて実装
しているため、表面と裏面のパターンのマスク合わせの
必要もなくまた、スルーホールめっきも不要であり、絶
縁性テープあるいはこれを覆う絶縁膜に形成した孔に半
田ボールを充填し、加熱等により導体パターン表面に固
着するのみでよく、製造が容易かつ高精度で安価であ
る。さらに半導体チップ搭載面側が、支持基板によって
完全に被覆保護されているため、支持強度が向上し信頼
性が高いものとなる。
の熱伝導性基板に半導体チップを搭載しているため、放
熱性が極めて良好である。また、片面に導体パターンを
形成した絶縁性テープすなわちＴＡＢ基板を用いて実装
しているため、表面と裏面のパターンのマスク合わせの
必要もなくまた、スルーホールめっきも不要であり、絶
縁性テープあるいはこれを覆う絶縁膜に形成した孔に半
田ボールを充填し、加熱等により導体パターン表面に固
着するのみでよく、製造が容易かつ高精度で安価であ
る。さらに半導体チップ搭載面側が、支持基板によって
完全に被覆保護されているため、支持強度が向上し信頼
性が高いものとなる。
【００１８】本発明の第１の半導体装置によれば、凹部
を形成した金属基板などの熱伝導性基板上に半導体チッ
プを搭載しこれをＴＡＢ基板に接続し、表面を平坦にし
た状態で、孔を有する絶縁膜を形成し、この孔内に半田
ボールを固着するようにしているため、極めて高精度で
微細な半田ボールの形成が可能となり、パッドピッチを
微細化することが可能となる。望ましくは、ＴＡＢ基板
を半導体チップ上まで延ばし、ダイレクトボンディング
によって半導体チップとの電気的接続を達成するように
すれば、実装が極めて容易となる。また、ＴＡＢ基板と
半導体チップとの接続はワイヤボンディングを用いるよ
うにしてもよい。
を形成した金属基板などの熱伝導性基板上に半導体チッ
プを搭載しこれをＴＡＢ基板に接続し、表面を平坦にし
た状態で、孔を有する絶縁膜を形成し、この孔内に半田
ボールを固着するようにしているため、極めて高精度で
微細な半田ボールの形成が可能となり、パッドピッチを
微細化することが可能となる。望ましくは、ＴＡＢ基板
を半導体チップ上まで延ばし、ダイレクトボンディング
によって半導体チップとの電気的接続を達成するように
すれば、実装が極めて容易となる。また、ＴＡＢ基板と
半導体チップとの接続はワイヤボンディングを用いるよ
うにしてもよい。
【００１９】また、本発明の第２の半導体装置の製造方
法によれば、凹部を形成した熱伝導性基板上に半導体チ
ップを搭載したのち、これをＴＡＢ基板に接続し、表面
を平坦にした状態で、孔を有する絶縁膜で被覆し、この
孔内に、半田ボールを固着せしめることにより、極めて
容易に実装を行うことができる。望ましくはここで半田
ボールの形成に先だち、孔内にフラックス層を形成し、
このフラックス層上に半田ボールを供給し加熱すること
により、スルーホール内に露呈する導体パターンと固溶
状態になり、半田ボールはスルーホール内にのみ選択性
よく、良好に固着せしめられる。そして最後に、余剰の
フラックスを除去する工程を付加するようにしてもよ
い。このようにして高精度の半田ボールの形成が可能と
なる。
法によれば、凹部を形成した熱伝導性基板上に半導体チ
ップを搭載したのち、これをＴＡＢ基板に接続し、表面
を平坦にした状態で、孔を有する絶縁膜で被覆し、この
孔内に、半田ボールを固着せしめることにより、極めて
容易に実装を行うことができる。望ましくはここで半田
ボールの形成に先だち、孔内にフラックス層を形成し、
このフラックス層上に半田ボールを供給し加熱すること
により、スルーホール内に露呈する導体パターンと固溶
状態になり、半田ボールはスルーホール内にのみ選択性
よく、良好に固着せしめられる。そして最後に、余剰の
フラックスを除去する工程を付加するようにしてもよ
い。このようにして高精度の半田ボールの形成が可能と
なる。
【００２０】また本発明の第３の半導体装置によれば、
ＴＡＢ基板の導体パターン形成面側に半導体チップをダ
イレクトボンディングにより搭載するとともに、絶縁性
テープに孔を形成し、半田ボールを固着せしめているた
め、金属基板との接続が一度に行われ、またＴＡＢ基板
表面を絶縁膜で被覆する必要がなく、製造が容易であ
る。
ＴＡＢ基板の導体パターン形成面側に半導体チップをダ
イレクトボンディングにより搭載するとともに、絶縁性
テープに孔を形成し、半田ボールを固着せしめているた
め、金属基板との接続が一度に行われ、またＴＡＢ基板
表面を絶縁膜で被覆する必要がなく、製造が容易であ
る。
【００２１】さらに本発明の第４の半導体装置の製造方
法によれば、生産性が高く、製造が容易である。
法によれば、生産性が高く、製造が容易である。
【００２２】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００２３】本発明の第１の実施例の半導体装置は図１
に示すように、凹部を有する金属基板４と、この凹部に
搭載された半導体チップ３と、この凹部を覆うように、
金属基板および半導体チップの両方に接続され、片面に
導体パターン１を形成したＴＡＢ基板と、ＴＡＢ基板の
裏面側に突出せしめられた半田ボール５とから構成され
たことを特徴とするものである。ここでＴＡＢ基板は、
チップ搭載領域に開口を有する絶縁性テープ２の片面に
導体パターン１を形成して構成されている。そしてこの
ＴＡＢ基板の導体パターン形成面側は、半導体チップ３
を凹部に搭載した金属基板４が配設されている。また、
ＴＡＢ基板の裏面側は孔Ｈを有するポリイミド樹脂膜１
３で覆われ、この孔Ｈを介して、表面側の前記導体パタ
ーン１に接続するように半田ボール５が配設されポリイ
ミド樹脂膜１３上に突出せしめられている。さらに半導
体チップ３は金からなるボンディングワイヤ７を介して
導体パターン１に接続されている。また金属基板４はそ
の周縁部でポリイミド樹脂からなる絶縁性の接着剤６を
介してＴＡＢ基板に固着されておりまた、中央部の凹部
でもこの絶縁性接着剤を介して半導体チップ３に固着せ
しめられている。また、この孔Ｈは、格子状をなすよう
に全面に形成されている。
に示すように、凹部を有する金属基板４と、この凹部に
搭載された半導体チップ３と、この凹部を覆うように、
金属基板および半導体チップの両方に接続され、片面に
導体パターン１を形成したＴＡＢ基板と、ＴＡＢ基板の
裏面側に突出せしめられた半田ボール５とから構成され
たことを特徴とするものである。ここでＴＡＢ基板は、
チップ搭載領域に開口を有する絶縁性テープ２の片面に
導体パターン１を形成して構成されている。そしてこの
ＴＡＢ基板の導体パターン形成面側は、半導体チップ３
を凹部に搭載した金属基板４が配設されている。また、
ＴＡＢ基板の裏面側は孔Ｈを有するポリイミド樹脂膜１
３で覆われ、この孔Ｈを介して、表面側の前記導体パタ
ーン１に接続するように半田ボール５が配設されポリイ
ミド樹脂膜１３上に突出せしめられている。さらに半導
体チップ３は金からなるボンディングワイヤ７を介して
導体パターン１に接続されている。また金属基板４はそ
の周縁部でポリイミド樹脂からなる絶縁性の接着剤６を
介してＴＡＢ基板に固着されておりまた、中央部の凹部
でもこの絶縁性接着剤を介して半導体チップ３に固着せ
しめられている。また、この孔Ｈは、格子状をなすよう
に全面に形成されている。
【００２４】図２(a) 乃至(d) はこの半導体装置の製造
工程図である。
工程図である。
【００２５】まず、図２(a) に示すように、銅箔にニッ
ケルメッキ層を形成してなる金属基板４にディプレス加
工を行い、チップ搭載領域に凹部を形成する。次に膜厚
５０μm のポリイミド樹脂からなる絶縁性テープ２のチ
ップ搭載領域に開口Ｏを形成すると共に、厚さ１８μm
の銅箔を貼着し、この銅箔をフォトリソグラフィにより
パターニングした後、膜厚０．５μm ニッケルめっき層
および膜厚０．５μmの金めっき層を形成し導体パター
ン１を有するＴＡＢ基板を構成する。そしてこのＴＡＢ
基板を前記金属基板４の平坦部に絶縁性の接着剤として
ポリイミド樹脂６を介して固着する。さらにこの金属基
板４の前記凹部に絶縁性の接着剤としてポリイミド樹脂
６を介して半導体チップ３を固着し、この後ボンディン
グワイヤ７を介してこの半導体チップ３のボンディング
パッドと導体パターン１との間の電気的接続を行う。
ケルメッキ層を形成してなる金属基板４にディプレス加
工を行い、チップ搭載領域に凹部を形成する。次に膜厚
５０μm のポリイミド樹脂からなる絶縁性テープ２のチ
ップ搭載領域に開口Ｏを形成すると共に、厚さ１８μm
の銅箔を貼着し、この銅箔をフォトリソグラフィにより
パターニングした後、膜厚０．５μm ニッケルめっき層
および膜厚０．５μmの金めっき層を形成し導体パター
ン１を有するＴＡＢ基板を構成する。そしてこのＴＡＢ
基板を前記金属基板４の平坦部に絶縁性の接着剤として
ポリイミド樹脂６を介して固着する。さらにこの金属基
板４の前記凹部に絶縁性の接着剤としてポリイミド樹脂
６を介して半導体チップ３を固着し、この後ボンディン
グワイヤ７を介してこの半導体チップ３のボンディング
パッドと導体パターン１との間の電気的接続を行う。
【００２６】そして図２(b) に示すように、この上層に
前記半導体チップ３を完全に覆うようにポリイミド樹脂
膜１３を塗布し、フォトリソグラフィにより面全体に格
子状をなすようにピッチ１．２７mm、孔径０．６５mmの
孔Ｈを形成する。
前記半導体チップ３を完全に覆うようにポリイミド樹脂
膜１３を塗布し、フォトリソグラフィにより面全体に格
子状をなすようにピッチ１．２７mm、孔径０．６５mmの
孔Ｈを形成する。
【００２７】この後図２(c) に示すようにこの孔Ｈ内に
フラックスを印刷し、Ｐｂ１０％、Ｓｎ９０％の半田か
らなる直径０．７mmの半田ボール５を供給し、３２０℃
１０秒間（ピーク温度維持時間）の加熱工程を経て、表
面を導体パターン１に固着する。
フラックスを印刷し、Ｐｂ１０％、Ｓｎ９０％の半田か
らなる直径０．７mmの半田ボール５を供給し、３２０℃
１０秒間（ピーク温度維持時間）の加熱工程を経て、表
面を導体パターン１に固着する。
【００２８】そして最後に必要に応じて、イソプロピル
アルコール（ＩＰＡ）に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。
アルコール（ＩＰＡ）に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。
【００２９】このようにして低コストでかつ高精度の半
田ボールが形成される。
田ボールが形成される。
【００３０】なお、ここで絶縁膜としてポリイミド樹脂
膜１３を塗布したのちに孔を形成したが、あらかじめ孔
を形成してなる樹脂膜を貼着したりあるいは、パターン
印刷により絶縁膜を形成するようにしてもよい。またＴ
ＡＢ基板２上のみポリイミド樹脂膜１３を形成し、半導
体チップ搭載領域はポッティングにより樹脂を充填する
ようにしてもよい。
膜１３を塗布したのちに孔を形成したが、あらかじめ孔
を形成してなる樹脂膜を貼着したりあるいは、パターン
印刷により絶縁膜を形成するようにしてもよい。またＴ
ＡＢ基板２上のみポリイミド樹脂膜１３を形成し、半導
体チップ搭載領域はポッティングにより樹脂を充填する
ようにしてもよい。
【００３１】また、孔ピッチや孔径は前記実施例に限定
されることなく適宜変形可能であり、例えば格子ピッチ
が１mmであれば、孔径は０．５５mm、格子ピッチが１．
５mmであれば、孔径は０．７５mmというふうに適宜変更
可能である。
されることなく適宜変形可能であり、例えば格子ピッチ
が１mmであれば、孔径は０．５５mm、格子ピッチが１．
５mmであれば、孔径は０．７５mmというふうに適宜変更
可能である。
【００３２】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００３３】また、前記実施例では金属基板を用いた
が、アルミナ基板など熱伝導性の良好な基板であれば他
の材料を用いても良いことはいうまでもない。
が、アルミナ基板など熱伝導性の良好な基板であれば他
の材料を用いても良いことはいうまでもない。
【００３４】さらにまた、前記実施例では、支持基板を
絞り加工で形成したが、図３に変形例を示すように金属
基板４の凹部を、フライス加工によって形成したザグリ
で構成した金属基板１１を用いるようにしてもよい。こ
こでは半導体チップ３と金属基板との接続はシルバーペ
ーストと呼ばれる導電性接着剤１２で達成している。ま
た前記実施例では半導体チップの表面側はＴＡＢ基板上
と一体的に形成したポリイミド樹脂膜１３で被覆した
が、この例では、ポリイミド樹脂膜１３形成後にポッテ
ィング樹脂８で被覆するようにしている。
絞り加工で形成したが、図３に変形例を示すように金属
基板４の凹部を、フライス加工によって形成したザグリ
で構成した金属基板１１を用いるようにしてもよい。こ
こでは半導体チップ３と金属基板との接続はシルバーペ
ーストと呼ばれる導電性接着剤１２で達成している。ま
た前記実施例では半導体チップの表面側はＴＡＢ基板上
と一体的に形成したポリイミド樹脂膜１３で被覆した
が、この例では、ポリイミド樹脂膜１３形成後にポッテ
ィング樹脂８で被覆するようにしている。
【００３５】また図４に示すように、金属基板２１とし
てプレス加工により半抜き状態にして凹部を形成したも
のを用いるようにしても良い。
てプレス加工により半抜き状態にして凹部を形成したも
のを用いるようにしても良い。
【００３６】次に本発明の第２の実施例としてダイレク
トボンディングの一例を説明する。この例では図１に示
した第１の実施例において、ワイヤボンディングに代え
てダイレクトボンディングを用いたことを特徴とするも
ので図５に示すように、導体パターン１が半導体チップ
３のボンディングパッド上まで伸長し、先端に形成され
たバンプ９を介して該ボンディングパッドに直接接合さ
れており、他の部分については前記第１の実施例と同様
に形成する。８はポリイミド樹脂などから構成されるポ
ッティング樹脂である。
トボンディングの一例を説明する。この例では図１に示
した第１の実施例において、ワイヤボンディングに代え
てダイレクトボンディングを用いたことを特徴とするも
ので図５に示すように、導体パターン１が半導体チップ
３のボンディングパッド上まで伸長し、先端に形成され
たバンプ９を介して該ボンディングパッドに直接接合さ
れており、他の部分については前記第１の実施例と同様
に形成する。８はポリイミド樹脂などから構成されるポ
ッティング樹脂である。
【００３７】かかる構成によれば、極めて容易に実装が
可能である。
可能である。
【００３８】なおこの例では凹部の深さと半導体チップ
の厚さなどを調整し、表面が平坦となるようにする必要
があるが、かかる構成によれば、導体パターン１が可撓
性を有しているため、わずかの深さの差は吸収し、極め
て容易に実装が可能でありかつ、これにより極めて信頼
性が高く低コストの半導体装置を得ることが可能とな
る。また半導体チップと金属基板との間の接続を絶縁性
接着剤に代えて、シルバーペーストと指称される導電性
接着剤を介して固着することによりさらに放熱性が向上
する。
の厚さなどを調整し、表面が平坦となるようにする必要
があるが、かかる構成によれば、導体パターン１が可撓
性を有しているため、わずかの深さの差は吸収し、極め
て容易に実装が可能でありかつ、これにより極めて信頼
性が高く低コストの半導体装置を得ることが可能とな
る。また半導体チップと金属基板との間の接続を絶縁性
接着剤に代えて、シルバーペーストと指称される導電性
接着剤を介して固着することによりさらに放熱性が向上
する。
【００３９】また、絶縁性テープの裏面側に形成される
樹脂膜は必ずしもポリイミド樹脂である必要はなく、エ
ポキシ樹脂あるいは感光性樹脂膜をもちいてもよい。ま
た、パターン印刷法により孔を形成しても良い。
樹脂膜は必ずしもポリイミド樹脂である必要はなく、エ
ポキシ樹脂あるいは感光性樹脂膜をもちいてもよい。ま
た、パターン印刷法により孔を形成しても良い。
【００４０】次に本発明の第３の実施例の半導体装置
は、図６に示すように、ＴＡＢ基板の導体パターン１形
成面側が半導体チップ３側となるようにし、該導体パタ
ーン１にダイレクトボンディングにより半導体チップを
接続し、さらにこのＴＡＢ基板の絶縁性テープに孔Ｈを
形成し、この孔Ｈ内に露呈する導体パターン１に半田ボ
ールを固着したことを特徴とするものである。ここで金
属基板４と半導体チップの裏面は導電性接着剤であるシ
ルバーペースト１２を介して固着されている。金属基板
４など他の部分については前記第１の実施例と同様に形
成されている。
は、図６に示すように、ＴＡＢ基板の導体パターン１形
成面側が半導体チップ３側となるようにし、該導体パタ
ーン１にダイレクトボンディングにより半導体チップを
接続し、さらにこのＴＡＢ基板の絶縁性テープに孔Ｈを
形成し、この孔Ｈ内に露呈する導体パターン１に半田ボ
ールを固着したことを特徴とするものである。ここで金
属基板４と半導体チップの裏面は導電性接着剤であるシ
ルバーペースト１２を介して固着されている。金属基板
４など他の部分については前記第１の実施例と同様に形
成されている。
【００４１】次にこの半導体装置の製造工程について説
明する。
明する。
【００４２】図７(a) に示すように、まず膜厚５０μm
のポリイミドテープに打ち抜きにより格子状をなすよう
に孔Ｈを形成し、この絶縁性テープ２を形成する。
のポリイミドテープに打ち抜きにより格子状をなすよう
に孔Ｈを形成し、この絶縁性テープ２を形成する。
【００４３】次いで、図７(b) に示すように、フォトリ
ソグラフィによりパターニングしたＣｕ箔をこの絶縁性
テープの孔Ｈの開口を覆うように接着剤を介して貼着
し、この後無電解めっきを行うことによりこのＣｕパタ
ーン上にＮｉ層およびＡｕ層を形成して３層構造の導体
パターン１を形成するとともにボンディング領域に金バ
ンプ９を形成する。このとき導体パターン１は孔Ｈ内に
露呈しているためこの領域ではＣｕの両面にＮｉ層およ
びＡｕ層の形成された５層構造となっている。
ソグラフィによりパターニングしたＣｕ箔をこの絶縁性
テープの孔Ｈの開口を覆うように接着剤を介して貼着
し、この後無電解めっきを行うことによりこのＣｕパタ
ーン上にＮｉ層およびＡｕ層を形成して３層構造の導体
パターン１を形成するとともにボンディング領域に金バ
ンプ９を形成する。このとき導体パターン１は孔Ｈ内に
露呈しているためこの領域ではＣｕの両面にＮｉ層およ
びＡｕ層の形成された５層構造となっている。
【００４４】さらに図７(c) に示すように、このように
して形成されたＴＡＢ基板の絶縁性テープ２側に支持台
Ｑをあてて補強した状態で、この導体パターン上に半導
体チップ３のボンディングパッドが対応するように位置
決めを行いバンプ９を介してＴＡＢ基板上の導体パター
ン１と半導体チップ３とを接続する。
して形成されたＴＡＢ基板の絶縁性テープ２側に支持台
Ｑをあてて補強した状態で、この導体パターン上に半導
体チップ３のボンディングパッドが対応するように位置
決めを行いバンプ９を介してＴＡＢ基板上の導体パター
ン１と半導体チップ３とを接続する。
【００４５】一方図７(d) に示すように、両面にＮｉめ
っき層を形成してなるＣｕ板を金属基板４として使用
し、これに絞り加工を行うことにより半導体チップ搭載
領域に凹部を形成し、この金属基板４上の凹部に、シル
バーペースト１２を塗布するとともに、凹部周縁の平坦
領域にポリイミド樹脂からなる絶縁性接着剤６を塗布し
たものを用意する。
っき層を形成してなるＣｕ板を金属基板４として使用
し、これに絞り加工を行うことにより半導体チップ搭載
領域に凹部を形成し、この金属基板４上の凹部に、シル
バーペースト１２を塗布するとともに、凹部周縁の平坦
領域にポリイミド樹脂からなる絶縁性接着剤６を塗布し
たものを用意する。
【００４６】そして図７(e) に示すように、この金属基
板４を、半導体チップ３を搭載したＴＡＢ基板上に位置
決めし、加圧しつつ加熱することにより、金属基板と半
導体チップ３およびＴＡＢ基板とを固着する。そしてさ
らに中央部の半導体チップ搭載領域はポリイミド樹脂８
などをポッティングなどにより充填する。
板４を、半導体チップ３を搭載したＴＡＢ基板上に位置
決めし、加圧しつつ加熱することにより、金属基板と半
導体チップ３およびＴＡＢ基板とを固着する。そしてさ
らに中央部の半導体チップ搭載領域はポリイミド樹脂８
などをポッティングなどにより充填する。
【００４７】そして最後に、図７(f) に示すように、支
持台Ｑから外し、ＴＡＢ基板が上にくるようにして、絶
縁性テープに穿設された孔内に半田ボールを載置し加熱
することにより、半田ボールを導体パターン１に固着す
る。このとき孔内に露呈する導体パターン表面もＡｕ層
で覆われているため、パターンの裏面ではあるが、表面
側と同一の条件となっており、接着性が良好である。
持台Ｑから外し、ＴＡＢ基板が上にくるようにして、絶
縁性テープに穿設された孔内に半田ボールを載置し加熱
することにより、半田ボールを導体パターン１に固着す
る。このとき孔内に露呈する導体パターン表面もＡｕ層
で覆われているため、パターンの裏面ではあるが、表面
側と同一の条件となっており、接着性が良好である。
【００４８】このようにして形成された半導体装置は、
製造が容易でかつ高精度の半田パターンが形成されてお
り、しかも低コストである。
製造が容易でかつ高精度の半田パターンが形成されてお
り、しかも低コストである。
【００４９】なお、前記第３の実施例ではダイレクトボ
ンディングによって形成したが、図８に第４の実施例を
示すようにワイヤボンディングによって半導体チップと
導体パターンとの接続を達成しても良い。この場合はＴ
ＡＢ基板を金属基板４の平坦部から凹部にやや張り出し
たかたちで接続し、この表面の導体パターン１をボンデ
ィングワイヤ７を介して半導体チップに接続している。
この場合は、半導体チップを搭載した金属基板上に、あ
らかじめ表面の導体パターン１にボンディングワイヤの
一端をボンディングしたＴＡＢ基板を固着し、この後こ
のボンディングワイヤの他端を半導体チップ側にボンデ
ィングする。
ンディングによって形成したが、図８に第４の実施例を
示すようにワイヤボンディングによって半導体チップと
導体パターンとの接続を達成しても良い。この場合はＴ
ＡＢ基板を金属基板４の平坦部から凹部にやや張り出し
たかたちで接続し、この表面の導体パターン１をボンデ
ィングワイヤ７を介して半導体チップに接続している。
この場合は、半導体チップを搭載した金属基板上に、あ
らかじめ表面の導体パターン１にボンディングワイヤの
一端をボンディングしたＴＡＢ基板を固着し、この後こ
のボンディングワイヤの他端を半導体チップ側にボンデ
ィングする。
【００５０】さらにまたこの変形例として図９に示すよ
うに、導体パターン１のみを張り出した形で形成しても
よい。この場合は、半導体チップを搭載した金属基板４
上にＴＡＢ基板を固着し、この後ボンディングを行うよ
うにすれば良い。
うに、導体パターン１のみを張り出した形で形成しても
よい。この場合は、半導体チップを搭載した金属基板４
上にＴＡＢ基板を固着し、この後ボンディングを行うよ
うにすれば良い。
【００５１】さらに図６に示した第３の実施例の変形例
として図１０に示すように金属基板４の凹部を含む表面
をＴＡＢ基板で覆ってしまうようにしてもよい。この場
合は金属基板４に半導体チップ３を搭載した後、半導体
チップ３の周縁の凹部、およびボンディングパッドを除
く半導体チップ表面に、凹部を埋める程度の量の熱収縮
性樹脂８ｐを塗布しておき、ＴＡＢ基板を導体パターン
１形成面側を内側にして位置決めをおこない加圧しつつ
加熱硬化せしめる。そして同様にして半田ボールを形成
する。これにより極めて容易に信頼性の高い半導体装置
を得ることができる。
として図１０に示すように金属基板４の凹部を含む表面
をＴＡＢ基板で覆ってしまうようにしてもよい。この場
合は金属基板４に半導体チップ３を搭載した後、半導体
チップ３の周縁の凹部、およびボンディングパッドを除
く半導体チップ表面に、凹部を埋める程度の量の熱収縮
性樹脂８ｐを塗布しておき、ＴＡＢ基板を導体パターン
１形成面側を内側にして位置決めをおこない加圧しつつ
加熱硬化せしめる。そして同様にして半田ボールを形成
する。これにより極めて容易に信頼性の高い半導体装置
を得ることができる。
【００５２】
【発明の効果】以上説明してきたように、本発明によれ
ば、低コスト化および信頼性の向上をはかることが可能
となる。
ば、低コスト化および信頼性の向上をはかることが可能
となる。
【図１】本発明の第１の実施例の半導体装置を示す図
【図２】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図３】本発明の第１の実施例の半導体装置の変形例を
示す図
示す図
【図４】本発明の第１の実施例の半導体装置の変形例を
示す図
示す図
【図５】本発明の第２の実施例の半導体装置を示す図
【図６】本発明の第３の実施例の半導体装置を示す図
【図７】本発明の第３の実施例の半導体装置の製造工程
を示す図
を示す図
【図８】本発明の第４の実施例の半導体装置を示す図
【図９】本発明の第４の実施例の半導体装置の変形例を
示す図
示す図
【図１０】本発明の第３の実施例の半導体装置の変形例
を示す図
を示す図
【図１１】従来例の半導体装置を示す図
【図１２】従来例の半導体装置を示す図
１ 導体パターン ２ 絶縁性テープ ３ 半導体チップ ４ 金属基板 ５ 半田ボール ６ 絶縁性接着剤 ７ ボンディングワイヤ ８ 封止樹脂（ポッティング樹脂） ８ｐ 熱収縮性樹脂 ９ バンプ １１ 金属基板 １２ 導電性接着剤 １３ 絶縁膜（ポリイミド樹脂膜） ２１ 金属基板 １０１ ＰＣＢ基板 １０２ 半導体チップ １０３ ワイヤ １０４ ソルダーボール（半田ボール） １０５ 封止樹脂 ２０１ ＴＡＢテープ ２０２ 半導体チップ ２０３ 支持体 ２０４ ソルダーボール（半田ボール） ２０５ 封止樹脂
Claims (10)
- 【請求項１】 チップ搭載領域に凹部を形成するととも
に熱伝導性材料で構成された支持基板と、 前記支持基板の前記凹部に接着剤を介して固着せしめら
れた半導体チップと、 前記半導体チップと電気的接続のなされた導体パターン
を表面側に担持した絶縁性テープからなり、この絶縁性
テープの裏面側を前記支持基板の前記凹部の周縁部に固
着せしめたＴＡＢ基板と、 前記絶縁性テープの前記導体パターン形成面側を被覆す
る絶縁膜と、 前記絶縁膜に形成されたスルーホールを介して前記導体
パターンに接続せしめられ、前記絶縁膜表面に突出せし
められた半田ボールとを具備したことを特徴とする半導
体装置。 - 【請求項２】 前記導体パターンは、その先端が前記半
導体チップのボンディングパッドの直上まで延在せしめ
られ、前記ボンディングパッドに直接接続せしめられて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記導体パターンは、ボンディングワイ
ヤを介して前記半導体チップのボンディングパッドに接
続せしめられていることを特徴とする請求項１記載の半
導体装置。 - 【請求項４】 チップ搭載領域に凹部を形成してなる熱
伝導性の支持基板を用意する基板形成工程と、 前記支持基板の前記凹部に接着剤を介して半導体チップ
を固着せしめる半導体チップ搭載工程と、 絶縁性テープ上に導体パターンを形成してなるＴＡＢ基
板を用意するＴＡＢ基板形成工程と、 前記ＴＡＢ基板を前記支持基板上に固着し、前記半導体
チップとの電気的接続を達成するＴＡＢ基板搭載工程
と、 さらにこの上層に、表面に複数の孔が穿設せしめられた
絶縁膜を形成する絶縁膜形成工程と、 前記絶縁膜上に半田ボールを載せ、加熱により前記孔内
の導体パターンと前記半田ボールとを固溶せしめ、前記
半田ボールを固着せしめるボール固着工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項５】 前記基板形成工程は、金属基板に絞り加
工を行うことにより凹部を形成する工程を含むことを特
徴とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記絶縁膜形成工程は、 前記絶縁性テープ表面を感光性樹脂フィルムで被覆する
被覆工程と、 フォトリソグラフィにより前記感光性樹脂フィルムの所
定の領域に孔を形成する穿孔工程とを含むことを特徴と
する請求項４記載の半導体装置の製造方法。 - 【請求項７】 チップ搭載領域に凹部を形成するととも
に熱伝導性材料で構成された支持基板と、 前記支持基板の前記凹部に接着剤を介して固着せしめら
れた半導体チップと、 前記半導体チップと電気的接続のなされた導体パターン
を前記支持基板側に担持した絶縁性テープからなり、前
記支持基板の前記凹部の周縁部に固着せしめられたＴＡ
Ｂ基板と、 前記絶縁テープに形成されたスルーホールを介して前記
導体パターンに接続するとともに、前記絶縁性テープ表
面に突出した半田ボールとを具備したことを特徴とする
半導体装置。 - 【請求項８】 前記導体パターンは、前記半導体チップ
のボンディングパッドの直上まで延在せしめられ、前記
ボンディングパッドに直接接続せしめられていることを
特徴とする請求項７記載の半導体装置。 - 【請求項９】 前記導体パターンは、ボンディングワイ
ヤを介して前記半導体チップのボンディングパッドに接
続せしめられていることを特徴とする請求項７記載の半
導体装置。 - 【請求項１０】 チップ搭載領域に凹部を形成してなる
熱伝導性の支持基板を用意する基板形成工程と、 絶縁性テープ上に導体パターンを形成してなるＴＡＢ基
板を用意するＴＡＢ基板形成工程と、 前記ＴＡＢ基板の導体パターン上に、半導体チップをフ
ェ−スダウンで搭載し直接接続により電気的接続を達成
する半導体チップ搭載工程と、 前記支持基板の前記凹部に接着剤を介して半導体チップ
を固着せしめるとともに、前記支持基板と前記ＴＡＢ基
板とを絶縁性接着剤を介して固着する支持基板固着工程
と、 前記ＴＡＢ基板の絶縁性テープに複数の孔を穿設する穿
孔工程と、 前記絶縁性テープ上に半田ボールを載せ、加熱により前
記孔内の導体パターンと前記半田ボールとを固溶せし
め、前記半田ボールを固着せしめるボール固着工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17265694A JPH0837204A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置および半導体装置の製造方法 |
| US08/757,639 US5717252A (en) | 1994-07-25 | 1996-12-02 | Solder-ball connected semiconductor device with a recessed chip mounting area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17265694A JPH0837204A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837204A true JPH0837204A (ja) | 1996-02-06 |
Family
ID=15945948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17265694A Pending JPH0837204A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837204A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404070B1 (en) | 1999-08-03 | 2002-06-11 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
| DE19802575B4 (de) * | 1997-01-25 | 2005-10-13 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils |
| WO2012165265A1 (ja) * | 2011-05-27 | 2012-12-06 | 日立化成工業株式会社 | 基板及びその製造方法、放熱基板、並びに、放熱モジュール |
-
1994
- 1994-07-25 JP JP17265694A patent/JPH0837204A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19802575B4 (de) * | 1997-01-25 | 2005-10-13 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils |
| US6404070B1 (en) | 1999-08-03 | 2002-06-11 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
| WO2012165265A1 (ja) * | 2011-05-27 | 2012-12-06 | 日立化成工業株式会社 | 基板及びその製造方法、放熱基板、並びに、放熱モジュール |
| CN103748672A (zh) * | 2011-05-27 | 2014-04-23 | 日立化成株式会社 | 基板及其制造方法、散热基板、以及散热组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3549294B2 (ja) | 半導体装置及びその実装構造 | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| JP2003197856A (ja) | 半導体装置 | |
| JP2002083904A (ja) | 半導体装置およびその製造方法 | |
| KR100404061B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3668101B2 (ja) | 半導体装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP2002158315A (ja) | 半導体装置およびその製造方法 | |
| JP2005044989A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2810130B2 (ja) | 半導体パッケージ | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP2002083890A (ja) | 半導体モジュール | |
| JP2000299399A (ja) | 半導体装置 | |
| KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 |