[go: up one dir, main page]

JPH08213343A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08213343A
JPH08213343A JP7014688A JP1468895A JPH08213343A JP H08213343 A JPH08213343 A JP H08213343A JP 7014688 A JP7014688 A JP 7014688A JP 1468895 A JP1468895 A JP 1468895A JP H08213343 A JPH08213343 A JP H08213343A
Authority
JP
Japan
Prior art keywords
thin film
refractory metal
semiconductor device
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7014688A
Other languages
English (en)
Inventor
Takaaki Miyamoto
孝章 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7014688A priority Critical patent/JPH08213343A/ja
Priority to US08/590,671 priority patent/US5831335A/en
Priority to KR1019960001977A priority patent/KR960030339A/ko
Publication of JPH08213343A publication Critical patent/JPH08213343A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【構成】 Ｓｉ基板１に臨むコンタクト・ホール３が開
口されてなるウェハに対して、ＴｉＣｌ4 とＨ2 との混
合ガスを用いたプラズマＣＶＤを行うに際し、ＴｉＣｌ
4 に由来する反応種のＳｉ基板１への吸着反応よりもＨ
2 に由来する反応種のＳｉ基板１への吸着反応の方が優
先するごとくＨ2 を大過剰とすることにより、ＴｉＣｌ
4 に比してＨ2 によるＣｌの脱離が容易であるＴｉＣｌ
2 * の生成を促進させ、Ｃｌ含有量が１重量％以下のＴ
ｉ薄膜５を成膜する。 【効果】 Ｓｉ基板１にダメージを与えることなく、ウ
ェハ周辺部のコンタクト・ホール３内にも均一な膜厚に
てＴｉ薄膜５を成膜することができるため、優れたカバ
レージ、低抵抗のオーミック・コンタクト、低リーク電
流のバリヤメタルとすることができる。また、この上に
設けられる配線材料層の信頼性も確保することができる
ため、デバイスの信頼性が大幅に向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン基板上に高融
点金属薄膜および／または高融点金属シリサイド薄膜が
成膜されてなる半導体装置に関する。また、このような
薄膜を、高融点金属ハロゲン化物を用いたＣＶＤ（化学
的気相成長法）によって、カバレージよく、且つ基体に
ダメージを与えずに成膜できる半導体装置の製造方法に
関する。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいては、
シリコン（Ｓｉ）基板に臨むコンタクト・ホール内にア
ルミニウム（Ａｌ）系材料やタングステン（Ｗ）等の金
属配線材料を埋め込むに際して、予め、該コンタクト・
ホールの少なくとも底面および側壁面に予めチタン（Ｔ
ｉ）薄膜を成膜しておくことが一般的に行われている。
【０００３】このＴｉ薄膜は、上記コンタクト・ホール
内にＡｌ系材料が埋め込まれる場合には、ＡｌとＳｉと
の合金化反応を防止するためのバリヤメタルとして機能
し、該コンタクト・ホール内にＷ系材料が埋め込まれる
場合には、密着層として機能するものである。但し、Ｔ
ｉ薄膜は低抵抗のオーミック・コンタクトを達成する観
点からは優れた材料であるものの、単独ではバリヤメタ
ルまたは密着層としての機能を十分に果たし得ないた
め、通常、該Ｔｉ薄膜上にＴｉＮ薄膜が積層された状態
で用いられる。
【０００４】ところで、半導体装置の高集積化に伴い、
コンタクト・ホールのアスペクト比が増大する中、直径
０．２５μｍ、アスペクト比４といった微細なコンタク
ト・ホール内に上記Ｔｉ薄膜をカバレージよく成膜する
ためには、ハニカム状のコリメータを用いることによっ
てスパッタ粒子の垂直成分を強めたコリメーションスパ
ッタ法や、ターゲットとウェハとの距離を離すことによ
ってスパッタ粒子の垂直成分を強めた遠距離スパッタ法
が適用されている。
【０００５】ところが、このようなスパッタ法によって
も、アスペクト比が５を越えるようなコンタクト・ホー
ルに対して、その底面に必要な膜厚のＴｉ薄膜を成膜す
ることは困難である。このため、最近では、カバレージ
に優れたＣＶＤ法を適用することが検討され始めてい
る。例えば、有磁場マイクロ波プラズマＣＶＤ装置（以
下、ＥＣＲ−ＣＶＤ装置と称する。）を用いると、下記
の反応式（１） ＴｉＣｌ4 ＋ ２Ｈ2 → Ｔｉ ＋ ４ＨＣｌ ・・・（１） のごとく、ＴｉＣｌ4 に代表されるハロゲン化物ガスを
水素（Ｈ2 ）ガスにて還元することによって、Ｔｉ薄膜
を成膜することができる。
【０００６】また、ＥＣＲ−ＣＶＤ装置を用いれば、比
較的低温での成膜が可能となり、優れた膜質の薄膜が得
られる。中でも、プラズマの生成室と成膜室とが分離さ
れた発散磁界型の装置を用いると、プラズマ生成が安定
化するため、安定した成膜を行うことができる。なお、
ＣＶＤ法を適用すれば、上述したような原料ガスに窒素
系ガスを含有させることにより、ＴｉＮ薄膜を連続成膜
することも容易である。
【０００７】
【発明が解決しようとする課題】しかしながら、実際に
発散磁界型のＥＣＲ−ＣＶＤ装置を用いてＴｉ薄膜を成
膜すると、以下のような問題が生じる。即ち、図９に示
されるように、Ｓｉ基板１０１上の層間絶縁膜１０２に
コンタクト・ホール１０３が開口されたウェハに対し
て、ＴｉＣｌ4 ガスとＨ2 ガスとを用いてプラズマＣＶ
Ｄを行うと、コンタクト・ホール１０３の内部に成膜さ
れたＴｉ薄膜１０５の膜厚が非対称となってしまう。具
体的には、あるコンタクト・ホール１０３の内部では、
その側壁面に成膜されたＴｉ薄膜１０５の膜厚が均一で
ない。また、該コンタクト・ホール１０３の底部では、
堆積したＴｉがＳｉ基板１０１との界面で即座にシリサ
イド化するが、この底部に堆積するＴｉの量自体が不均
一であるため、底部に形成されるＴｉＳｉ2 薄膜１０６
の膜厚も不均一となる。しかも、このようなコンタクト
・ホール１０３内において上記膜厚が非対称となる度合
は、ウェハ周辺部のコンタクト・ホール１０３ほど大き
くなっている。
【０００８】これは、発散磁界型のＥＣＲ−ＣＶＤ装置
においては、ウェハ周辺部ではプラズマ流が発散するた
めに、プラズマ流に対してシャドウ部となる領域に、プ
ラズマによって生成した反応種が入り込みにくくなるか
らである。これを解決するために、成膜室の外部に永久
磁石を配して該成膜室内にカスプ磁場やミラー磁場を形
成することによって、プラズマ流の広がりを抑制する方
法が採られている。しかしながら、例えば、ＴｉＣｌ4
の反応種として生成したＴｉイオンは質量が重いため、
プラズマ流に沿って動きにくい。そして、プラズマ流に
沿って動く電子（ｅ- ）とプラズマ流から外れて移動す
るＴｉイオンとの間に生じる電界がイオンの運動エネル
ギーの分散を大きくするため、Ｔｉイオンの入射方向に
バラツキを生じさせる。このため、上述のようにしてプ
ラズマ流の広がりを抑制しても、Ｔｉ薄膜１０５の膜厚
を均一化することはできなかった。
【０００９】また、Ｔｉ薄膜１０５の成膜時には、図１
０に示されるように、Ｓｉ基板１０１がエッチングされ
て浸食部１０４が生じてしまうという問題も起こる。Ｓ
ｉ基板１０１がエッチングされるのは、本来、前述した
反応式（１）のごとくＨ2 によって還元されるはずのＴ
ｉＣｌ4 が、下記の反応式（２） ＴｉＣｌ4 ＋ Ｓｉ → Ｔｉ ＋ ＳｉＣｌ4 ・・・（２） のごとく、Ｓｉによって還元されてしまっているからで
ある。
【００１０】Ｈ−Ｃｌ間の結合エネルギーは４３１ｋＪ
／モル、Ｓｉ−Ｃｌ間の結合エネルギーは３２２ｋＪ／
モルであり、ＳｉよりもＨ2 の方がＴｉＣｌ4 を還元す
る能力が強いにも関わらず、上述のようにＳｉ基板１０
１がエッチングされてしまうのは、ＴｉＣｌ4 ガスのＨ
2 ガスへの吸着確率よりも、ＴｉＣｌ4 ガスのＳｉ基板
１０１への吸着確率の方が高いためであると考えられ
る。
【００１１】特に、Ｓｉ基板１０１上に自然酸化膜が不
均一に残っている場合には、この自然酸化膜の薄い部分
を突き抜けて、ＳｉとＴｉＣｌ4 との反応が不均一に進
行してしまう。また、コンタクト・ホール１０３の底部
に露出するＳｉ基板１０１の表層部には不純物が拡散さ
れているため、上述したような反応によるエッチングが
激しく起こり、コンタクト抵抗の増大、リーク電流の増
大といった問題もが引き起こされる。
【００１２】さらに、Ｈ2 によってＴｉＣｌ4 が十分に
還元されないと、Ｔｉ薄膜１０５やＴｉＳｉ2 膜１０６
内に残留塩素が取り込まれ、これらの膜上に積層される
Ａｌ系材料の配線としての信頼性を劣化させることにも
なる。なお、上述したような種々の問題は、Ｔｉ薄膜の
成膜時のみならず、他の高融点金属薄膜を成膜するに際
しても同様に起こる。
【００１３】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、膜質に優れた高融点金属薄膜
および／または高融点金属シリサイド薄膜が形成された
半導体装置を提供するすることを目的とする。また、こ
のような薄膜を基板にダメージを与えることなく、カバ
レージよく均一な膜厚にて成膜できる半導体装置の製造
方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明に係る半導体装置
は、上述の目的を達成するために提案されたものであ
り、シリコン系材料層の表面に高融点金属薄膜および／
または高融点金属シリサイド薄膜が積層されてなる積層
構造部を有するものであって、前記高融点金属薄膜およ
び／または高融点金属シリサイド薄膜中のハロゲン含有
量が１重量％以下となされたものである。
【００１５】即ち、本発明は、ハロゲンを多く含有する
薄膜はこれに接する材料層の信頼性を劣化させることを
考慮して、ハロゲン含有量が低減された高融点金属薄膜
および／または高融点金属シリサイド薄膜を用いること
により、信頼性の高い半導体装置を構成しようとするも
のである。ところで、前記積層構造部は、シリコン基板
に臨む接続孔の底面上に形成されたものであって好適で
ある。なお、高融点金属薄膜および／または高融点金属
シリサイド薄膜上に、さらに高融点金属化合物薄膜が積
層された構造となされてもよい。
【００１６】また、前記積層構造部は、シリコン基板表
層部に選択的に設けられた不純物拡散領域の上、あるい
は該シリコン基板上に設けられたゲート電極の上に自己
整合的に形成されたものであってもよい。即ち、いわゆ
るサリサイド（ＳＡＬＩＣＩＤＥ：Self-Aligned Silic
idation ）技術によって低抵抗化を図るために形成され
たものであってもよい。なお、これらシリコン系材料層
の表面に設けれた高融点金属シリサイド薄膜の上に、さ
らに高融点金属化合物薄膜が積層された構造となされて
もよい。
【００１７】ここで、前記高融点金属薄膜および／また
は高融点金属シリサイド薄膜における高融点金属は、ジ
ルコニウム（Ｚｒ）やハフニウム（Ｈｆ）であってもよ
いが、特にＴｉであって好適であり、前記ハロゲンは塩
素であって好適である。また、前記高融点金属薄膜およ
び／または高融点金属シリサイド薄膜上に高融点金属化
合物膜が設けられる場合、該高融点金属化合物薄膜は、
硼化チタン（ＴｉＢ2 ）薄膜であってもよいが、ＴｉＮ
薄膜であって好適である。なお、本明細書中では、「高
融点金属化合物」に高融点金属シリサイドは含まれない
ものとする。
【００１８】また、本発明に係る半導体装置の製造方法
は、上述したようなハロゲン含有量の少ない高融点金属
薄膜および／または高融点金属シリサイド薄膜を、基板
にダメージを与えることなく、カバレージよく、しかも
均一な膜厚にて成膜するために提案されたものである。
即ち、少なくともその一部にシリコン系材料層が露出し
た基体に対して、高融点金属ハロゲン化物と水素とを含
む混合ガスを用いたプラズマＣＶＤを行うことによって
高融点金属薄膜を成膜する半導体装置の製造方法におい
て、前記成膜時に、前記高融点金属ハロゲン化物に由来
する反応種の前記基体に対する吸着反応よりも前記水素
に由来する反応種の前記基体に対する吸着反応の方が優
先するごとく、該水素を大過剰に供給することにより、
前記高融点金属ハロゲン化物からハロゲン原子が１原子
以上失われた反応種の生成を促進させるものである。
【００１９】なお、このように高融点金属ハロゲン化物
からハロゲン原子が１原子以上失われた反応種の生成を
促進するような条件にて成膜を行うと、成膜された高融
点金属薄膜中のハロゲン含有量を１重量％以下とするこ
とができる。上述のようなプラズマＣＶＤを行う装置と
しては、ＥＣＲ−ＣＶＤ装置の他、平行平板型プラズマ
ＣＶＤ装置、ヘリコン波プラズマＣＶＤ装置、誘導結合
プラズマ（ＩＣＰプラズマ）ＣＶＤ装置等、従来公知の
プラズマＣＶＤ装置がいずれも使用可能である。
【００２０】そして、高融点金属ハロゲン化物に由来す
る反応種として生じた高融点金属イオンを基体に垂直入
射させるために、前記成膜時には、基板バイアスを印加
して好適である。また、プラズマ流の広がりを抑制する
ために、カスプ磁場、ミラー磁場を配してもよい。上述
のようにして高融点金属薄膜を所定の膜厚に成膜した
後、反応室内へ導入するガスを切り替えることによっ
て、高融点金属化合物薄膜を続けて成膜してもよい。
【００２１】さらに、上述のようにして高融点金属薄膜
を成膜後、シリコン系材料層の露出面上に成膜された領
域をシリサイド化することによって、高融点金属シリサ
イド薄膜を生成させてもよい。なお、シリコン系材料層
との界面に生成した高融点金属薄膜は即座にシリサイド
化するが、熱処理等を行ってこれを促進させてもよい。
【００２２】本発明を適用して、基体上に成膜される高
融点金属薄膜としては、Ｚｒ薄膜、Ｈｆ薄膜等、従来公
知の高融点金属材料のいずれよりなる薄膜であってもよ
いが、特に、Ｔｉ薄膜であって好適である。即ち、原料
ガスである高融点金属ハロゲン化物として四塩化チタン
（ＴｉＣｌ4 ）を用いて好適である。また、Ｔｉ薄膜上
には高融点金属化合物薄膜として、ＴｉＢ2 薄膜等を成
膜してもよいが、ＴｉＮ薄膜を成膜して好適である。
【００２３】本発明を適用して、コンタクト・ホール内
にＴｉ薄膜およびＴｉＮ薄膜よりなるバリヤメタルを成
膜するならば、コンタクト・ホールの底部に成膜された
Ｔｉ薄膜がシリコン基板と界面にてシリサイド化して低
抵抗のオーミック・コンタクトを達成し、続けて成膜さ
れたＴｉＮ薄膜により、バリヤメタルとしての機能が向
上する。
【００２４】また、本発明をサリサイド技術に適用する
ならば、成膜されたＴｉ薄膜が不純物拡散領域やゲート
電極といったシリコン系材料層上にて自己整合的にシリ
サイド化して低抵抗化を達成し、続けて成膜されたＴｉ
Ｎ薄膜により、Ｔｉ薄膜の酸化を防止することができ
る。ところで、上述のようにして高融点金属薄膜を成膜
する前には、前記基体上の自然酸化膜を除去し、該基体
を大気から遮断された状態に維持したまま、前記成膜を
行って好適である。なお、この自然酸化膜の除去は、水
素ガスと希ガスとの混合ガスを用いたプラズマ処理によ
って行えばよい。
【００２５】
【作用】本発明を適用して、例えば、塩素含有量が低減
されたＴｉ薄膜および／またはＴｉＳｉx 薄膜が形成さ
れてなる半導体装置を構成すると、これらの薄膜上にＡ
ｌ系材料よりなる配線が形成されていても、塩素により
該配線の信頼性が劣化する虞れがない。
【００２６】このため、シリコン基板上の層間絶縁膜に
該シリコン基板に臨む接続孔が開口された基体に対して
Ｔｉ薄膜および／またはＴｉＳｉ2 薄膜がバリヤメタル
の一部として形成されている半導体装置や、シリコン基
板表層部に選択的に形成された不純物拡散領域の表面に
自己整合的にＴｉＳｉ2 薄膜が形成されている半導体装
置の信頼性を向上させることができる。
【００２７】上述したような塩素含有量が低減されたＴ
ｉ薄膜は、ＴｉＣｌ4 とＨ2 との混合ガスを用いたプラ
ズマＣＶＤを行うに際して、ＴｉＣｌ4 に対してＨ2 を
大過剰とすることによって成膜できる。これは、ＴｉＣ
ｌ4 に由来する反応種のＳｉ基板に対する吸着反応より
もＨ2 に由来する反応種の該吸着反応の方が優先するご
とく該Ｈ2 を大過剰とすると、ＴｉＣｌ4 がＳｉ基板と
ではなく、Ｓｉ基板表面に吸着されたＨ2 と優先的に反
応するようになり、この結果、ＴｉＣｌ4 よりもＨ2 に
よるＣｌの脱離が容易であるＴｉＣｌ2 * （ラジカル）
が生成しやすくなるからである。
【００２８】また、ＴｉＣｌ4 に由来する反応種のＳｉ
基板に対する吸着確率が相対的に低減するので、Ｓｉ基
板によるＴｉＣｌ4 の還元反応が防止でき、Ｓｉ基板の
浸食も防止できる。即ち、Ｓｉ基板にダメージを与える
ことなくＴｉ薄膜の成膜が行える。さらには、Ｈ2 を大
過剰とすることによって、ウェハ周辺部のアスペクト比
が高いコンタクト・ホールであっても、該コンタクト・
ホール内のいずれの面にも均一な膜厚にてＴｉ薄膜を成
膜できるようになる。即ち、コンタクト・ホール内のＴ
ｉ薄膜の膜厚非対称性を解消できる。これは、プラズマ
流に沿って動く軽いＨイオンが増大することにより、Ｔ
ｉイオンとプラズマ流に沿って動く電子（ｅ - ）との間
に生じていた電界が中和され、イオンの運動エネルギー
の分散が小さくなるために、Ｔｉイオンの基体に対する
垂直入射成分を増やすことができるためである。
【００２９】なお、上述のようにしてＴｉ薄膜を成膜す
るに先んじて、予め、Ｓｉ基板表面の自然酸化膜を除去
しておくと、該Ｓｉ基板上にＴｉ薄膜を均一にカバレー
ジよく成膜することができる。また、Ｓｉ基板との界面
にて均一な膜厚のＴｉＳｉ2薄膜を生成できるため、低
抵抗のオーミック・コンタクトを達成することができ
る。
【００３０】
【実施例】以下、本発明に係る半導体装置の具体的な実
施例と、これを製造するための方法について、図面を参
照しながら説明する。実施例１ 本実施例の半導体装置は、Ｓｉ基板上の層間絶縁膜に開
口されたコンタクト・ホールの少なくとも底面および側
壁面に、バリヤメタルとしてＴｉ薄膜およびＴｉＮ薄膜
が形成されてなるものである。
【００３１】具体的には、図１に示されるように、Ｓｉ
基板１上に酸化シリコンからなる層間絶縁膜２が１μｍ
なる膜厚にて積層され、該層間絶縁膜２に、直径０．２
μｍ、アスペクト比５のコンタクト・ホール３が開口さ
れてなるウェハの全面に、１０ｎｍなる膜厚のＴｉ薄膜
５、２０ｎｍなる膜厚のＴｉＮ薄膜７が形成され、コン
タクト・ホール３を埋め込むごとくＡｌ−０．５％Ｃｕ
よりなる上層配線層８が設けられてなる。なお、Ｔｉ薄
膜５のうちコンタクト・ホール３の底部、即ちＳｉ基板
１に接する領域に設けられている部分は、ＴｉＳｉ2 薄
膜６となっている。
【００３２】そして、上述したＴｉ薄膜５、ＴｉＳｉ2
薄膜６においては、膜中のＣｌ含有量が０．２〜０．７
重量％となされている。上述のような構成を有する半導
体装置においては、Ｔｉ薄膜５、ＴｉＳｉ2 薄膜６のＣ
ｌ含有量が少ないため、この上に設けられた上層配線層
８の腐蝕を防止できた。また、上記バリヤメタルは、Ｓ
ｉ基板１と上層配線層８との界面にて、低抵抗のオーミ
ック・コンタクトの確保、Ａｌの粒界拡散の防止に効果
を発揮した。実施例２ 本実施例においては、実施例１にて示した半導体装置の
製造プロセスについて、図２〜図４を用いて説明する。
【００３３】先ず、図２に示されるように、Ｓｉ基板１
上に酸化シリコンからなる層間絶縁膜２が１μｍなる膜
厚にて積層され、該層間絶縁膜２に、直径０．２μｍ、
アスペクト比５のコンタクト・ホール３が開口されてな
るウェハを用意した。そして、このウェハを希フッ酸に
て洗浄することにより、コンタクト・ホール３内に露出
するＳｉ基板１上の自然酸化膜４の大部分を除去し、さ
らに、残存する自然酸化膜４を除去するために、発散磁
界型のＥＣＲ−ＣＶＤ装置のチャンバ内にて、以下の条
件のプラズマ処理を施した。
【００３４】 自然酸化膜除去用プラズマ処理の条件 導入ガス ： Ｈ2 ガス 流量 ２６ｓｃｃｍ Ａｒガス 流量１７０ｓｃｃｍ ガス圧 ： ０．４Ｐａ 温度 ： ４６０℃ マイクロ波パワー： ２．８ｋＷ（２．４５ＧＨｚ） これにより、Ｓｉ基板１上に残存していた自然酸化膜４
が除去された。
【００３５】なお、自然酸化膜４は、下記の反応式
（３） ２Ｈ2 ＋ ＳｉＯ2 → Ｓｉ ＋ ２Ｈ2 Ｏ ・・・（３） に従って、Ｓｉ還元された。次に、上述のプラズマ処理
を行ったと同一のチャンバ内にてプラズマＣＶＤを行う
ことにより、図３に示されるようにＴｉ薄膜５を成膜し
た。なお、この成膜は、下記に示されるように、ＴｉＣ
ｌ4 ガスに対するＨ2 ガスの量を大過剰とした条件にて
行った。
【００３６】 Ｔｉ薄膜５の成膜条件 導入ガス ： ＴｉＣｌ4 ガス 流量 ３ｓｃｃｍ （Ｈ2 に対する混合比３％） Ｈ2 ガス 流量１００ｓｃｃｍ Ａｒガス 流量１７０ｓｃｃｍ 圧力 ： ０．４０Ｐａ 温度 ： ４６０℃ マイクロ波パワー： ２．８ｋＷ なお、チャンバ内のウェハ載置台には０〜２５０Ｗのバ
イアス電力を印加した。また、該成膜室の外側には、プ
ラズマ流の広がりを抑制する目的でカスプ磁場、ミラー
磁場を配した。
【００３７】このようにしてＴｉ薄膜５を成膜すると、
Ｓｉ基板１表面がエッチングされることがなかった。ま
た、このＴｉ薄膜５は、ウェハ全面に亘って均一な膜厚
となされた。なお、Ｓｉ基板１上では、即座にＴｉとＳ
ｉとの反応が起こるため、ＴｉＳｉ2 膜６が生成した。
続いて、上述の成膜を行ったチャンバ内で、下記の成膜
条件に従ってプラズマＣＶＤを行うことにより、図４に
示されるように、ＴｉＮ薄膜７を成膜した。
【００３８】 ＴｉＮ薄膜７の成膜条件 導入ガス ： ＴｉＣｌ4 ガス 流量 ２０ｓｃｃｍ Ｎ2 ガス 流量 ８ｓｃｃｍ Ｈ2 ガス 流量 ２６ｓｃｃｍ Ａｒガス 流量１７０ｓｃｃｍ 圧力 ： ０．１３Ｐａ 温度 ： ４６０℃ マイクロ波パワー： ２．８ｋＷ なお、このようにして成膜されたＴｉＮ薄膜７は、カバ
レージに優れたものであった。
【００３９】そして、この上に、Ａｌ−０．５％Ｃｕよ
りなる上層配線層８を形成することにより、図１に示さ
れるような、コンタクト・ホール３内にバリヤメタルを
介して配線材料が良好に埋め込まれた半導体装置が形成
された。上述のようにして成膜されたＴｉ／ＴｉＮなる
２層構造のバリヤメタルは、Ｓｉ基板１と上層配線層８
との界面において、低抵抗のオーミック・コンタクトの
確保、Ａｌの粒界拡散の防止に効果を発揮した。
【００４０】なお、Ｔｉ薄膜５の成膜時にＳｉ基板１が
エッチングされなかったのは、ＴｉＣｌ4 ガスに対して
Ｈ2 ガスを大過剰としたために、ＴｉＣｌ4 に由来する
反応種のＳｉ基板１への吸着反応よりもＨ2 に由来する
反応種の該吸着反応の方が優先し、前述した反応式
（２）のようなＴｉＣｌ4 とＳｉとの反応が抑制され、
反応式（１）のようなＴｉＣｌ4 とＨ2 との反応が促進
されたからである。
【００４１】ここで、バリヤメタルの１層目として成膜
されたＴｉ薄膜５について、ラザフォード後方散乱法に
よりＣｌ含有量を測定したところ、膜中のＣｌ含有量量
は０．２〜０．７重量％であった。このようにＣｌ含有
量を低くできたのは、ＴｉＣｌ4 ガスに対してＨ2 ガス
を大過剰としたために、ＴｉＣｌ4 とＨ2 との吸着確率
が増し、ＴｉＣｌ4 よりもＨ2 によるＣｌの脱離が容易
であるＴｉＣｌ2 * （ラジカル）が生成しやすくなった
からである。なお、Ｔｉ薄膜５におけるＣｌ含有量が低
減されることにより、Ｃｌの脱離による上層配線層８の
腐蝕が防止できた。
【００４２】また、本実施例に従って成膜されたＴｉ薄
膜５は、ウェハ周辺部におけるコンタクト・ホール３の
内部においても、その側壁面内、底面内で膜厚が均一で
あった。これは、Ｔｉイオンとプラズマ流に沿って動く
電子（ｅ- ）との間に生じる電界をＨイオンによって中
和することができたため、イオンの運動エネルギーの分
散を低減させ、ウェハ面に対するＴｉイオンの垂直入射
成分を増やすことができたからである。実施例３ 本実施例の半導体装置は、ＭＯＳ型電界効果トランジス
タ（以下、ＭＯＳ−ＦＥＴとする。）におけるソース／
ドレイン領域およびゲート電極表面にＴｉＳｉ 2 薄膜、
ＴｉＮ薄膜が自己整合的に設けられた構造を有するもの
である。
【００４３】このＭＯＳ−ＦＥＴは、図５に示されるよ
うに、素子分離領域１２およびゲート酸化膜１３が形成
されたＳｉ基板１１上にて、ｎ+ 型ポリシリコンよりな
るゲート電極１４が形成されてなるものである。なお、
該ゲート電極１４の側壁面にはサイドウォール１５が設
けられ、上記Ｓｉ基板１１の表層部には、いわゆるＬＤ
Ｄ（Light-Doped Drain ）構造を有するソース／ドレイ
ン領域１６が形成されている。なお、該ソース／ドレイ
ン領域１６にはｐ型不純物であるＢが導入されている。
【００４４】そして、上記ソース／ドレイン領域１６表
面と上記ゲート電極１４表面には、それぞれ、ＴｉＳｉ
2 薄膜１９、ＴｉＮ薄膜１８がこの順に設けられてい
る。なお、ＴｉＳｉ2 薄膜１９は、膜中のＣｌ含有量が
０．２〜０．７重量％となされている。また、図示しな
いが、実際には、上記ウェハ上に、層間絶縁膜を介して
ゲート電極１４表面のＴｉＳｉ2 薄膜１９およびソース
／ドレイン領域１６表面のＴｉＳｉ2 薄膜１９に電気的
に接続するＡｌ−０．５％Ｃｕよりなる配線材料層が設
けられて、ＭＯＳ−ＦＥＴが構成される。
【００４５】以上のような構成を有するＭＯＳ−ＦＥＴ
は、ゲート電極１４表面およびソース／ドレイン領域１
６表面にＴｉＳｉ2 膜１９が設けられていないトランジ
スタに比して、低抵抗化が図られているため、動作が高
速化されていた。また、ＴｉＳｉ2 膜１９のＣｌ含有量
が少ないため、この上層に設けられる配線材料層の腐蝕
が防止できた。実施例４ 本実施例では、実施例３にて示されたＭＯＳ−ＦＥＴの
製造プロセスについて、図６〜図８を用いて説明する。
【００４６】先ず、図６に示されるように、素子分離領
域１２、ゲート酸化膜１３が形成されたＳｉ基板１１上
に、ポリシリコンよりなるゲート電極１４、酸化シリコ
ンよりなるサイドウォール１５を形成し、該Ｓｉ基板１
１の表層部に不純物が導入されてなるソース／ドレイン
領域１６を形成した。具体的には、素子分離領域１２、
ゲート酸化膜１３が形成されたＳｉ基板１１上にて、原
料ガスとしてＳｉＨ4 、ＰＨ3 を用いてＣＶＤを行い、
ｎ+ 型のポリシリコン層を７０ｎｍなる膜厚に成膜した
後、これをパターニングしてゲート電極１４を形成し
た。その後、該ゲート電極１４をマスクとして、Ｓｉ基
板１１に対してＢＦ2 + イオンを注入することにより、
低濃度のＢが導入された拡散領域を形成した。続いて、
ウェハ全面に亘ってＳｉＯ2 層を成膜してからエッチバ
ックすることにより、ゲート電極１４の側壁面を被覆す
るサイドウォール１５を形成し、該サイドウォール１５
をマスクとして、Ｓｉ基板１１に対してＢＦ2 + イオン
を注入することにより、高濃度のＢが導入された拡散領
域を形成した。その後、ラピット・サーマル・アニール
（ＲＴＡ）による不純物の活性化および拡散を行って、
ソース／ドレイン領域１６を形成した。
【００４７】次に、上述のウェハに対して、図７に示さ
れるように、Ｔｉ薄膜７およびＴｉＮ薄膜１８の成膜を
行った。具体的には、上述の処理がなされたウェハを希
フッ酸洗浄した後、発散磁界型のＥＣＲ−ＣＶＤ装置を
用い、ウェハ全面に亘って、下記の成膜条件にてＴｉ薄
膜１７、ＴｉＮ薄膜１８を連続成膜した。なお、Ｔｉ薄
膜１７の成膜は、ＴｉＣｌ4 ガスに対するＨ2 ガスの量
を大過剰とした条件にて行った。
【００４８】 Ｔｉ薄膜１７の成膜条件 導入ガス ： ＴｉＣｌ4 ガス 流量 ３ｓｃｃｍ （Ｈ2 に対する混合比３％） Ｈ2 ガス 流量１００ｓｃｃｍ Ａｒガス 流量１７０ｓｃｃｍ 圧力 ： ０．４０Ｐａ 温度 ： ４６０℃ マイクロ波パワー： ２．８ｋＷ ＴｉＮ薄膜１８の成膜条件 導入ガス ： ＴｉＣｌ4 ガス 流量 ２０ｓｃｃｍ Ｎ2 ガス 流量 ８ｓｃｃｍ Ｈ2 ガス 流量 ２６ｓｃｃｍ Ａｒガス 流量１７０ｓｃｃｍ 圧力 ： ０．１３Ｐａ 温度 ： ４６０℃ マイクロ波パワー： ２．８ｋＷ なお、チャンバ内のウェハ載置台には０〜２５０Ｗのバ
イアス電力を印加した。また、該成膜室の外側には、プ
ラズマ流の広がりを抑制する目的でカスプ磁場、ミラー
磁場を配した。
【００４９】上述のようにして成膜を行うと、Ｔｉ薄膜
１７の成膜時に、Ｓｉ基板１１やゲート電極１４の表面
がエッチングされることがなかった。また、成膜された
Ｔｉ薄膜１７の膜厚は、ウェハ全面に亘って均一であっ
た。さらに、連続してＴｉＮ薄膜１８を成膜したため
に、Ｔｉ薄膜１７が酸化されることもなかった。続い
て、このウェハに対して窒素雰囲気下にて６００℃で６
０秒間、ＲＴＡによるアニールを行うことによって、図
８に示されるように、ソース／ドレイン領域１６表面お
よびゲート電極１４表面のＴｉ薄膜１７をシリサイド化
して、ＴｉＳｉ2 薄膜１９を生成させた。なお、アニー
ル前にも、シリサイド化は起こっていたが、このアニー
ルにより十分にシリサイド化した。
【００５０】その後、アンモニア／過酸化水素水混合液
あるいは塩酸／過酸化水素水混合液中にウェハを１０分
間浸し、未反応のＴｉ薄膜１７を溶解することによっ
て、該未反応のＴｉ薄膜１７とその上層のＴｉＮ薄膜１
８を除去した。さらに、このウェハに対してＡｒ雰囲気
下にて８００℃で６０秒間、ＲＴＡによるアニールを行
って、既に形成されていたＴｉＳｉ2 薄膜１９を、さら
に安定なＣ５４構造のものに相転移させた。以上の処理
により、図５に示されるＭＯＳ−ＦＥＴが完成した。
【００５１】なお、Ｔｉ薄膜１７の成膜時にＳｉ基板１
１やゲート電極１４がエッチングされなかったのは、Ｔ
ｉＣｌ4 ガスに対してＨ2 ガスを大過剰としたために、
ＴｉＣｌ4 に由来する反応種のＳｉへの吸着反応よりも
Ｈ2 に由来する反応種の該吸着反応の方が優先し、Ｔｉ
Ｃｌ4 とＳｉとの反応が抑制されたからである。ここ
で、ＴｉＳｉ2 薄膜１９について、ラザフォード後方散
乱法によりＣｌ含有量を測定したところ、膜中のＣｌ含
有量は０．２〜０．７重量％であった。このようにＣｌ
含有量が低かったのは、ＴｉＣｌ4 ガスに対してＨ2 ガ
スを大過剰としたために、Ｈ2 によるＣｌの脱離が容易
であるＴｉＣｌ2 * （ラジカル）が生成しやすくなった
からである。なお、ＴｉＳｉ2 薄膜１９におけるＣｌ含
有量が低減されることにより、Ｃｌの脱離による上層配
線層の腐蝕が防止できた。
【００５２】また、本実施例に従って形成されたＴｉＳ
ｉ2 薄膜１９は、ウェハ周辺部においても膜厚が均一で
あった。これは、Ｈイオンを大量に生成でき、電界を中
和できたため、イオンの運動エネルギーの分散を低減さ
せ、ウェハ面に対するＴｉイオンの垂直入射成分を増や
すことができたからである。以上、本発明に係る半導体
装置およびその製造方法について種々の実施例を挙げた
が、本発明は上述の実施例に限定されるものではない。
例えば、実施例１ではバリヤメタルとしてＴｉ薄膜５、
ＴｉＮ薄膜７を成膜したが、高融点金属、高融点金属化
合物の種類はこれに限られない。
【００５３】また、実施例３においては、ソース／ドレ
イン領域１６およびゲート電極１４上にＴｉＳｉ2 薄膜
１９、ＴｉＮ薄膜１８を形成したが、他の高融点金属よ
りなる薄膜を形成してもよい。さらに、高融点金属化合
物薄膜は、この下層の高融点金属薄膜の酸化を防止する
のみならず、ソース／ドレイン領域１６からの不純物の
外向拡散を防止するために硼素（Ｂ）を含むものとされ
てもよい。
【００５４】また、実施例３においては、ゲート電極１
４をポリシリコンの代わりにアモルファスシリコンにて
構成したり、ＴｉＳｉ2 薄膜１９およびＴｉＮ薄膜１８
をソース／ドレイン領域１６上か、ゲート電極１４上の
いずれか一方にのみ形成する等の変更も可能である。さ
らには、実施例１および実施例３にて上層配線として形
成される配線材料層の形成条件や材料等を変更してもよ
く、本発明の主旨を逸脱しない範囲でウェハの構成や材
料を適宜変形変更することができる。
【００５５】また、上述の実施例においては、自然酸化
膜除去のためのプラズマ処理から、Ｔｉ薄膜およびＴｉ
Ｎ薄膜の成膜までを同一のチャンバ内で行ったが、ウェ
ハを大気から遮断された状態に維持したまま、異なるチ
ャンバ間で搬送して、それぞれのチャンバ内で所定の処
理を行うようにしてもよく、マルチチャンバ装置を用い
ることも可能である。
【００５６】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すると、基体にダメージを与えることなく、高
融点金属薄膜を均一にカバレージよく成膜することがで
きる。また、高融点金属薄膜中のハロゲン含有量を低減
でき、残留塩素による配線材料層の腐蝕を防止できる。
【００５７】さらに、ウェハ周辺部においても、高融点
金属ハロゲン化物に由来する反応種をウェハ面に垂直入
射させることができる。このため、本発明を適用して、
高アクペクト比を有するコンタクト・ホール内にバリヤ
メタルを形成すれば、均一な膜厚、優れたカバレージ、
低抵抗のオーミック・コンタクト、低リーク電流を達成
することができると共に、このコンタクト・ホール内に
埋め込む配線材料層の信頼性も確保できる。
【００５８】また、本発明をサリサイド技術に適用して
も、基体にダメージを与えることなく、不純物拡散領域
やゲート電極を均一に低抵抗化することができ、動作の
高速化を進めることができる。さらには、該不純物拡散
領域やゲート電極にコンタクトする上層配線の信頼性も
確保できる。したがって、本発明により、信頼性の高い
デバイスを歩留まりよく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一構成例として、コ
ンタクト・ホール内にバリヤメタルとしてＴｉ薄膜およ
びＴｉＮ薄膜が形成され、この上に配線材料層が形成さ
れているウェハを示す模式的断面図である。
【図２】図１のウェハを製造する工程を示すものであ
り、コンタクト・ホール内に自然酸化膜が形成されてい
る状態のウェハを示す模式的断面図である。
【図３】図２のウェハに対して、自然酸化膜の除去後、
Ｔｉ薄膜の成膜を行った状態を示す模式的断面図であ
る。
【図４】図３のウェハに対して、ＴｉＮ薄膜の成膜を行
った状態を示す模式的断面図である。
【図５】本発明に係る半導体装置の他の構成例として、
ソース／ドレイン領域およびゲート電極上にＴｉＳｉ2
薄膜およびＴｉＮ薄膜が形成されているウェハを示す模
式的断面図である。
【図６】図５のウェハを製造する工程を示すものであ
り、ソース／ドレイン領域およびゲート電極が形成され
た状態のウェハを示す模式的断面図である。
【図７】図６のウェハに対して、Ｔｉ薄膜およびＴｉＮ
薄膜の成膜を行った状態を示す模式的断面図である。
【図８】図７のウェハに対して、熱処理を行い、ソース
／ドレイン領域およびゲート電極上にＴｉＳｉ2 薄膜を
生成させた状態を示す模式的断面図である。
【図９】従来法によりＴｉ薄膜を成膜して、コンタクト
・ホール内でＴｉ薄膜の膜厚が不均一となされた状態の
ウェハを示す模式的断面図である。
【図１０】従来法によりＴｉ薄膜を成膜して、コンタク
ト・ホール内のＳｉ基板がエッチングされた状態のウェ
ハを示す模式的断面図である。
【符号の説明】
１ Ｓｉ基板 ２ 層間絶縁膜 ３ コンタクト・ホール ４ 自然酸化膜 ５ Ｔｉ薄膜 ６ ＴｉＳｉ2 膜 ７ ＴｉＮ膜 ８ 配線材料層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２３Ｃ 16/50 Ｈ０１Ｌ 21/285 Ｃ 21/3213 21/3205

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 シリコン系材料層の表面に高融点金属薄
    膜および／または高融点金属シリサイド薄膜が積層され
    てなる積層構造部を有する半導体装置において、 前記高融点金属薄膜および／または高融点金属シリサイ
    ド薄膜中のハロゲン含有量が１重量％以下であることを
    特徴とする半導体装置。
  2. 【請求項２】 前記高融点金属薄膜および／または高融
    点金属シリサイド薄膜上に、高融点金属化合物薄膜が積
    層されてなることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記積層構造部は、シリコン基板に臨む
    接続孔の少なくとも底面上に形成されていることを特徴
    とする請求項１または請求項２に記載の半導体装置。
  4. 【請求項４】 前記積層構造部は、シリコン基板表層部
    に選択的に設けられた不純物拡散領域の上、あるいは該
    シリコン基板上に設けられたゲート電極の上に自己整合
    的に形成されていることを特徴とする請求項１または請
    求項２に記載の半導体装置。
  5. 【請求項５】 前記高融点金属薄膜および／または高融
    点金属シリサイド薄膜における高融点金属はチタンであ
    り、前記ハロゲンは塩素であることを特徴とする請求項
    １ないし請求項４のいずれか１項に記載の半導体装置。
  6. 【請求項６】 前記高融点金属化合物薄膜が窒化チタン
    薄膜であることを特徴とする請求項２ないし請求項５の
    いずれか１項に記載の半導体装置。
  7. 【請求項７】 少なくともその一部にシリコン系材料層
    が露出した基体に対して、高融点金属ハロゲン化物と水
    素とを含む混合ガスを用いたプラズマＣＶＤを行うこと
    によって高融点金属薄膜を成膜する半導体装置の製造方
    法において、 前記成膜時に、前記高融点金属ハロゲン化物に由来する
    反応種の前記基体に対する吸着反応よりも前記水素に由
    来する反応種の前記基体に対する吸着反応の方が優先す
    るごとく、該水素を大過剰に供給することにより、前記
    高融点金属ハロゲン化物からハロゲン原子が１原子以上
    失われた反応種の生成を促進させることを特徴とする半
    導体装置の製造方法。
  8. 【請求項８】 前記成膜時に、基板バイアスを印加する
    ことを特徴とする請求項７記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記成膜後、前記高融点金属薄膜上に高
    融点金属化合物薄膜を続けて成膜することを特徴とする
    請求項７または請求項８に記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記高融点金属薄膜のうち、前記シリ
    コン系材料層の露出面上に成膜された領域をシリサイド
    化することによって、高融点金属シリサイド薄膜を生成
    させることを特徴とする請求項７ないし請求項９のいず
    れか１項に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記高融点金属ハロゲン化物として四
    塩化チタンを用い、前記高融点金属薄膜としてチタン薄
    膜を成膜することを特徴とする請求項７ないし請求項１
    ０のいずれか１項に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記高融点金属化合物薄膜として窒化
    チタン薄膜を成膜することを特徴とする請求項９ないし
    請求項１１のいずれか１項に記載の半導体装置の製造方
    法。
  13. 【請求項１３】 前記高融点金属薄膜の成膜前に前記基
    体上の自然酸化膜を除去し、該基体を大気から遮断され
    た状態に維持したまま、該成膜を行うことを特徴とする
    請求項７ないし請求項１２のいずれか１項に記載の半導
    体装置の製造方法。
  14. 【請求項１４】 前記自然酸化膜の除去を、水素ガスと
    希ガスとの混合ガスを用いたプラズマ処理によって行う
    ことを特徴とする請求項１３記載の半導体装置の製造方
    法。
JP7014688A 1995-01-31 1995-01-31 半導体装置およびその製造方法 Pending JPH08213343A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7014688A JPH08213343A (ja) 1995-01-31 1995-01-31 半導体装置およびその製造方法
US08/590,671 US5831335A (en) 1995-01-31 1996-01-24 Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom
KR1019960001977A KR960030339A (ko) 1995-01-31 1996-01-29 반도체장치 및 그 제조공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7014688A JPH08213343A (ja) 1995-01-31 1995-01-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08213343A true JPH08213343A (ja) 1996-08-20

Family

ID=11868146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7014688A Pending JPH08213343A (ja) 1995-01-31 1995-01-31 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5831335A (ja)
JP (1) JPH08213343A (ja)
KR (1) KR960030339A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291346B1 (en) 1998-10-23 2001-09-18 Oki Electric Industry Co., Ltd. Titanium silicide layer formation method
KR100315963B1 (ko) * 1998-12-16 2001-12-20 클라크 3세 존 엠. 낮은 콘택 저항과 낮은 접합 누설을 갖는 금속 배선 콘택구조체 및 그 제조 방법
US6355545B1 (en) 1999-06-03 2002-03-12 Semiconductor Leading Edge Technologies, Inc. Method and apparatus for wiring, wire, and integrated circuit
JP2009218585A (ja) * 2008-03-12 2009-09-24 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2009224808A (ja) * 1997-12-30 2009-10-01 Applied Materials Inc サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
WO2011043263A1 (ja) * 2009-10-09 2011-04-14 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置
US8076239B2 (en) 2007-02-16 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US8679973B2 (en) 2006-10-11 2014-03-25 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
KR20240099519A (ko) * 2022-12-21 2024-07-01 (재)한국나노기술원 3차원 소자 제작을 위한 미세 관통 전극이 형성된 투명 기판 및 그 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700716A (en) * 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
US5789317A (en) * 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US5661085A (en) * 1996-06-17 1997-08-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
US5725739A (en) * 1996-07-08 1998-03-10 Micron Technology, Inc. Low angle, low energy physical vapor deposition of alloys
US6040010A (en) 1996-09-10 2000-03-21 Micron Technology, Inc. Catalytic breakdown of reactant gases in chemical vapor deposition
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
US6020259A (en) * 1997-05-01 2000-02-01 Mosel Vitelic, Inc. Method of forming a tungsten-plug contact for a semiconductor device
TW353206B (en) * 1997-05-17 1999-02-21 United Microelectronics Corp Process for producing self-aligned salicide having high temperature stability
US6614082B1 (en) 1999-01-29 2003-09-02 Micron Technology, Inc. Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
US6114735A (en) * 1999-07-02 2000-09-05 Micron Technology, Inc. Field effect transistors and method of forming field effect transistors
US6284611B1 (en) * 1999-12-20 2001-09-04 Taiwan Semiconductor Manufacturing Company Method for salicide process using a titanium nitride barrier layer
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7153772B2 (en) * 2003-06-12 2006-12-26 Asm International N.V. Methods of forming silicide films in semiconductor devices
US7208398B2 (en) * 2004-03-17 2007-04-24 Texas Instruments Incorporated Metal-halogen physical vapor deposition for semiconductor device defect reduction
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
WO2007078802A2 (en) * 2005-12-22 2007-07-12 Asm America, Inc. Epitaxial deposition of doped semiconductor materials
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8367548B2 (en) * 2007-03-16 2013-02-05 Asm America, Inc. Stable silicide films and methods for making the same
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US10714334B2 (en) * 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224808A (ja) * 1997-12-30 2009-10-01 Applied Materials Inc サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
US6291346B1 (en) 1998-10-23 2001-09-18 Oki Electric Industry Co., Ltd. Titanium silicide layer formation method
KR100315963B1 (ko) * 1998-12-16 2001-12-20 클라크 3세 존 엠. 낮은 콘택 저항과 낮은 접합 누설을 갖는 금속 배선 콘택구조체 및 그 제조 방법
US6355545B1 (en) 1999-06-03 2002-03-12 Semiconductor Leading Edge Technologies, Inc. Method and apparatus for wiring, wire, and integrated circuit
US8679973B2 (en) 2006-10-11 2014-03-25 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
US8076239B2 (en) 2007-02-16 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2009218585A (ja) * 2008-03-12 2009-09-24 Tokyo Electron Ltd 半導体装置およびその製造方法
WO2011043263A1 (ja) * 2009-10-09 2011-04-14 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置
KR20240099519A (ko) * 2022-12-21 2024-07-01 (재)한국나노기술원 3차원 소자 제작을 위한 미세 관통 전극이 형성된 투명 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US5831335A (en) 1998-11-03
KR960030339A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
JPH08213343A (ja) 半導体装置およびその製造方法
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
EP0377137B1 (en) Method for selective deposition of refractory metals on silicon substrates
US5397744A (en) Aluminum metallization method
US7452810B2 (en) Method of forming a barrier layer of a semiconductor device
EP0908934B1 (en) Method of manufacturing a gate electrode
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
JP2861869B2 (ja) 半導体装置の製造方法
JPH08176823A (ja) 高融点金属薄膜の成膜方法
JPH0923003A (ja) 半導体装置、その製造方法、及びその製造装置
EP0720214A2 (en) Method of treating metal nitride films to reduce silicon migration therein
JPH08301612A (ja) シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
JP2002025944A (ja) 半導体素子の製造方法
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
JPH07254574A (ja) 電極形成方法
JP3252397B2 (ja) 配線形成方法
JPH0653165A (ja) メタルプラグの形成方法
US5882975A (en) Method of fabricating salicide-structure semiconductor device
JPH10270381A (ja) 半導体装置の製造方法
JPH07273066A (ja) 半導体装置の製造方法
JPH09260366A (ja) 半導体装置の製造方法
JPH05144951A (ja) 配線形成方法
JPH0745554A (ja) 配線形成方法
JP3058956B2 (ja) 半導体装置およびその製造方法
JPH0794449A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020409