JPH10270381A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10270381A JPH10270381A JP9070095A JP7009597A JPH10270381A JP H10270381 A JPH10270381 A JP H10270381A JP 9070095 A JP9070095 A JP 9070095A JP 7009597 A JP7009597 A JP 7009597A JP H10270381 A JPH10270381 A JP H10270381A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- manufacturing
- semiconductor device
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 31
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 28
- 230000003746 surface roughness Effects 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 239000011261 inert gas Substances 0.000 claims abstract description 5
- 239000007800 oxidant agent Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 94
- 238000010438 heat treatment Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 239000002210 silicon-based material Substances 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 7
- 239000000460 chlorine Substances 0.000 claims description 6
- 230000020169 heat generation Effects 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 229910052763 palladium Inorganic materials 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 229910052720 vanadium Inorganic materials 0.000 claims 1
- 229910052726 zirconium Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 61
- 230000008569 process Effects 0.000 abstract description 19
- 238000000137 annealing Methods 0.000 abstract description 12
- 238000001039 wet etching Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000002203 pretreatment Methods 0.000 abstract 1
- 229910019001 CoSi Inorganic materials 0.000 description 24
- 210000002381 plasma Anatomy 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000013078 crystal Substances 0.000 description 14
- 239000000203 mixture Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 239000000243 solution Substances 0.000 description 8
- 229910008486 TiSix Inorganic materials 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 230000005465 channeling Effects 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000013626 chemical specie Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002451 CoOx Inorganic materials 0.000 description 1
- 229910019044 CoSix Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 241001364096 Pachycephalidae Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 1
- WVLBCYQITXONBZ-UHFFFAOYSA-N trimethyl phosphate Chemical compound COP(=O)(OC)OC WVLBCYQITXONBZ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 接合深さの極めて浅い不純物拡散層の上でそ
の表面状態に敏感な金属膜を用いてサリサイド・プロセ
スを行う場合にも、不純物拡散層を十分に低抵抗化し、
かつシリサイド層の突き抜けによる接合破壊を防止す
る。 【解決手段】 金属膜を被覆する前のソース／ドレイン
領域９ｐの表面を、Ｈ2Ｏ2 等の酸化剤を添加した希フ
ッ酸溶液を用いてウェットエッチングすることにより、
自然酸化膜とＳｉリッチなサブオキサイドを徹底的に除
去すると共に、基体の表面粗度Ｒを減ずる。この前処理
は、不活性ガスの高密度プラズマ照射やケミカル・ドラ
イエッチングにより行っても良い。この後、ソース／ド
レイン領域９ｐの表面をＣｏ膜等の金属膜で被覆し、シ
リサイド化アニールを経て薄くかつ厚さの均一なシリサ
イド層を形成する。
の表面状態に敏感な金属膜を用いてサリサイド・プロセ
スを行う場合にも、不純物拡散層を十分に低抵抗化し、
かつシリサイド層の突き抜けによる接合破壊を防止す
る。 【解決手段】 金属膜を被覆する前のソース／ドレイン
領域９ｐの表面を、Ｈ2Ｏ2 等の酸化剤を添加した希フ
ッ酸溶液を用いてウェットエッチングすることにより、
自然酸化膜とＳｉリッチなサブオキサイドを徹底的に除
去すると共に、基体の表面粗度Ｒを減ずる。この前処理
は、不活性ガスの高密度プラズマ照射やケミカル・ドラ
イエッチングにより行っても良い。この後、ソース／ド
レイン領域９ｐの表面をＣｏ膜等の金属膜で被覆し、シ
リサイド化アニールを経て薄くかつ厚さの均一なシリサ
イド層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、いわゆるサリサイ
ド・プロセスにより不純物拡散層の低抵抗化を図る半導
体装置の製造方法に関し、特に形成されるシリサイド膜
の薄膜化および膜厚の均一化に関する。
ド・プロセスにより不純物拡散層の低抵抗化を図る半導
体装置の製造方法に関し、特に形成されるシリサイド膜
の薄膜化および膜厚の均一化に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化に伴い、不純
物拡散層の接合深さも浅くなる一方である。ＭＯＳトラ
ンジスタを例にとると、ゲート電極の線幅の縮小に付随
してチャネル長が短縮しているため、ショート・チャネ
ル効果を抑制し、所望のソース−ドレイン間耐圧を確保
するためには不純物拡散層であるソース／ドレイン領域
を浅く形成する必要がある。その接合深さはデザイン・
ルール０．２５μｍの下では８０ｎｍ程度、デザイン・
ルール０．１μｍの下では５０ｎｍ程度まで縮小するこ
とが必要である。
物拡散層の接合深さも浅くなる一方である。ＭＯＳトラ
ンジスタを例にとると、ゲート電極の線幅の縮小に付随
してチャネル長が短縮しているため、ショート・チャネ
ル効果を抑制し、所望のソース−ドレイン間耐圧を確保
するためには不純物拡散層であるソース／ドレイン領域
を浅く形成する必要がある。その接合深さはデザイン・
ルール０．２５μｍの下では８０ｎｍ程度、デザイン・
ルール０．１μｍの下では５０ｎｍ程度まで縮小するこ
とが必要である。
【０００３】しかし、５０ｎｍ程度まで縮小された不純
物拡散層では、そのシート抵抗が１ｋΩ／□のオーダー
にも達する。ＭＯＳトランジスタにおいてソース／ドレ
イン領域のシート抵抗が上昇すると、ゲート遅延時間τ
pdが増大し、トランジスタの動作周波数ｆはこれに反比
例して低下する。このような動作周波数ｆの低下は、特
にＡＳＩＣ（特定用途向けＩＣ）やＭＰＵ（マイクロ・
プロセシング・ユニット）のように拡散層を電極として
用いるデバイスの応答速度を大きく劣化させるため、極
めて不利益である。
物拡散層では、そのシート抵抗が１ｋΩ／□のオーダー
にも達する。ＭＯＳトランジスタにおいてソース／ドレ
イン領域のシート抵抗が上昇すると、ゲート遅延時間τ
pdが増大し、トランジスタの動作周波数ｆはこれに反比
例して低下する。このような動作周波数ｆの低下は、特
にＡＳＩＣ（特定用途向けＩＣ）やＭＰＵ（マイクロ・
プロセシング・ユニット）のように拡散層を電極として
用いるデバイスの応答速度を大きく劣化させるため、極
めて不利益である。
【０００４】そこで、この不純物拡散層の低抵抗化を、
その表面に金属シリサイド層を形成することがで達成す
る技術が知られている。この金属シリサイド層は一般
に、シリコン（Ｓｉ）系材料層の表出部を含む基体の全
面にシリサイドを生成可能な金属膜を薄く堆積させた
後、熱処理（シリサイド化アニール）を施し、該金属膜
とＳｉ系材料層とが接触した部分において自己整合的な
シリサイド化反応を進行させる手法で形成される。この
手法は、サリサイド(SALICIDE ＝Self Aligned Silicid
ation)・プロセスと呼ばれている。シリサイドを生成可
能な金属としては様々な遷移金属が挙げられるが、最も
使用実績のあるものはＴｉである。たとえば、ＭＯＳト
ランジスタのソース／ドレイン領域の表面にＴｉＳｉｘ
（チタン・シリサイド）層が形成されることで、シート
抵抗は約１桁低下する。このようなソース／ドレイン領
域に臨んでコンタクト・ホールを開口し、その内部をプ
ラグ材料で埋め込めば、コンタクト抵抗を決定するプラ
グとＳｉ基板とのコンタクト面積は見かけ上ソース／ド
レイン領域の面積に近づき、これによってコンタクト抵
抗を実効的に下げることが可能となる。
その表面に金属シリサイド層を形成することがで達成す
る技術が知られている。この金属シリサイド層は一般
に、シリコン（Ｓｉ）系材料層の表出部を含む基体の全
面にシリサイドを生成可能な金属膜を薄く堆積させた
後、熱処理（シリサイド化アニール）を施し、該金属膜
とＳｉ系材料層とが接触した部分において自己整合的な
シリサイド化反応を進行させる手法で形成される。この
手法は、サリサイド(SALICIDE ＝Self Aligned Silicid
ation)・プロセスと呼ばれている。シリサイドを生成可
能な金属としては様々な遷移金属が挙げられるが、最も
使用実績のあるものはＴｉである。たとえば、ＭＯＳト
ランジスタのソース／ドレイン領域の表面にＴｉＳｉｘ
（チタン・シリサイド）層が形成されることで、シート
抵抗は約１桁低下する。このようなソース／ドレイン領
域に臨んでコンタクト・ホールを開口し、その内部をプ
ラグ材料で埋め込めば、コンタクト抵抗を決定するプラ
グとＳｉ基板とのコンタクト面積は見かけ上ソース／ド
レイン領域の面積に近づき、これによってコンタクト抵
抗を実効的に下げることが可能となる。
【０００５】しかし、ＴｉＳｉｘについては、０．３５
μｍよりさらに微細なデザイン・ルールの下では十分な
低抵抗化が達成できない問題が生じている。この原因の
ひとつは、ＴｉＳｉｘ層の凝集である。すなわち、微細
なデザイン・ルールの下ではソース／ドレイン領域の表
面積も小さく、ＴｉＳｉｘ層とＳｉ基板との界面の結合
が弱くなる。加えて、シリサイド化により浅い接合を破
壊することがないよう、形成されるＴｉＳｉ層の厚みが
ますます薄くなっているので、最悪の場合には上記の凝
集がＴｉＳｉｘ層の破断に至る。また、他の原因として
結晶相転移の阻害が挙げられる。ＴｉＳｉｘ層は一般に
２段階のシリサイド化アニール、すなわち、高抵抗のＣ
４９相を生成させるためのアニールとこれを低抵抗のＣ
５４相に変化させるためのアニールを経て形成される。
しかし、Ｃ４９相の結晶粒径が０．１〜０．３μｍであ
るのに対し、Ｃ５４相の結晶粒径は２〜３μｍと大き
く、デザイン・ルールより大きな結晶粒径への転移が本
質的に困難と考えられるためである。
μｍよりさらに微細なデザイン・ルールの下では十分な
低抵抗化が達成できない問題が生じている。この原因の
ひとつは、ＴｉＳｉｘ層の凝集である。すなわち、微細
なデザイン・ルールの下ではソース／ドレイン領域の表
面積も小さく、ＴｉＳｉｘ層とＳｉ基板との界面の結合
が弱くなる。加えて、シリサイド化により浅い接合を破
壊することがないよう、形成されるＴｉＳｉ層の厚みが
ますます薄くなっているので、最悪の場合には上記の凝
集がＴｉＳｉｘ層の破断に至る。また、他の原因として
結晶相転移の阻害が挙げられる。ＴｉＳｉｘ層は一般に
２段階のシリサイド化アニール、すなわち、高抵抗のＣ
４９相を生成させるためのアニールとこれを低抵抗のＣ
５４相に変化させるためのアニールを経て形成される。
しかし、Ｃ４９相の結晶粒径が０．１〜０．３μｍであ
るのに対し、Ｃ５４相の結晶粒径は２〜３μｍと大き
く、デザイン・ルールより大きな結晶粒径への転移が本
質的に困難と考えられるためである。
【０００６】近年、ＴｉＳｉｘに代わるサリサイド・プ
ロセス材料の有力候補として、ＣｏＳｉｘ（コバルト・
シリサイド）が提案されている。たとえば、ソース／ド
レイン上にＣｏ膜を積層してシリサイド化アニールを行
うと、Ｃｏ原子がＳｉ基板中へ拡散し、続いてＣｏＳｉ
2 が該Ｓｉ基板上にエピタキシャル成長するので、大粒
径のＣｏＳｉ2 層を得ることができる。ただし、Ｃｏは
極めて酸化されやすい物質であり、通常のＡｒ雰囲気中
や高真空中におけるシリサイド化アニールでは十分に抵
抗の低いＣｏＳｉ2 層を形成することができない。月刊
セミコンダクターワールド（プレスジャーナル社刊）１
９９５年１２月号ｐ．１５６−１６０には、Ｃｏ膜の表
面をＴｉＮ膜でキャッピングした状態でＡｒ雰囲気中で
のアニールを行うことにより、低抵抗化を図った旨が記
載されている。
ロセス材料の有力候補として、ＣｏＳｉｘ（コバルト・
シリサイド）が提案されている。たとえば、ソース／ド
レイン上にＣｏ膜を積層してシリサイド化アニールを行
うと、Ｃｏ原子がＳｉ基板中へ拡散し、続いてＣｏＳｉ
2 が該Ｓｉ基板上にエピタキシャル成長するので、大粒
径のＣｏＳｉ2 層を得ることができる。ただし、Ｃｏは
極めて酸化されやすい物質であり、通常のＡｒ雰囲気中
や高真空中におけるシリサイド化アニールでは十分に抵
抗の低いＣｏＳｉ2 層を形成することができない。月刊
セミコンダクターワールド（プレスジャーナル社刊）１
９９５年１２月号ｐ．１５６−１６０には、Ｃｏ膜の表
面をＴｉＮ膜でキャッピングした状態でＡｒ雰囲気中で
のアニールを行うことにより、低抵抗化を図った旨が記
載されている。
【０００７】
【発明が解決しようとする課題】上述のように、微細化
プロセスへの適用が期待されるＣｏＳｉ2 であるが、実
用化にあたっては接合リークの問題を解決しなければな
らない。この問題を、図１１ないし図１４を参照しなが
ら説明する。接合リークの根本的な原因は、シリサイド
化反応の不均一性である。サリサイド・プロセスでは一
般に、金属膜を成膜する前に基板の表面の自然酸化膜を
除去するための前処理が行われる。しかし、この金属膜
としてＣｏ膜を使用する場合、Ｃｏが上述のように極め
て酸化されやすい物質であるために、Ｃｏ膜とＳｉ系材
料膜との界面にＯ原子等の吸着物や自然酸化膜の残膜等
の異物がわずかに存在するだけでも、シリサイド化反応
に影響が及ぼされる。
プロセスへの適用が期待されるＣｏＳｉ2 であるが、実
用化にあたっては接合リークの問題を解決しなければな
らない。この問題を、図１１ないし図１４を参照しなが
ら説明する。接合リークの根本的な原因は、シリサイド
化反応の不均一性である。サリサイド・プロセスでは一
般に、金属膜を成膜する前に基板の表面の自然酸化膜を
除去するための前処理が行われる。しかし、この金属膜
としてＣｏ膜を使用する場合、Ｃｏが上述のように極め
て酸化されやすい物質であるために、Ｃｏ膜とＳｉ系材
料膜との界面にＯ原子等の吸着物や自然酸化膜の残膜等
の異物がわずかに存在するだけでも、シリサイド化反応
に影響が及ぼされる。
【０００８】たとえば図１１に示されるように、Ｓｉ基
板３１の表層部に不純物拡散層３２が形成されており、
さらにその表層部に自然酸化膜３３（ＳｉＯｘ；ただし
ｘ≒２）が成長している状態を考える。ここで、上記自
然酸化膜３３と不純物拡散層３２との界面には、不均一
にサブオキサイド３４（ＳｉＯｘ；ただしｘ＜２）が生
成している。ここでサブオキサイドとは、酸化シリコン
の化学量論的組成（ＳｉＯ2 ）よりもシリコン含有量が
多い不完全な酸化物である。上記自然酸化膜３３を除去
するための前処理としては通常、希フッ酸溶液を用いた
ウェットエッチングが行われるが、希フッ酸はサブオキ
サイド３４を完全に分解することができない。このた
め、前処理を終了した時点では図１２に示されるように
サブオキサイド３４が残存し、不均一に酸素が存在する
状態となる。また、基体の表面凹凸も解消されていな
い。
板３１の表層部に不純物拡散層３２が形成されており、
さらにその表層部に自然酸化膜３３（ＳｉＯｘ；ただし
ｘ≒２）が成長している状態を考える。ここで、上記自
然酸化膜３３と不純物拡散層３２との界面には、不均一
にサブオキサイド３４（ＳｉＯｘ；ただしｘ＜２）が生
成している。ここでサブオキサイドとは、酸化シリコン
の化学量論的組成（ＳｉＯ2 ）よりもシリコン含有量が
多い不完全な酸化物である。上記自然酸化膜３３を除去
するための前処理としては通常、希フッ酸溶液を用いた
ウェットエッチングが行われるが、希フッ酸はサブオキ
サイド３４を完全に分解することができない。このた
め、前処理を終了した時点では図１２に示されるように
サブオキサイド３４が残存し、不均一に酸素が存在する
状態となる。また、基体の表面凹凸も解消されていな
い。
【０００９】上記不純物拡散層３２の表層部にＣｏＳｉ
2 層を形成するためには、図１３に示されるように、基
体の表面をＣｏ膜３５で被覆する。ここで上記Ｃｏ膜３
５は、生成したＣｏＳｉ2 層が不純物拡散層３２の浅い
接合を破壊しないよう、十分に薄く形成しておく必要が
ある。これは、従来多用されているＴｉＳｉｘの成長膜
厚がＴｉ膜の初期膜厚の約２倍であるのに対し、ＣｏＳ
ｉ2 の成長膜厚がＣｏ膜の初期膜厚の約３倍と大きいた
めである。たとえば、０．１μｍのデザイン・ルール下
ではＭＯＳトランジスタのソース／ドレイン領域の接合
深さは５０ｎｍ以下となるので、ＣｏＳｉ2 層の成長膜
厚さは２０〜３０ｎｍ程度に抑えなければならず、した
がって予め形成されるＣｏ膜を７〜８ｎｍ程度まで薄膜
化する必要がある。
2 層を形成するためには、図１３に示されるように、基
体の表面をＣｏ膜３５で被覆する。ここで上記Ｃｏ膜３
５は、生成したＣｏＳｉ2 層が不純物拡散層３２の浅い
接合を破壊しないよう、十分に薄く形成しておく必要が
ある。これは、従来多用されているＴｉＳｉｘの成長膜
厚がＴｉ膜の初期膜厚の約２倍であるのに対し、ＣｏＳ
ｉ2 の成長膜厚がＣｏ膜の初期膜厚の約３倍と大きいた
めである。たとえば、０．１μｍのデザイン・ルール下
ではＭＯＳトランジスタのソース／ドレイン領域の接合
深さは５０ｎｍ以下となるので、ＣｏＳｉ2 層の成長膜
厚さは２０〜３０ｎｍ程度に抑えなければならず、した
がって予め形成されるＣｏ膜を７〜８ｎｍ程度まで薄膜
化する必要がある。
【００１０】しかし、このときの基体の表面にはＯ原子
等の吸着物や自然酸化膜の残膜等の異物が不均一に分布
するため、Ｃｏ膜３５と不純物拡散層３２とが直接接触
している領域ではシリサイド化反応が速やかに進行する
が、Ｃｏ膜３５と不純物拡散層３２とがたとえばサブオ
キサイド３４等の異物を介して接触する領域では、Ｃｏ
が異物との反応を経て不純物拡散層３２と反応すること
になり、シリサイド化速度は遅くなる。このような場
合、Ｃｏ膜３５と不純物拡散層３２との直接接触領域に
過剰量のＣｏが供給されて反応速度が極端に大きくなり
やすい。この結果、図１４に示されるように、不純物拡
散層３２の表層部にＣｏＳｉ2層３６が形成されるもの
の、この層にＣｏＳｉ2 スパイク３６ｓが多発すること
がある。たとえば１９９５年ＩＥＥＥ−ＩＥＤＭ（イン
ターナショナル・エレクトロン・デバイシズ・ミーティ
ング）抄録集ｐ．４４９−４５２には、上述のようなＣ
ｏＳｉ2 スパイク３６ｓが２０〜１００ｎｍの長さに伸
長することが記載されている。これは、不純物拡散層３
２の接合を突き抜けるに十分な長さであり、接合リーク
の原因となる。
等の吸着物や自然酸化膜の残膜等の異物が不均一に分布
するため、Ｃｏ膜３５と不純物拡散層３２とが直接接触
している領域ではシリサイド化反応が速やかに進行する
が、Ｃｏ膜３５と不純物拡散層３２とがたとえばサブオ
キサイド３４等の異物を介して接触する領域では、Ｃｏ
が異物との反応を経て不純物拡散層３２と反応すること
になり、シリサイド化速度は遅くなる。このような場
合、Ｃｏ膜３５と不純物拡散層３２との直接接触領域に
過剰量のＣｏが供給されて反応速度が極端に大きくなり
やすい。この結果、図１４に示されるように、不純物拡
散層３２の表層部にＣｏＳｉ2層３６が形成されるもの
の、この層にＣｏＳｉ2 スパイク３６ｓが多発すること
がある。たとえば１９９５年ＩＥＥＥ−ＩＥＤＭ（イン
ターナショナル・エレクトロン・デバイシズ・ミーティ
ング）抄録集ｐ．４４９−４５２には、上述のようなＣ
ｏＳｉ2 スパイク３６ｓが２０〜１００ｎｍの長さに伸
長することが記載されている。これは、不純物拡散層３
２の接合を突き抜けるに十分な長さであり、接合リーク
の原因となる。
【００１１】基体表面の異物による影響を減ずるため
に、Ｃｏ膜３５の成膜前に不純物拡散層３２の表面をＡ
ｒイオン照射等の手段によりアモルファス化することも
提案されている。しかしこの方法では、イオン照射時に
基板の内部に発生した結晶欠陥に沿って基板深部までＣ
ｏ原子が拡散し、かえってＣｏＳｉ2 スパイク３６ｓを
多発させることになりかねない。
に、Ｃｏ膜３５の成膜前に不純物拡散層３２の表面をＡ
ｒイオン照射等の手段によりアモルファス化することも
提案されている。しかしこの方法では、イオン照射時に
基板の内部に発生した結晶欠陥に沿って基板深部までＣ
ｏ原子が拡散し、かえってＣｏＳｉ2 スパイク３６ｓを
多発させることになりかねない。
【００１２】このように、従来のサリサイド・プロセス
では、シリサイド化のための金属膜を高度に薄膜化する
一方で、自然酸化膜等の吸着酸素等の異物の影響を避け
ながら均一な厚さのシリサイド膜を形成することが非常
に困難であった。このような問題は、今後の一層微細な
デザイン・ルールの下では程度の差こそあれ、Ｃｏ膜以
外の金属膜を用いてシリサイド層を形成する場合にも遭
遇し得るものである。そこで本発明は、上述の問題を解
決し、浅い接合を破壊することなく、薄くかつ均一な厚
さを有し、抵抗の低いシリサイド膜を形成することが可
能な半導体装置の製造方法を提供することを目的とす
る。
では、シリサイド化のための金属膜を高度に薄膜化する
一方で、自然酸化膜等の吸着酸素等の異物の影響を避け
ながら均一な厚さのシリサイド膜を形成することが非常
に困難であった。このような問題は、今後の一層微細な
デザイン・ルールの下では程度の差こそあれ、Ｃｏ膜以
外の金属膜を用いてシリサイド層を形成する場合にも遭
遇し得るものである。そこで本発明は、上述の問題を解
決し、浅い接合を破壊することなく、薄くかつ均一な厚
さを有し、抵抗の低いシリサイド膜を形成することが可
能な半導体装置の製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、いわゆるサリサイド・プロセスにおいてシリ
コン系材料膜を金属膜で被覆する前に、該シリコン系材
料層の表層部に成長した酸化膜を除去するための第１の
前処理を行い、その最終的な表面粗度を酸化膜成長時の
表面粗度と等しいか、もしくはこれよりも小とし、この
後、金属膜の成膜とシリサイド化アニールとを行うこと
で上述の問題を解決するものである。上記シリサイド化
アニールによってシリサイド層を形成した後は、上記金
属膜の未反応部分を除去し、基体の全面を絶縁膜で被覆
し、この絶縁膜に上記シリサイド層に臨む接続孔を開口
し、このシリサイド層の露出面に成長した酸化膜を除去
するための第２の前処理を行ってから、この接続孔を上
層配線材料で埋め込む。接続孔の開口と第２の前処理と
の間には、上記不純物拡散層の不純物濃度を補うための
不純物を接続孔の底面より導入し、該不純物を活性化さ
せるための第２の熱処理を行っても良い。本発明では、
第１の前処理において酸化膜を徹底的に除去することに
加え、シリコン系材料膜に予め施されている不純物活性
化のための第１の熱処理、および上述のシリサイド化ア
ニール、第２の前処理、第２の熱処理の各条件も総合的
に最適化し、シリサイド層の低抵抗化を目指す。
造方法は、いわゆるサリサイド・プロセスにおいてシリ
コン系材料膜を金属膜で被覆する前に、該シリコン系材
料層の表層部に成長した酸化膜を除去するための第１の
前処理を行い、その最終的な表面粗度を酸化膜成長時の
表面粗度と等しいか、もしくはこれよりも小とし、この
後、金属膜の成膜とシリサイド化アニールとを行うこと
で上述の問題を解決するものである。上記シリサイド化
アニールによってシリサイド層を形成した後は、上記金
属膜の未反応部分を除去し、基体の全面を絶縁膜で被覆
し、この絶縁膜に上記シリサイド層に臨む接続孔を開口
し、このシリサイド層の露出面に成長した酸化膜を除去
するための第２の前処理を行ってから、この接続孔を上
層配線材料で埋め込む。接続孔の開口と第２の前処理と
の間には、上記不純物拡散層の不純物濃度を補うための
不純物を接続孔の底面より導入し、該不純物を活性化さ
せるための第２の熱処理を行っても良い。本発明では、
第１の前処理において酸化膜を徹底的に除去することに
加え、シリコン系材料膜に予め施されている不純物活性
化のための第１の熱処理、および上述のシリサイド化ア
ニール、第２の前処理、第２の熱処理の各条件も総合的
に最適化し、シリサイド層の低抵抗化を目指す。
【００１４】
【発明の実施の形態】本発明の要となる工程は、シリコ
ン系材料層の表層部に成長した酸化膜を除去するための
第１の前処理を行う第１工程である。ここで、シリコン
系材料層の最終的な表面粗度を酸化膜成長時の表面粗度
よりも等しいか、もしくはこれよりも小とするのは、本
発明者らが得た次のような知見にもとづいている。本発
明者らが原子間力顕微鏡（ＡＦＭ）を用いて測定を行っ
たところによると、不均一な厚さに自然酸化膜が成長し
た状態のＳｉ基板の表面粗度は１．２ｎｍ、意図的に厚
さ５ｎｍの熱酸化膜を形成させたＳｉ基板の表面粗度は
１．３ｎｍであり、大差がなかった。つまり、基体表面
の凹凸の大きさを決定しているものは不均一な酸化膜成
分である。したがって、第１の前処理によりシリコン系
材料層の表面粗度が基体の表面粗度が酸化膜成長時の表
面粗度以下になれば、不均一な自然酸化膜が十分に除去
できたと考えられるからである。上記の知見から判断す
ると、自然酸化膜の徹底除去の目安となる表面粗度は、
１．３ｎｍである。
ン系材料層の表層部に成長した酸化膜を除去するための
第１の前処理を行う第１工程である。ここで、シリコン
系材料層の最終的な表面粗度を酸化膜成長時の表面粗度
よりも等しいか、もしくはこれよりも小とするのは、本
発明者らが得た次のような知見にもとづいている。本発
明者らが原子間力顕微鏡（ＡＦＭ）を用いて測定を行っ
たところによると、不均一な厚さに自然酸化膜が成長し
た状態のＳｉ基板の表面粗度は１．２ｎｍ、意図的に厚
さ５ｎｍの熱酸化膜を形成させたＳｉ基板の表面粗度は
１．３ｎｍであり、大差がなかった。つまり、基体表面
の凹凸の大きさを決定しているものは不均一な酸化膜成
分である。したがって、第１の前処理によりシリコン系
材料層の表面粗度が基体の表面粗度が酸化膜成長時の表
面粗度以下になれば、不均一な自然酸化膜が十分に除去
できたと考えられるからである。上記の知見から判断す
ると、自然酸化膜の徹底除去の目安となる表面粗度は、
１．３ｎｍである。
【００１５】上記第１の前処理は、（ａ）酸化剤を含む
フッ酸溶液を用いたウェットエッチング、（ｂ）１０10
／ｃｍ2 以上のプラズマ密度を有する不活性ガス・プラ
ズマの照射、あるいは（ｃ）フッ素系エッチング種もし
くは塩素系エッチング種の少なくとも一方を用いるケミ
カル・ドライエッチング、のいずれにより行うことがで
きる。上記（ａ）の方法では、ウェットエッチング液に
添加された酸化剤が被エッチング面に局部的に露出した
サブオキサイドやＳｉ系材料層を酸化して化学量論的組
成に近い酸化膜に変化させ、この酸化膜をフッ酸が直ち
に分解除去する機構でウェットエッチングが進行する。
したがって、フッ酸のみを用いた場合のようにサブオキ
サイドが除去しきれず、これによって後工程のシリサイ
ド化に悪影響が及ぼされる虞れがなくなる。また、従来
であれば凸部として残ったサブオキサイドやシリコン系
材料層の露出部も順次酸化されながらエッチングされる
ため、基体の表面粗度が低減される効果も期待できる。
上記酸化剤としては、たとえば過酸化水素（Ｈ
2 Ｏ2 ）、硝酸（ＨＮＯ3 ）、オゾン（Ｏ3 ）を用いる
ことができる。
フッ酸溶液を用いたウェットエッチング、（ｂ）１０10
／ｃｍ2 以上のプラズマ密度を有する不活性ガス・プラ
ズマの照射、あるいは（ｃ）フッ素系エッチング種もし
くは塩素系エッチング種の少なくとも一方を用いるケミ
カル・ドライエッチング、のいずれにより行うことがで
きる。上記（ａ）の方法では、ウェットエッチング液に
添加された酸化剤が被エッチング面に局部的に露出した
サブオキサイドやＳｉ系材料層を酸化して化学量論的組
成に近い酸化膜に変化させ、この酸化膜をフッ酸が直ち
に分解除去する機構でウェットエッチングが進行する。
したがって、フッ酸のみを用いた場合のようにサブオキ
サイドが除去しきれず、これによって後工程のシリサイ
ド化に悪影響が及ぼされる虞れがなくなる。また、従来
であれば凸部として残ったサブオキサイドやシリコン系
材料層の露出部も順次酸化されながらエッチングされる
ため、基体の表面粗度が低減される効果も期待できる。
上記酸化剤としては、たとえば過酸化水素（Ｈ
2 Ｏ2 ）、硝酸（ＨＮＯ3 ）、オゾン（Ｏ3 ）を用いる
ことができる。
【００１６】上記（ｂ）の方法は、いわゆる高密度プラ
ズマを用いた酸化膜の除去方法である。ここで、高密度
プラズマとは、従来型のプラズマに比べて電子とガス分
子との衝突回数を増やすための何らかの工夫がなされて
いるプラズマのことである。従来型のプラズマとは、た
とえば平行平板電極間にＲＦパワーを印加してグロー放
電を起こしたり、導波管へマイクロ波を供給してマイク
ロ波放電を起こすことにより励起されるものである。こ
れに対して高密度プラズマは、たとえばマイクロ波電界
と磁界の相互作用にもとづく電子サイクロトロン共鳴
（ＥＣＲ）、あるいはホイッスラー・モードと呼ばれる
磁界中のマイクロ波伝搬モード等を利用することにより
ガス分子の解離を高度に促進し、高いプラズマ密度を達
成したものである。
ズマを用いた酸化膜の除去方法である。ここで、高密度
プラズマとは、従来型のプラズマに比べて電子とガス分
子との衝突回数を増やすための何らかの工夫がなされて
いるプラズマのことである。従来型のプラズマとは、た
とえば平行平板電極間にＲＦパワーを印加してグロー放
電を起こしたり、導波管へマイクロ波を供給してマイク
ロ波放電を起こすことにより励起されるものである。こ
れに対して高密度プラズマは、たとえばマイクロ波電界
と磁界の相互作用にもとづく電子サイクロトロン共鳴
（ＥＣＲ）、あるいはホイッスラー・モードと呼ばれる
磁界中のマイクロ波伝搬モード等を利用することにより
ガス分子の解離を高度に促進し、高いプラズマ密度を達
成したものである。
【００１７】かかる高密度プラズマの具体例としては、
ＥＣＲプラズマ、ヘリコン波プラズマ、誘導結合プラズ
マ、ホロー・アノード励起プラズマ、ヘリカル共振励起
プラズマ等が例示される。これら高密度プラズマに共通
するメリットは、ガス分子の解離が高度に促進される機
構を備えることで、低ガス圧放電でも高いプラズマ密度
が得られることである。したがって、基体に対するイオ
ン衝撃をそれほど高めなくとも、高密度に生成した直進
性の高いイオンで効率の良い処理を行うことができる。
（ｂ）の方法において行われる処理は、不活性ガスのプ
ラズマによる酸化膜のスパッタ除去であるが、このよう
な物理的処理であってもイオン衝撃を減ずることで、Ｓ
ｉ基板への結晶欠陥の発生を抑制することができる。
ＥＣＲプラズマ、ヘリコン波プラズマ、誘導結合プラズ
マ、ホロー・アノード励起プラズマ、ヘリカル共振励起
プラズマ等が例示される。これら高密度プラズマに共通
するメリットは、ガス分子の解離が高度に促進される機
構を備えることで、低ガス圧放電でも高いプラズマ密度
が得られることである。したがって、基体に対するイオ
ン衝撃をそれほど高めなくとも、高密度に生成した直進
性の高いイオンで効率の良い処理を行うことができる。
（ｂ）の方法において行われる処理は、不活性ガスのプ
ラズマによる酸化膜のスパッタ除去であるが、このよう
な物理的処理であってもイオン衝撃を減ずることで、Ｓ
ｉ基板への結晶欠陥の発生を抑制することができる。
【００１８】上記（ｃ）の方法は、前述（ｂ）の方法と
は異なり化学的な酸化膜の除去方法である。ケミカル・
ドライエッチングでは、マイクロ波放電により励起され
たプラズマ中の中性活性種、すなわちラジカルが、処理
チャンバ内の下降気流に乗って基板方向へ輸送され、物
理的ダメージの極めて少ない処理が行われる。フッ素系
化学種によればＳｉＯｘを効率良く分解することがで
き、塩素系化学種によればＳｉＯｘの除去速度は落ちる
ものの、サブオキサイドを分解することができる。した
がって、双方の化学種を同時または時系列的に併用する
ことも効果的である。
は異なり化学的な酸化膜の除去方法である。ケミカル・
ドライエッチングでは、マイクロ波放電により励起され
たプラズマ中の中性活性種、すなわちラジカルが、処理
チャンバ内の下降気流に乗って基板方向へ輸送され、物
理的ダメージの極めて少ない処理が行われる。フッ素系
化学種によればＳｉＯｘを効率良く分解することがで
き、塩素系化学種によればＳｉＯｘの除去速度は落ちる
ものの、サブオキサイドを分解することができる。した
がって、双方の化学種を同時または時系列的に併用する
ことも効果的である。
【００１９】本発明は、予め不純物拡散層が形成された
シリコン系材料層の表面のシリサイド化に適用された場
合に、極めて有効である。この不純物拡散層の典型的な
用途は、ＭＯＳトランジスタのソース／ドレイン領域で
あるが、この他にもバイポーラ・トランジスタや電荷結
合素子（ＣＣＤ）の基板コンタクト部分にシリサイド層
が形成されていても良い。本発明では、ＭＯＳトランジ
スタへのサリサイド・プロセスの適用のように実際的な
適用を考えると、上述した酸化膜の徹底除去方法に加え
て他工程でも様々な改善を行い、プロセスを総合的に最
適化することが特に有効である。
シリコン系材料層の表面のシリサイド化に適用された場
合に、極めて有効である。この不純物拡散層の典型的な
用途は、ＭＯＳトランジスタのソース／ドレイン領域で
あるが、この他にもバイポーラ・トランジスタや電荷結
合素子（ＣＣＤ）の基板コンタクト部分にシリサイド層
が形成されていても良い。本発明では、ＭＯＳトランジ
スタへのサリサイド・プロセスの適用のように実際的な
適用を考えると、上述した酸化膜の徹底除去方法に加え
て他工程でも様々な改善を行い、プロセスを総合的に最
適化することが特に有効である。
【００２０】他工程の改善の一例は、不純物の活性化温
度である。本発明では、第１の熱処理による上記不純物
拡散層に導入された不純物の活性化が、８００℃以上１
０００℃以下の最終到達温度で行われていることが好適
である。一般に不純物活性化アニールは１０５０℃で行
われることが多いが、本発明ではこの温度域を若干下げ
た。しかも、第１の熱処理における昇降温速度を、使用
される熱源の最大発熱温度より低い温度域では相対的に
速く、該最大発熱温度以上の温度域では相対的に遅く設
定する。これは、Ｓｉ基板中の結晶欠陥の発生を徹底的
に抑えるためである。Ｓｉ基板中の結晶欠陥は、熱応力
が急激に変化する際に現れやすい。たとえば、Ｓｉ基板
上にＬＤＤ構造のＭＯＳトランジスタを形成する場合に
は、ゲート電極の側壁面のサイドウォールのエッジ部に
応力が集中しやすく、これが基板中の結晶欠陥の原因と
なる。
度である。本発明では、第１の熱処理による上記不純物
拡散層に導入された不純物の活性化が、８００℃以上１
０００℃以下の最終到達温度で行われていることが好適
である。一般に不純物活性化アニールは１０５０℃で行
われることが多いが、本発明ではこの温度域を若干下げ
た。しかも、第１の熱処理における昇降温速度を、使用
される熱源の最大発熱温度より低い温度域では相対的に
速く、該最大発熱温度以上の温度域では相対的に遅く設
定する。これは、Ｓｉ基板中の結晶欠陥の発生を徹底的
に抑えるためである。Ｓｉ基板中の結晶欠陥は、熱応力
が急激に変化する際に現れやすい。たとえば、Ｓｉ基板
上にＬＤＤ構造のＭＯＳトランジスタを形成する場合に
は、ゲート電極の側壁面のサイドウォールのエッジ部に
応力が集中しやすく、これが基板中の結晶欠陥の原因と
なる。
【００２１】本発明における上述のような昇降温速度の
制御には、この熱応力を緩和する働きがある。上記第１
の熱処理にたとえばハロゲン・ランプを備えたＲＴＡ
（ラピット・サーマル・アニール）装置を用いる場合、
ハロゲン・ランプの最大発熱温度は５００℃前後であ
る。そこで、最終到達温度をたとえば１０００℃とした
場合、昇温速度または降温速度を室温〜５００℃の温度
範囲では１００℃／秒程度、５００〜１０００℃の温度
範囲では１０℃／秒程度に設定すると良い。
制御には、この熱応力を緩和する働きがある。上記第１
の熱処理にたとえばハロゲン・ランプを備えたＲＴＡ
（ラピット・サーマル・アニール）装置を用いる場合、
ハロゲン・ランプの最大発熱温度は５００℃前後であ
る。そこで、最終到達温度をたとえば１０００℃とした
場合、昇温速度または降温速度を室温〜５００℃の温度
範囲では１００℃／秒程度、５００〜１０００℃の温度
範囲では１０℃／秒程度に設定すると良い。
【００２２】このような温度制御は、いわゆるコンタク
ト・イオン注入により導入された不純物を活性化するた
めの第２の熱処理に適用しても有効である。ここで、コ
ンタクト・イオン注入とは、不純物拡散層に臨んで接続
孔を開口する際、オーバーエッチングによって除去され
た接続孔底面の不純物を補うために行われるものであ
り、導入された不純物は当然、活性化のための第２の熱
処理を受けることになる。本発明では、この第２の熱処
理を８００℃以上１１００℃以下の最終到達温度にて行
い、また昇降温速度も前述の第１の熱処理の場合と同様
に設定することが特に好適である。これは、第２の熱処
理により新たな結晶欠陥が発生し、すでに形成されてい
るシリサイド膜から金属原子が基板中へ拡散して結果的
にシリサイド膜が不純物拡散層を突き抜けることを防止
するためである。
ト・イオン注入により導入された不純物を活性化するた
めの第２の熱処理に適用しても有効である。ここで、コ
ンタクト・イオン注入とは、不純物拡散層に臨んで接続
孔を開口する際、オーバーエッチングによって除去され
た接続孔底面の不純物を補うために行われるものであ
り、導入された不純物は当然、活性化のための第２の熱
処理を受けることになる。本発明では、この第２の熱処
理を８００℃以上１１００℃以下の最終到達温度にて行
い、また昇降温速度も前述の第１の熱処理の場合と同様
に設定することが特に好適である。これは、第２の熱処
理により新たな結晶欠陥が発生し、すでに形成されてい
るシリサイド膜から金属原子が基板中へ拡散して結果的
にシリサイド膜が不純物拡散層を突き抜けることを防止
するためである。
【００２３】また、接続孔をプラグで上層配線材料で埋
め込む前には、シリサイド層の表面に成長した金属酸化
物やシリコン酸化物からなる混合酸化物を除去する必要
がある。本発明では不純物拡散層の表面に形成されたシ
リサイド層が極めて薄いため、この第２の前処理に際し
てはシリサイド層の表面に成長した酸化物膜を除去する
一方で、シリサイド層そのものを除去しないように細心
の注意を払う必要がある。この第２の前処理についても
前述した第１の前処理の場合と同様、１０10／ｃｍ2 以
上のプラズマ密度を有する不活性ガス・プラズマの照
射、あるいはフッ素系エッチング種もしくは塩素系エッ
チング種の少なくとも一方を用いたケミカル・ドライエ
ッチングが有効である。
め込む前には、シリサイド層の表面に成長した金属酸化
物やシリコン酸化物からなる混合酸化物を除去する必要
がある。本発明では不純物拡散層の表面に形成されたシ
リサイド層が極めて薄いため、この第２の前処理に際し
てはシリサイド層の表面に成長した酸化物膜を除去する
一方で、シリサイド層そのものを除去しないように細心
の注意を払う必要がある。この第２の前処理についても
前述した第１の前処理の場合と同様、１０10／ｃｍ2 以
上のプラズマ密度を有する不活性ガス・プラズマの照
射、あるいはフッ素系エッチング種もしくは塩素系エッ
チング種の少なくとも一方を用いたケミカル・ドライエ
ッチングが有効である。
【００２４】ところで、本発明でシリサイド層を形成た
めの金属膜として使用可能なものを例示すると、Ｔｉ
膜，Ｖ膜，Ｃｏ膜，Ｎｉ膜，Ｚｒ膜，Ｍｏ膜，Ｒｕ膜，
Ｐｄ膜，Ｈｆ膜，Ｔａ膜，Ｗ膜，Ｐｔ膜となる。これら
の各膜は単独で使用しても良いが、たとえばＣｏ膜のよ
うに極めて酸化されやすい膜については、その表面にキ
ャッピング膜として他の金属膜や金属化合物膜と積層さ
れた形で使用しても良い。
めの金属膜として使用可能なものを例示すると、Ｔｉ
膜，Ｖ膜，Ｃｏ膜，Ｎｉ膜，Ｚｒ膜，Ｍｏ膜，Ｒｕ膜，
Ｐｄ膜，Ｈｆ膜，Ｔａ膜，Ｗ膜，Ｐｔ膜となる。これら
の各膜は単独で使用しても良いが、たとえばＣｏ膜のよ
うに極めて酸化されやすい膜については、その表面にキ
ャッピング膜として他の金属膜や金属化合物膜と積層さ
れた形で使用しても良い。
【００２５】
【実施例】以下、本発明の具体的な実施例について説明
する。実施例１ ここでは、本発明をＣＭＯＳプロセスに適用し、Ｈ2 Ｏ
2 を含む希フッ酸溶液でソース／ドレイン領域の自然酸
化膜を除去した後、該領域の表面にＣｏＳｉ2層を形成
して低抵抗化を図ったプロセス例について、図１ないし
図９を参照しながら説明する。
する。実施例１ ここでは、本発明をＣＭＯＳプロセスに適用し、Ｈ2 Ｏ
2 を含む希フッ酸溶液でソース／ドレイン領域の自然酸
化膜を除去した後、該領域の表面にＣｏＳｉ2層を形成
して低抵抗化を図ったプロセス例について、図１ないし
図９を参照しながら説明する。
【００２６】図１は、ＰＭＯＳ形成領域にＢＦ2 + のイ
オン注入を行い、ＬＤＤ構造を有するＰＭＯＳが形成さ
れた状態を示している。ここまでのプロセスを簡単に説
明すると、まずＳｉ基板１に公知の選択酸化分離法（Ｌ
ＯＣＯＳ）法によりフィールド酸化膜２（ＳｉＯ2 ）を
形成し、さらにＮＭＯＳ形成領域にｐ型不純物をイオン
注入することにより、ｐ型のウェル３を形成した。次
に、このフィールド酸化膜２により規定される素子形成
領域の全面をパイロジェニック酸化法により熱酸化し
て、厚さ約１０ｎｍのゲート酸化膜３を形成した。次
に、基体の全面に厚さ約１４０ｎｍのＷ−ポリサイド膜
（ｐｏｌｙＳｉ／ＷＳｉｘ）を成膜し、この膜をパター
ニングしてゲート電極５を形成した。続いて、ＰＭＯＳ
形成領域にはＢＦ2 + 、ＮＭＯＳ形成領域にはＡｓ+ を
それぞれ低濃度にてイオン注入することにより、ｎ- 型
のＬＤＤ領域６ｎとｐ- 型のＬＤＤ領域６ｐとをそれぞ
れ形成した。次に、厚さ約２００ｎｍのＳｉＯｘ膜の全
面堆積、このＳｉＯｘ膜のエッチバックによるサイドウ
ォール７の形成を行った。
オン注入を行い、ＬＤＤ構造を有するＰＭＯＳが形成さ
れた状態を示している。ここまでのプロセスを簡単に説
明すると、まずＳｉ基板１に公知の選択酸化分離法（Ｌ
ＯＣＯＳ）法によりフィールド酸化膜２（ＳｉＯ2 ）を
形成し、さらにＮＭＯＳ形成領域にｐ型不純物をイオン
注入することにより、ｐ型のウェル３を形成した。次
に、このフィールド酸化膜２により規定される素子形成
領域の全面をパイロジェニック酸化法により熱酸化し
て、厚さ約１０ｎｍのゲート酸化膜３を形成した。次
に、基体の全面に厚さ約１４０ｎｍのＷ−ポリサイド膜
（ｐｏｌｙＳｉ／ＷＳｉｘ）を成膜し、この膜をパター
ニングしてゲート電極５を形成した。続いて、ＰＭＯＳ
形成領域にはＢＦ2 + 、ＮＭＯＳ形成領域にはＡｓ+ を
それぞれ低濃度にてイオン注入することにより、ｎ- 型
のＬＤＤ領域６ｎとｐ- 型のＬＤＤ領域６ｐとをそれぞ
れ形成した。次に、厚さ約２００ｎｍのＳｉＯｘ膜の全
面堆積、このＳｉＯｘ膜のエッチバックによるサイドウ
ォール７の形成を行った。
【００２７】さらに、この基体を酸化炉に搬入し、Ｏ2
流量４ＳＬＭ，８００℃，１０分間の条件でチャネリン
グ防止膜８としてＳｉＯｘ膜を約１０ｎｍの厚さに形成
した。レジスト・パターニングを行ってＮＭＯＳ形成領
域をレジスト・パターン１０で被覆した後、まずＰＭＯ
Ｓ形成領域に対し、ＢＦ2 + の高濃度イオン注入を行っ
た。このイオン注入の条件は、たとえばイオン加速エネ
ルギー４０ｋｅＶ，ドース量３×１０15／ｃｍ2 とし、
これによりｐ+ 型のソース／ドレイン領域９ｐを形成し
た。図１には、ここまでの工程が終了した状態が示され
ている。
流量４ＳＬＭ，８００℃，１０分間の条件でチャネリン
グ防止膜８としてＳｉＯｘ膜を約１０ｎｍの厚さに形成
した。レジスト・パターニングを行ってＮＭＯＳ形成領
域をレジスト・パターン１０で被覆した後、まずＰＭＯ
Ｓ形成領域に対し、ＢＦ2 + の高濃度イオン注入を行っ
た。このイオン注入の条件は、たとえばイオン加速エネ
ルギー４０ｋｅＶ，ドース量３×１０15／ｃｍ2 とし、
これによりｐ+ 型のソース／ドレイン領域９ｐを形成し
た。図１には、ここまでの工程が終了した状態が示され
ている。
【００２８】次に、ＮＭＯＳを形成するためのイオン注
入に先立ち、図２に示されるようにチャネリング防止膜
８を希フッ酸を用いて除去した。この段階でチャネリン
グ防止膜８を除去するのは、質量の大きいＡｓ+ イオン
と共にチャネリング防止膜８中の酸素が基板へ打ち込ま
れるのを防止するためである。次にレジスト・パターニ
ングを行ってＰＭＯＳ形成領域をレジスト・パターン１
１で被覆した後、Ａｓ+ の高濃度イオン注入を行った。
このときのイオン注入条件は、たとえばイオン加速エネ
ルギー５０ｋｅＶ，ドース量３×１０15／ｃｍ2 とし、
これによりｎ+ 型のソース／ドレイン領域９ｎを形成し
た。
入に先立ち、図２に示されるようにチャネリング防止膜
８を希フッ酸を用いて除去した。この段階でチャネリン
グ防止膜８を除去するのは、質量の大きいＡｓ+ イオン
と共にチャネリング防止膜８中の酸素が基板へ打ち込ま
れるのを防止するためである。次にレジスト・パターニ
ングを行ってＰＭＯＳ形成領域をレジスト・パターン１
１で被覆した後、Ａｓ+ の高濃度イオン注入を行った。
このときのイオン注入条件は、たとえばイオン加速エネ
ルギー５０ｋｅＶ，ドース量３×１０15／ｃｍ2 とし、
これによりｎ+ 型のソース／ドレイン領域９ｎを形成し
た。
【００２９】導入された不純物は、Ｎ2 雰囲気中におけ
る第１の熱処理で活性化させた。ここでは、ハロゲン・
ランプを備えたＲＴＡ装置を用い、１００℃／秒の昇温
速度で室温から５００℃まで昇温→１０℃／秒の昇温速
度で最終到達温度１０００℃まで昇温→１０００℃で１
０秒間保持→１０℃／秒の降温速度で５００℃まで降温
→１００℃／秒の降温速度で室温まで降温、といった昇
降温シーケンスにしたがって熱処理を行った。このシー
ケンスにより基板の熱応力の急激な変化が抑制され、基
板中における結晶欠陥の発生が抑制された。ソース／ド
レイン領域９ｎ，９ｐの接合深さは、約１２０ｎｍとな
った。
る第１の熱処理で活性化させた。ここでは、ハロゲン・
ランプを備えたＲＴＡ装置を用い、１００℃／秒の昇温
速度で室温から５００℃まで昇温→１０℃／秒の昇温速
度で最終到達温度１０００℃まで昇温→１０００℃で１
０秒間保持→１０℃／秒の降温速度で５００℃まで降温
→１００℃／秒の降温速度で室温まで降温、といった昇
降温シーケンスにしたがって熱処理を行った。このシー
ケンスにより基板の熱応力の急激な変化が抑制され、基
板中における結晶欠陥の発生が抑制された。ソース／ド
レイン領域９ｎ，９ｐの接合深さは、約１２０ｎｍとな
った。
【００３０】次に、第１の前処理として、Ｈ2 Ｏ2 ：Ｈ
2 Ｏ：ＨＦ＝３０：７０：１の組成を有する３０℃の希
フッ酸溶液中に基体を６０秒間浸漬し、ソース／ドレイ
ン領域９ｎ，９ｐの表面に成長している自然酸化膜を除
去した。この前処理の様子を、図３ないし図５に拡大し
て示す。これらの図面にはＰＭＯＳのソース／ドレイン
領域９ｐを図示するが、ＮＭＯＳのソース／ドレイン領
域９ｎにおいても処理の様子は同じである。図３は、ソ
ース／ドレイン領域９ｐの表面に自然酸化膜２０が成長
した状態を示している。この自然酸化膜２０は、酸化シ
リコンの化学量論的組成ＳｉＯ2 に近い組成ＳｉＯｘ
（ｘ≒２）を有するが、その厚さは不均一であり、ソー
ス／ドレイン領域９ｐの表面に最大表面粗度Ｒmax を発
生させる原因となっている。ここで、上記自然酸化膜２
０とソース／ドレイン領域９ｐとの界面を酸化膜／基板
界面Ｑとする。また、上記の自然酸化膜２０とソース／
ドレイン領域９ｐの界面近傍には、化学量論組成よりも
酸素リッチな組成ＳｉＯｘ（ｘ＜２）を有するサブオキ
サイド２１が不均一に分布している。
2 Ｏ：ＨＦ＝３０：７０：１の組成を有する３０℃の希
フッ酸溶液中に基体を６０秒間浸漬し、ソース／ドレイ
ン領域９ｎ，９ｐの表面に成長している自然酸化膜を除
去した。この前処理の様子を、図３ないし図５に拡大し
て示す。これらの図面にはＰＭＯＳのソース／ドレイン
領域９ｐを図示するが、ＮＭＯＳのソース／ドレイン領
域９ｎにおいても処理の様子は同じである。図３は、ソ
ース／ドレイン領域９ｐの表面に自然酸化膜２０が成長
した状態を示している。この自然酸化膜２０は、酸化シ
リコンの化学量論的組成ＳｉＯ2 に近い組成ＳｉＯｘ
（ｘ≒２）を有するが、その厚さは不均一であり、ソー
ス／ドレイン領域９ｐの表面に最大表面粗度Ｒmax を発
生させる原因となっている。ここで、上記自然酸化膜２
０とソース／ドレイン領域９ｐとの界面を酸化膜／基板
界面Ｑとする。また、上記の自然酸化膜２０とソース／
ドレイン領域９ｐの界面近傍には、化学量論組成よりも
酸素リッチな組成ＳｉＯｘ（ｘ＜２）を有するサブオキ
サイド２１が不均一に分布している。
【００３１】この自然酸化膜２０をＨ2 Ｏ2 を含む希フ
ッ酸溶液を用いて除去すると、図４に示されるように、
途中で現れるソース／ドレイン領域９ｐやサブオキサイ
ド２１の露出面の表面がＨ2 Ｏ2 により酸化され、新た
な酸化層２２が生成する。この酸化層２２の組成は、酸
化シリコンの化学量論的組成ＳｉＯ2 に近い組成ＳｉＯ
ｘを有する。したがって、この第１の前処理では被エッ
チング面に常に酸化膜が存在する形でウェットエッチン
グが進行することになる。この結果、第１の前処理の終
了時には図５に示されるように、自然酸化膜２０もサブ
オキサイド２１も徹底的に除去される。また、破線で示
した当初の酸化膜／基板界面Ｑと比較して明らかなよう
に、本発明では基体表面の平坦性が向上し、その表面粗
度Ｒは酸化膜生成時の最大表面粗度Ｒmax よりも遥かに
減少した。
ッ酸溶液を用いて除去すると、図４に示されるように、
途中で現れるソース／ドレイン領域９ｐやサブオキサイ
ド２１の露出面の表面がＨ2 Ｏ2 により酸化され、新た
な酸化層２２が生成する。この酸化層２２の組成は、酸
化シリコンの化学量論的組成ＳｉＯ2 に近い組成ＳｉＯ
ｘを有する。したがって、この第１の前処理では被エッ
チング面に常に酸化膜が存在する形でウェットエッチン
グが進行することになる。この結果、第１の前処理の終
了時には図５に示されるように、自然酸化膜２０もサブ
オキサイド２１も徹底的に除去される。また、破線で示
した当初の酸化膜／基板界面Ｑと比較して明らかなよう
に、本発明では基体表面の平坦性が向上し、その表面粗
度Ｒは酸化膜生成時の最大表面粗度Ｒmax よりも遥かに
減少した。
【００３２】次に、マグネトロン・スパッタリングを行
い、図６に示されるように基体の全面にＣｏ膜１２を約
３０ｎｍの厚さに成膜した。このＣｏ膜１２はシリサイ
ド膜形成用の原料であり、成膜条件はたとえば、 ターゲット Ｃｏ Ａｒ流量 １００ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー １ ｋＷ（１３．５６ＭＨｚ） 基板温度 １５０ ℃ とした。
い、図６に示されるように基体の全面にＣｏ膜１２を約
３０ｎｍの厚さに成膜した。このＣｏ膜１２はシリサイ
ド膜形成用の原料であり、成膜条件はたとえば、 ターゲット Ｃｏ Ａｒ流量 １００ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー １ ｋＷ（１３．５６ＭＨｚ） 基板温度 １５０ ℃ とした。
【００３３】次に、ソース／ドレイン領域９ｎ，９ｐの
表面を自己整合的にシリサイド化するための２段階ＲＴ
Ａ（ラピッド・サーマル・アニール）を行った。すなわ
ちまず、図６に示される状態の基体をＲＴＡ装置に搬入
し、一例としてＮ2 流量５ＳＬＭ，５５０℃，３０秒間
の条件で１回目ＲＴＡを行った。この結果、図７に示さ
れるように、ゲート電極５の表面にＣｏＳｉ2 層１３
ｇ、ソース／ドレイン領域９ｎ，９ｐの表面にＣｏＳｉ
2 層１３ｓｄがそれぞれ形成された。
表面を自己整合的にシリサイド化するための２段階ＲＴ
Ａ（ラピッド・サーマル・アニール）を行った。すなわ
ちまず、図６に示される状態の基体をＲＴＡ装置に搬入
し、一例としてＮ2 流量５ＳＬＭ，５５０℃，３０秒間
の条件で１回目ＲＴＡを行った。この結果、図７に示さ
れるように、ゲート電極５の表面にＣｏＳｉ2 層１３
ｇ、ソース／ドレイン領域９ｎ，９ｐの表面にＣｏＳｉ
2 層１３ｓｄがそれぞれ形成された。
【００３４】次に、図８に示されるように、基体を一旦
硫酸過水（Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 混合水溶液）に浸漬し
て未反応Ｃｏ膜１２ｕを選択的に溶解除去した後、たと
えばＮ2 流量５ＳＬＭ，７５０℃，３０秒間の条件で２
回目ＲＴＡを行った。この結果、より安定な結晶構造を
有し抵抗の低いＣｏＳｉ2 層１３ｇ，１３ｓｄが形成さ
れた。このＣｏＳｉ2 層１３ｇ，１３ｓｄの厚さは、約
５０ｎｍであった。本発明では、ソース／ドレイン領域
９ｎ，９ｐの不純物活性化条件が最適化され、基板中で
の結晶欠陥の発生が抑制されていること、Ｃｏ膜１２の
成膜に先立ちソース／ドレイン領域９ｎ，９ｐの表面か
ら酸化膜が徹底的に除去されており、かつその表面粗度
Ｒが著しく低減されていることにより、均一性の極めて
高いＣｏＳｉ2 層１３ｇ，１３ｓｄを形成することがで
きた。従来のようなＣｏＳｉ2 スパイクによる接合の破
壊は、検出されなかった。
硫酸過水（Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 混合水溶液）に浸漬し
て未反応Ｃｏ膜１２ｕを選択的に溶解除去した後、たと
えばＮ2 流量５ＳＬＭ，７５０℃，３０秒間の条件で２
回目ＲＴＡを行った。この結果、より安定な結晶構造を
有し抵抗の低いＣｏＳｉ2 層１３ｇ，１３ｓｄが形成さ
れた。このＣｏＳｉ2 層１３ｇ，１３ｓｄの厚さは、約
５０ｎｍであった。本発明では、ソース／ドレイン領域
９ｎ，９ｐの不純物活性化条件が最適化され、基板中で
の結晶欠陥の発生が抑制されていること、Ｃｏ膜１２の
成膜に先立ちソース／ドレイン領域９ｎ，９ｐの表面か
ら酸化膜が徹底的に除去されており、かつその表面粗度
Ｒが著しく低減されていることにより、均一性の極めて
高いＣｏＳｉ2 層１３ｇ，１３ｓｄを形成することがで
きた。従来のようなＣｏＳｉ2 スパイクによる接合の破
壊は、検出されなかった。
【００３５】この後、図９に示されるように、基体の全
面を層間絶縁膜１４（ＳｉＯｘ／ＢＰＳＧ）で被覆し
た。この層間絶縁膜１４は、膜質に優れる厚さ約１００
ｎｍのＳｉＯｘ膜と、リフロー特性に優れる厚さ約５０
０ｎｍのＢＰＳＧ（ホウ素・リン・シリケート・ガラ
ス）膜とをこの順に成膜したものである。これらの膜の
成膜条件はたとえば、 （ＳｉＯｘ膜の成膜条件） ＣＶＤ装置 ＬＰＣＶＤ装置 ＳｉＨ4 流量 ３０ ＳＣＣＭ Ｏ2 流量 ５４０ ＳＣＣＭ 圧力 １０．２ Ｐａ 基板温度 ４００ ℃ （ＢＰＳＧ膜の成膜条件） ＣＶＤ装置 常圧ＣＶＤ装置 ＴＥＯＳ流量 ５０ ＳＣＣＭ Ｏ3 流量 ５００ ＳＣＣＭ トリメチルリン酸 ５０ ＳＣＣＭ トリメチルホウ酸 ５０ ＳＣＣＭ 圧力 ４０ Ｐａ 基板温度 ７２０ ℃ のとおりとした。
面を層間絶縁膜１４（ＳｉＯｘ／ＢＰＳＧ）で被覆し
た。この層間絶縁膜１４は、膜質に優れる厚さ約１００
ｎｍのＳｉＯｘ膜と、リフロー特性に優れる厚さ約５０
０ｎｍのＢＰＳＧ（ホウ素・リン・シリケート・ガラ
ス）膜とをこの順に成膜したものである。これらの膜の
成膜条件はたとえば、 （ＳｉＯｘ膜の成膜条件） ＣＶＤ装置 ＬＰＣＶＤ装置 ＳｉＨ4 流量 ３０ ＳＣＣＭ Ｏ2 流量 ５４０ ＳＣＣＭ 圧力 １０．２ Ｐａ 基板温度 ４００ ℃ （ＢＰＳＧ膜の成膜条件） ＣＶＤ装置 常圧ＣＶＤ装置 ＴＥＯＳ流量 ５０ ＳＣＣＭ Ｏ3 流量 ５００ ＳＣＣＭ トリメチルリン酸 ５０ ＳＣＣＭ トリメチルホウ酸 ５０ ＳＣＣＭ 圧力 ４０ Ｐａ 基板温度 ７２０ ℃ のとおりとした。
【００３６】次に、レジスト・パターニングを行って図
示されないレジスト・パターンを形成し、これをマスク
として上記層間絶縁膜１４をドライエッチングし、ソー
ス／ドレイン領域９ｎ，９ｐに臨むコンタクトホール１
５ｎ，１５ｐを開口した。このときのエッチング条件
は、一例として下記のとおりとした。 エッチング装置 マグネトロンＲＩＥ装置 Ｃ4 Ｆ8 流量 ３０ ＳＣＣＭ 圧力 ２ Ｐａ ＲＦパワー １２００ Ｗ（１３．５６ ＭＨｚ） 基板温度 ２５℃ オーバーエッチング率 ５０％
示されないレジスト・パターンを形成し、これをマスク
として上記層間絶縁膜１４をドライエッチングし、ソー
ス／ドレイン領域９ｎ，９ｐに臨むコンタクトホール１
５ｎ，１５ｐを開口した。このときのエッチング条件
は、一例として下記のとおりとした。 エッチング装置 マグネトロンＲＩＥ装置 Ｃ4 Ｆ8 流量 ３０ ＳＣＣＭ 圧力 ２ Ｐａ ＲＦパワー １２００ Ｗ（１３．５６ ＭＨｚ） 基板温度 ２５℃ オーバーエッチング率 ５０％
【００３７】次に、上記コンタクトホール１５ｎ，１５
ｐを介してコンタクト・イオン注入を行った。ＰＭＯＳ
形成領域についてはＢＦ2 + をイオン加速エネルギー５
０ｋｅＶ，ドース量３×１０15／ｃｍ2 の条件で、また
ＮＭＯＳ形成領域についてはＡｓ+ をイオン加速エネル
ギー５０ｋｅＶ，ドース量３×１０15／ｃｍ2 の条件で
それぞれイオン注入した。導入された不純物は、Ｎ2 雰
囲気中における第２の熱処理で活性化させた。ここで
は、ハロゲン・ランプを備えたＲＴＡ装置を用い、１０
０℃／秒の昇温速度で室温から５００℃まで昇温→１０
℃／秒の昇温速度で最終到達温度８５０℃まで昇温→８
５０℃で３０秒間保持→１０℃／秒の降温速度で５００
℃まで降温→１００℃／秒の降温速度で室温まで降温、
といった昇降温シーケンスにしたがって熱処理を行っ
た。このシーケンスにより基板の熱応力の急激な変化が
抑制され、基板中における結晶欠陥の発生が抑制され
た。
ｐを介してコンタクト・イオン注入を行った。ＰＭＯＳ
形成領域についてはＢＦ2 + をイオン加速エネルギー５
０ｋｅＶ，ドース量３×１０15／ｃｍ2 の条件で、また
ＮＭＯＳ形成領域についてはＡｓ+ をイオン加速エネル
ギー５０ｋｅＶ，ドース量３×１０15／ｃｍ2 の条件で
それぞれイオン注入した。導入された不純物は、Ｎ2 雰
囲気中における第２の熱処理で活性化させた。ここで
は、ハロゲン・ランプを備えたＲＴＡ装置を用い、１０
０℃／秒の昇温速度で室温から５００℃まで昇温→１０
℃／秒の昇温速度で最終到達温度８５０℃まで昇温→８
５０℃で３０秒間保持→１０℃／秒の降温速度で５００
℃まで降温→１００℃／秒の降温速度で室温まで降温、
といった昇降温シーケンスにしたがって熱処理を行っ
た。このシーケンスにより基板の熱応力の急激な変化が
抑制され、基板中における結晶欠陥の発生が抑制され
た。
【００３８】次に、プラグ形成前の第２の前処理とし
て、基体を硫酸過水に浸漬し、さらにＡｒガスを用いた
逆スパッタリングを行うことにより、コンタクト・ホー
ル１５ｎ，１５ｐ底面の混合酸化物を除去した。この場
合の混合酸化物とは、ＣｏＳｉ2 層１３ｓｄの表面に成
長したＳｉＯｘやＣｏＯｘを含むものである。
て、基体を硫酸過水に浸漬し、さらにＡｒガスを用いた
逆スパッタリングを行うことにより、コンタクト・ホー
ル１５ｎ，１５ｐ底面の混合酸化物を除去した。この場
合の混合酸化物とは、ＣｏＳｉ2 層１３ｓｄの表面に成
長したＳｉＯｘやＣｏＯｘを含むものである。
【００３９】この後は、常法にしたがい、図１０に示さ
れるようなプラグ１６と上層配線１７の形成を行った。
まず、スパッタ成膜されたＴｉ／ＴｉＮ系密着膜とブラ
ンケットＷ−ＣＶＤにより成膜されたＷ膜とをエッチバ
ックすることにより、プラグ１６を形成した。これらの
各プロセスの条件は、一例として （Ｔｉ膜の成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ｔｉ Ａｒ流量 １００ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ８ ｋＷ（１３．５６ＭＨｚ） 基板温度 １５０ ℃ 膜厚 １０ ｎｍ （ＴｉＮ膜の成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ｔｉ Ａｒ流量 ４０ ＳＣＣＭ Ｎ2 流量 ２０ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ５ ｋＷ（１３．５６ＭＨｚ） 基板温度 １５０ ℃ 膜厚 ７０ ｎｍ （Ｗ膜の成膜条件） 装置 ＬＰＣＶＤ装置 ＷＦ6 流量 ７５ ＳＣＣＭ Ａｒ流量 ２２００ ＳＣＣＭ Ｎ2 流量 ３００ ＳＣＣＭ Ｈ2 流量 ５００ ＳＣＣＭ 圧力 １０６４０ Ｐａ 基板温度 ４５０ ℃ 膜厚 ４００ ｎｍ （Ｗ膜とＴｉ／ＴｉＮ膜のエッチバック条件） 装置 平行平板型ＲＩＥ装置 ＳＦ6 流量 ５０ ＳＣＣＭ 圧力 １．３３ Ｐａ ＲＦパワー １５０ Ｗ（１３．５６ ＭＨｚ） 基板温度 ２５ ℃ とした。
れるようなプラグ１６と上層配線１７の形成を行った。
まず、スパッタ成膜されたＴｉ／ＴｉＮ系密着膜とブラ
ンケットＷ−ＣＶＤにより成膜されたＷ膜とをエッチバ
ックすることにより、プラグ１６を形成した。これらの
各プロセスの条件は、一例として （Ｔｉ膜の成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ｔｉ Ａｒ流量 １００ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ８ ｋＷ（１３．５６ＭＨｚ） 基板温度 １５０ ℃ 膜厚 １０ ｎｍ （ＴｉＮ膜の成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ｔｉ Ａｒ流量 ４０ ＳＣＣＭ Ｎ2 流量 ２０ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ５ ｋＷ（１３．５６ＭＨｚ） 基板温度 １５０ ℃ 膜厚 ７０ ｎｍ （Ｗ膜の成膜条件） 装置 ＬＰＣＶＤ装置 ＷＦ6 流量 ７５ ＳＣＣＭ Ａｒ流量 ２２００ ＳＣＣＭ Ｎ2 流量 ３００ ＳＣＣＭ Ｈ2 流量 ５００ ＳＣＣＭ 圧力 １０６４０ Ｐａ 基板温度 ４５０ ℃ 膜厚 ４００ ｎｍ （Ｗ膜とＴｉ／ＴｉＮ膜のエッチバック条件） 装置 平行平板型ＲＩＥ装置 ＳＦ6 流量 ５０ ＳＣＣＭ 圧力 １．３３ Ｐａ ＲＦパワー １５０ Ｗ（１３．５６ ＭＨｚ） 基板温度 ２５ ℃ とした。
【００４０】一方の上記配線１７は、Ｔｉバリヤメタル
とＡｌ−１％Ｓｉ膜の積層膜をパターニングすることに
より形成されている。各プロセスの条件は、たとえば、 （Ｔｉバリヤメタルの成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ｔｉ Ａｒ流量 １００ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ４ ｋＷ（１３．５６ ＭＨｚ） 基板温度 １５０ ℃ 膜厚 ３０ ｎｍ （Ａｌ−１％Ｓｉ膜の成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ａｌ−１％Ｓｉ Ａｒ流量 ５０ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ２２．５ ｋＷ（１３．５６ ＭＨｚ） 基板温度 １５０ ℃ 膜厚 ５００ ｎｍ （Ａｌ−１％膜とＴｉ膜のドライエッチング条件） 装置 有磁場マイクロ波プラズマ・エッチング装置 ＢＣｌ3 ６０ ＳＣＣＭ Ｃｌ2 ９０ ＳＣＣＭ 圧力 ０．０１６ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨｚ） ＲＦバイアス・パワー ５０ Ｗ（８００ ｋＨｚ） 基板温度 ２５℃ とした。
とＡｌ−１％Ｓｉ膜の積層膜をパターニングすることに
より形成されている。各プロセスの条件は、たとえば、 （Ｔｉバリヤメタルの成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ｔｉ Ａｒ流量 １００ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ４ ｋＷ（１３．５６ ＭＨｚ） 基板温度 １５０ ℃ 膜厚 ３０ ｎｍ （Ａｌ−１％Ｓｉ膜の成膜条件） 装置 マグネトロン・スパッタリング装置 ターゲット Ａｌ−１％Ｓｉ Ａｒ流量 ５０ ＳＣＣＭ 圧力 ０．４７ Ｐａ ＲＦパワー ２２．５ ｋＷ（１３．５６ ＭＨｚ） 基板温度 １５０ ℃ 膜厚 ５００ ｎｍ （Ａｌ−１％膜とＴｉ膜のドライエッチング条件） 装置 有磁場マイクロ波プラズマ・エッチング装置 ＢＣｌ3 ６０ ＳＣＣＭ Ｃｌ2 ９０ ＳＣＣＭ 圧力 ０．０１６ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨｚ） ＲＦバイアス・パワー ５０ Ｗ（８００ ｋＨｚ） 基板温度 ２５℃ とした。
【００４１】以上のようにして作成されたＣＭＯＳは、
動作周波数ｆが高く、またリーク電流が極めて少なく、
良好なデバイス特性を有することが確認された。
動作周波数ｆが高く、またリーク電流が極めて少なく、
良好なデバイス特性を有することが確認された。
【００４２】実施例２ 上述の第１の前処理は、ＨＮＯ3 ／Ｈ2 Ｏ／ＨＦ＝４０
０：２００：２００の組成を有する希フッ酸溶液を用い
ても行うことができる。本実施例では、３０℃の上記希
フッ酸溶液に基体を６０秒間浸漬し、ソース／ドレイン
領域９ｎ，９ｐの表面に成長している自然酸化膜を十分
に除去することができた。この結果、後工程では優れた
均一性を有するＣｏＳｉ2 層１３ｇ，１３ｓｄを形成す
ることができた。
０：２００：２００の組成を有する希フッ酸溶液を用い
ても行うことができる。本実施例では、３０℃の上記希
フッ酸溶液に基体を６０秒間浸漬し、ソース／ドレイン
領域９ｎ，９ｐの表面に成長している自然酸化膜を十分
に除去することができた。この結果、後工程では優れた
均一性を有するＣｏＳｉ2 層１３ｇ，１３ｓｄを形成す
ることができた。
【００４３】実施例３ 本実施例では、第１の前処理として誘導結合プラズマ装
置内でＡｒガス・プラズマ照射を行った。処理条件は、
一例として下記のとおりとした。 Ａｒガス流量 ２０ ＳＣＣＭ 圧力 ０．０６ Ｐａ ＲＦパワー １０００ Ｗ（１３．５６ＭＨｚ） ＤＣバイアス電圧 １００ Ｖ エッチング量 ５ ｎｍ 本実施例の第１の前処理は、実施例１や実施例２とは異
なりドライ処理であるため、前処理終了値は基板をマグ
ネトロン・スパッタリング装置へ真空搬送し、Ｃｏ膜１
２を成膜することができる。すなわち、前処理からＣｏ
膜１２の成膜までの間に基板を大気開放しないことが可
能となるので、自然酸化膜の再成長を極めて効果的に防
止することができた。
置内でＡｒガス・プラズマ照射を行った。処理条件は、
一例として下記のとおりとした。 Ａｒガス流量 ２０ ＳＣＣＭ 圧力 ０．０６ Ｐａ ＲＦパワー １０００ Ｗ（１３．５６ＭＨｚ） ＤＣバイアス電圧 １００ Ｖ エッチング量 ５ ｎｍ 本実施例の第１の前処理は、実施例１や実施例２とは異
なりドライ処理であるため、前処理終了値は基板をマグ
ネトロン・スパッタリング装置へ真空搬送し、Ｃｏ膜１
２を成膜することができる。すなわち、前処理からＣｏ
膜１２の成膜までの間に基板を大気開放しないことが可
能となるので、自然酸化膜の再成長を極めて効果的に防
止することができた。
【００４４】実施例４ 本実施例では、第１の前処理としてＣｌＦ3 ガスを用い
たケミカル・ドライエッチングを行った。処理条件は、
一例として下記のとおりとした。 ＣｌＦ3 ガス流量 １００ ＳＣＣＭ 圧力 ５０ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨｚ） エッチング量 ５ ｎｍ 上記第１の前処理を終了後は、基板をマグネトロン・ス
パッタリング装置へ真空搬送し、Ｃｏ膜１２を成膜し
た。
たケミカル・ドライエッチングを行った。処理条件は、
一例として下記のとおりとした。 ＣｌＦ3 ガス流量 １００ ＳＣＣＭ 圧力 ５０ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨｚ） エッチング量 ５ ｎｍ 上記第１の前処理を終了後は、基板をマグネトロン・ス
パッタリング装置へ真空搬送し、Ｃｏ膜１２を成膜し
た。
【００４５】実施例５ 本実施例では、接続孔１５ｎ，１５ｐをプラグ１６で埋
め込む前の第２の前処理として、ＨＦガスを用いたケミ
カル・ドライエッチングを行った。処理条件は、一例と
して下記のとおりとした。 ＨＦガス流量 １００ ＳＣＣＭ 圧力 ５０ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨｚ） エッチング量 ５ ｎｍ 上述のように穏やかな条件で前処理を行うことにより、
ＣｏＳｉ2 層１３ｓｄ層の表面に成長した混合酸化物が
除去されたが、ＣｏＳｉ2 層１３ｓｄ自身はほとんど除
去されず、また、基板へのダメージも回避された。
め込む前の第２の前処理として、ＨＦガスを用いたケミ
カル・ドライエッチングを行った。処理条件は、一例と
して下記のとおりとした。 ＨＦガス流量 １００ ＳＣＣＭ 圧力 ５０ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨｚ） エッチング量 ５ ｎｍ 上述のように穏やかな条件で前処理を行うことにより、
ＣｏＳｉ2 層１３ｓｄ層の表面に成長した混合酸化物が
除去されたが、ＣｏＳｉ2 層１３ｓｄ自身はほとんど除
去されず、また、基板へのダメージも回避された。
【００４６】以上、本発明を５例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、サンプルとして用いた基体の
構造や構成材料や各部の寸法、および成膜，エッチン
グ，前処理，熱処理等の各操作条件の細部については、
適宜変更や選択を行うことが可能である。
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、サンプルとして用いた基体の
構造や構成材料や各部の寸法、および成膜，エッチン
グ，前処理，熱処理等の各操作条件の細部については、
適宜変更や選択を行うことが可能である。
【００４７】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、接合深さの極めて浅い不純物拡散層の上で
その表面状態に極めて敏感な金属膜を用いてシリサイド
化を行う場合にも、十分に低い抵抗率を有し、かつ膜圧
が均一で接合破壊を起こす虞れのないシリサイド層を形
成することができる。したがって本発明は、微細なデザ
イン・ルールにもとづいて製造される半導体装置の高集
積化、高性能化、高歩留り化に極めて有効である。
明によれば、接合深さの極めて浅い不純物拡散層の上で
その表面状態に極めて敏感な金属膜を用いてシリサイド
化を行う場合にも、十分に低い抵抗率を有し、かつ膜圧
が均一で接合破壊を起こす虞れのないシリサイド層を形
成することができる。したがって本発明は、微細なデザ
イン・ルールにもとづいて製造される半導体装置の高集
積化、高性能化、高歩留り化に極めて有効である。
【図１】本発明をＣＭＯＳの製造に適用したプロセス例
において、ｐ型不純物のイオン注入によりＬＤＤ構造を
有するＰＭＯＳを形成した状態を示す模式的断面図であ
る。
において、ｐ型不純物のイオン注入によりＬＤＤ構造を
有するＰＭＯＳを形成した状態を示す模式的断面図であ
る。
【図２】図１の基体に対するｎ型不純物のイオン注入に
よりＬＤＤ構造を有するＮＭＯＳを形成した状態を示す
模式的断面図である。
よりＬＤＤ構造を有するＮＭＯＳを形成した状態を示す
模式的断面図である。
【図３】図２のソース／ドレイン領域の表面に自然酸化
膜が成長した状態を拡大して示す模式的断面図である。
膜が成長した状態を拡大して示す模式的断面図である。
【図４】図３のソース／ドレイン領域の露出面に酸化層
を生成させながら自然酸化膜を除去している状態を示す
模式的断面図である。
を生成させながら自然酸化膜を除去している状態を示す
模式的断面図である。
【図５】自然酸化膜を除去し、かつソース／ドレイン領
域の表面粗度を減じた状態を示す模式的断面図である。
域の表面粗度を減じた状態を示す模式的断面図である。
【図６】図２の基体の全面にＣｏ膜を成膜した状態を示
す模式的断面図である。
す模式的断面図である。
【図７】図６の基体に対してシリサイド化アニールを行
い、ソース／ドレイン領域とゲート電極の表層部にＣｏ
Ｓｉ2 層を形成した状態を示す模式的断面図である。
い、ソース／ドレイン領域とゲート電極の表層部にＣｏ
Ｓｉ2 層を形成した状態を示す模式的断面図である。
【図８】図７の未反応Ｃｏ膜を除去した状態を示す模式
的断面図である。
的断面図である。
【図９】図８の基体上で層間絶縁膜の成膜、コンタクト
・ホールの開口、およびコンタクト・イオン注入を行っ
ている状態を示す模式的断面図である。
・ホールの開口、およびコンタクト・イオン注入を行っ
ている状態を示す模式的断面図である。
【図１０】図９のコンタクト・ホールをプラグで埋め込
み、このプラグに接続する上層配線を形成した状態を示
す模式的断面図である。
み、このプラグに接続する上層配線を形成した状態を示
す模式的断面図である。
【図１１】従来プロセスにおいて不純物拡散層の表面に
自然酸化膜が成長した状態を示す模式的断面図である。
自然酸化膜が成長した状態を示す模式的断面図である。
【図１２】図１１の自然酸化膜を希フッ酸処理で除去
し、サブオキサイドが残存した状態を示す模式的断面図
である。
し、サブオキサイドが残存した状態を示す模式的断面図
である。
【図１３】図１２の基体の表面にＣｏ膜を成膜した状態
を示す模式的断面図である。
を示す模式的断面図である。
【図１４】図１３の基体にＷに対してシリサイド化アニ
ールを行った結果、ＣｏＳｉ2 スパイクが発生して接合
が破壊された状態を示す模式的断面図である。
ールを行った結果、ＣｏＳｉ2 スパイクが発生して接合
が破壊された状態を示す模式的断面図である。
１…Ｓｉ基板 ３…ウェル ５…ゲート電極 ９ｎ，９
ｐ…ソース／ドレイン領域 １２…Ｃｏ膜 １２ｕ…未
反応Ｃｏ膜 １３ｇ…ＣｏＳｉ2 層（ゲート電極上）
１３ｓｄ…ＣｏＳｉ2 層（ソース／ドレイン領域上）
１４…層間絶縁膜 １５ｎ，１５ｐ…コンタクト・ホール ２０…自然酸化
膜（ＳｉＯｘ；ｘ≒２） ２１…サブオキサイド（Ｓｉ
Ｏｘ；ｘ＜２） ２２…ＳｉＯｘ層（ＳｉＯｘ；ｘ≒
２）
ｐ…ソース／ドレイン領域 １２…Ｃｏ膜 １２ｕ…未
反応Ｃｏ膜 １３ｇ…ＣｏＳｉ2 層（ゲート電極上）
１３ｓｄ…ＣｏＳｉ2 層（ソース／ドレイン領域上）
１４…層間絶縁膜 １５ｎ，１５ｐ…コンタクト・ホール ２０…自然酸化
膜（ＳｉＯｘ；ｘ≒２） ２１…サブオキサイド（Ｓｉ
Ｏｘ；ｘ＜２） ２２…ＳｉＯｘ層（ＳｉＯｘ；ｘ≒
２）
Claims (15)
- 【請求項１】 シリコン系材料層の表層部を自己整合的
にシリサイド化する半導体装置の製造方法であって、 前記シリコン系材料層の表層部に成長したシリコン酸化
膜を除去するための第１の前処理を行い、該シリコン系
材料層の最終的な表面粗度をシリコン酸化膜成長時の表
面粗度と等しいか、もしくはこれよりも小とする第１工
程と、 前記シリコン系材料層の表面を金属膜で被覆する第２工
程と、 熱処理を行い、前記金属膜と前記シリコン系材料層の表
層部とを反応させてシリサイド層を形成する第３工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の前処理を、酸化剤を含むフッ
酸溶液を用いて行うことを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記第１の前処理を、１０10／ｃｍ2 以
上のプラズマ密度を有する不活性ガス・プラズマの照射
により行うことを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項４】 前記第１の前処理を、フッ素系エッチン
グ種もしくは塩素系エッチング種の少なくとも一方を用
いるケミカル・ドライエッチングにより行うことを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 シリサイド化される前記シリコン系材料
層の表層部には不純物拡散層が予め形成され、前記シリ
サイド層が該不純物拡散層の表層部に形成されることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項６】 前記不純物拡散層に導入された不純物
が、８００℃以上１０００℃以下の最終到達温度におけ
る第１の熱処理により予め活性化されていることを特徴
とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記第１の熱処理における昇降温速度
を、使用される熱源の最大発熱温度より低い温度域では
相対的に速く、該最大発熱温度以上の温度域では相対的
に遅く設定することを特徴とする請求項６記載の半導体
装置の製造方法。 - 【請求項８】 前記第３工程の後に前記金属膜の未反応
部分を除去する第４工程と、 基体の全面を絶縁膜で被覆する第５工程と、 前記シリサイド層に臨む接続孔を前記絶縁膜に開口する
第６工程と、 前記シリサイド層の露出面に成長した混合酸化物を除去
するための第２の前処理を行う第７工程と、 前記接続孔を上層配線材料で埋め込む第８工程とを有す
ることを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項９】 前記第２の前処理を、１０10／ｃｍ2 以
上のプラズマ密度を有する不活性ガスのプラズマの照射
により行うことを特徴とする請求項８記載の半導体装置
の製造方法。 - 【請求項１０】 前記第２の前処理を、フッ素系エッチ
ング種もしくは塩素系エッチング種の少なくとも一方を
用いるケミカル・ドライエッチングにより行うことを特
徴とする請求項８記載の半導体装置の製造方法。 - 【請求項１１】 前記第６工程と前記第７工程との間
で、前記不純物拡散層の不純物濃度を補うための不純物
を前記接続孔の底面より導入し、該不純物を活性化させ
るための第２の熱処理を行うことを特徴とする請求項８
記載の半導体装置の製造方法。 - 【請求項１２】 前記第２の熱処理を、８００℃以上１
１００℃以下の最終到達温度にて行うことを特徴とする
請求項１１記載の半導体装置の製造方法。 - 【請求項１３】 前記第２の熱処理における昇降温速度
を、使用される熱源の最大発熱温度より低い温度域では
相対的に速く、該最大発熱温度以上の温度域では相対的
に遅く設定することを特徴とする請求項１１記載の半導
体装置の製造方法。 - 【請求項１４】 前記不純物拡散層がＭＯＳトランジス
タのソース／ドレイン領域であることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項１５】 前記金属膜がＴｉ，Ｖ，Ｃｏ，Ｎｉ，
Ｚｒ，Ｍｏ，Ｒｕ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｐｔから選
ばれる少なくともいずれかの金属よりなる膜であること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070095A JPH10270381A (ja) | 1997-03-24 | 1997-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070095A JPH10270381A (ja) | 1997-03-24 | 1997-03-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270381A true JPH10270381A (ja) | 1998-10-09 |
Family
ID=13421640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9070095A Pending JPH10270381A (ja) | 1997-03-24 | 1997-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270381A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315662A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | 半導体装置の製造方法 |
| WO2003026004A1 (fr) * | 2001-09-12 | 2003-03-27 | Tokyo Electron Limited | Procede de traitement au plasma |
| US6569766B1 (en) | 1999-04-28 | 2003-05-27 | Nec Electronics Corporation | Method for forming a silicide of metal with a high melting point in a semiconductor device |
| US6630409B2 (en) | 2000-03-29 | 2003-10-07 | Nec Electronics Corporation | Method of forming a polycide electrode in a semiconductor device |
| KR100702132B1 (ko) | 2005-12-22 | 2007-03-30 | 주식회사 하이닉스반도체 | 화학기계적연마를 이용한 리세스 게이트 형성 방법 |
| JP2008098504A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014019933A (ja) * | 2012-07-21 | 2014-02-03 | Univ Of Fukui | 金属めっき皮膜を有する半導体基材およびその製造方法 |
-
1997
- 1997-03-24 JP JP9070095A patent/JPH10270381A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315662A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | 半導体装置の製造方法 |
| US6548421B1 (en) | 1999-04-28 | 2003-04-15 | Nec Corporation | Method for forming a refractory-metal-silicide layer in a semiconductor device |
| US6569766B1 (en) | 1999-04-28 | 2003-05-27 | Nec Electronics Corporation | Method for forming a silicide of metal with a high melting point in a semiconductor device |
| US6630409B2 (en) | 2000-03-29 | 2003-10-07 | Nec Electronics Corporation | Method of forming a polycide electrode in a semiconductor device |
| WO2003026004A1 (fr) * | 2001-09-12 | 2003-03-27 | Tokyo Electron Limited | Procede de traitement au plasma |
| US7122477B2 (en) * | 2001-09-12 | 2006-10-17 | Tokyo Electron Limited | Method of plasma treatment |
| KR100702132B1 (ko) | 2005-12-22 | 2007-03-30 | 주식회사 하이닉스반도체 | 화학기계적연마를 이용한 리세스 게이트 형성 방법 |
| JP2008098504A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014019933A (ja) * | 2012-07-21 | 2014-02-03 | Univ Of Fukui | 金属めっき皮膜を有する半導体基材およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US6713392B1 (en) | Nitrogen oxide plasma treatment for reduced nickel silicide bridging | |
| US6022805A (en) | Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance | |
| KR0160365B1 (ko) | 자기 정합형 실리사이드(살리사이드) 구조의 cmos 트랜지스터 제조 방법 | |
| JP2692554B2 (ja) | 半導体装置の製造方法 | |
| US6127267A (en) | Fabrication method of semiconductor device equipped with silicide layer | |
| JPH0831429B2 (ja) | 半導体装置の製造方法 | |
| US6521529B1 (en) | HDP treatment for reduced nickel silicide bridging | |
| JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| JP3393465B2 (ja) | 半導体装置の製造方法 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JP2674585B2 (ja) | 半導体装置の製造方法 | |
| JPH11251294A (ja) | 半導体装置の製造方法 | |
| US6548403B1 (en) | Silicon oxide liner for reduced nickel silicide bridging | |
| JPH1064915A (ja) | 半導体装置における配線の形成方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JP2003051459A (ja) | 半導体素子のシリサイド膜の形成方法 | |
| JPH10172922A (ja) | 半導体装置の製造方法 | |
| KR100433054B1 (ko) | 반도체소자의 제조방법 | |
| JP2833530B2 (ja) | 半導体装置の製造方法 | |
| JPH05190566A (ja) | 半導体装置の製造方法 | |
| JPH05291181A (ja) | 半導体装置の製造方法 | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| JP3421891B2 (ja) | 高融点金属を成膜する工程を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |