[go: up one dir, main page]

JPH0739234Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0739234Y2
JPH0739234Y2 JP1986032787U JP3278786U JPH0739234Y2 JP H0739234 Y2 JPH0739234 Y2 JP H0739234Y2 JP 1986032787 U JP1986032787 U JP 1986032787U JP 3278786 U JP3278786 U JP 3278786U JP H0739234 Y2 JPH0739234 Y2 JP H0739234Y2
Authority
JP
Japan
Prior art keywords
electrically insulating
hole
recess
insulating substrate
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986032787U
Other languages
English (en)
Other versions
JPS62145337U (ja
Inventor
英二 萩本
次郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1986032787U priority Critical patent/JPH0739234Y2/ja
Publication of JPS62145337U publication Critical patent/JPS62145337U/ja
Application granted granted Critical
Publication of JPH0739234Y2 publication Critical patent/JPH0739234Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、電気絶縁性基板に半導体ペレットを取りつけ
る構造の半導体装置におけるマウント部の構造に関す
る。
〔従来の技術〕
電気絶縁性基板に半導体ペレットを取りつける構造の半
導体装置における通常の組み立て方法は次の通りであ
る。
半導体ペレットを電気絶縁性基板のマウント部に搭載
し、Au,Alなどの金属細線を用いて半導体ペレットのボ
ンディングバッド部と相対する電気絶縁性基板のパッド
部とを電気的に接続する。その後、樹脂や封止用キャッ
プを用いて封止する。これらの一連の組み立て工程にお
いて、マウント部に半導体ペレットを搭載する際、半導
体ペレットと電気絶縁性基板との接着は、Agペーストの
ごとき熱硬化性樹脂材料は勿論マウント部としての凹部
の表面がメタライズされていればAu-Sn,Au-Si等の低融
点ロー材を使用することができる。
〔考案が解決しようとする問題点〕 いずれにしても接着には加熱することが必要であるが電
気絶縁性基板としてガラスエポキシ、ガラスフェノー
ル、ガラスポリイミド等の有機材料系の基板を用いる場
合、マウント部にメタライズを施してあると有機材料と
メタライズ層との間で剥離することがある。これらは有
機材料に対するメタライズ層の密度強度が不足している
場合ばかりでなく、これらの材料間に製造工程で含まれ
てしまった異物がガス化したり、空間部分の気体が膨張
したために発生することがあるからである。このことは
大きな半導体ペレットを搭載するマウント部になればな
るほど発生しやすい傾向がある。剥離が生じると半導体
ペレットが浮き上がり、後工程であるボンディング作業
におけるボンディングに不具合を生じる。また、半導体
ペレットの放熱に留意しなければならない場合には、半
導体装置としての機能に支障を生じることになる。
さらに、マウント部のメタライズ上にNiやAuの電気めっ
きを施す場合には、導電路が必要だがそのためのパター
ンが用意できない場合には作業用ラックを工夫して導電
路を解保しなければならない。多くの場合、作業の安定
性にかけているのが現状である。この点は電気絶縁性基
板としてアルミナ等のセラミクス基板を用いた場合に顕
著である。本考案は、上述の欠点を除去した構造を提供
するものである。
〔問題点を解決するための手段〕
本考案の半導体装置は、有機材料系の電気絶縁性基板で
あって、ペレットをマウントするための凹部を有し、前
記凹部には表面・裏面間を貫通する貫通孔が形成された
電気絶縁性基板と、前記凹部の側面および底面と前記貫
通孔の表面と前記基板の裏面とを連続的に覆うメタライ
ズ層であって、前記貫通孔内に新たな空隙を形成するメ
タライズ層と、前記貫通孔上に位置するように前記ペレ
ットマウント部の前記メタライズ層に接着剤で固定され
た半導体ペレットを有することを特徴とする。
半導体ペレットを接着するマウント部に設けた貫通孔の
周囲又は内部の金属部によってメタライズ層が基板に固
定されるので実質的にメタライズ層の密着強度を上げる
ことができる。
また、発生する熱を効率よく逃がしたり、電気的導通が
とれるので、半導体ペレットの特性を生かすことができ
る。
〔実施例〕
以下に本考案の実施例について詳細に説明する。第１図
は本考案の実施例を示す縦断面図であって、半導体装置
の一部分を表示している。電気絶縁性基板１はガラスエ
ポキシ、ガラスフェノール、ガラスポリイミド等の有機
材料系のものである。半導体ペレット２は電気絶縁性基
板１にマウント部として凹部を設けて搭載されている。
凹部の表面はメタライズされており半導体ペレット２と
電気絶縁性基板１との接着は、Agペーストのごとき熱硬
化性樹脂材料は勿論Au-Sn,Au-Si等の低融点ロー材を使
用することもできる。熱硬化性樹脂材料を接着剤として
用いる場合には十分加熱しておかないと後工程であるボ
ンディング作業においてガスが発生しボンディング時の
雰囲気を損じ不良を生じる。半導体ペレットの放熱に留
意しなければならない場合には、熱伝導率の良い金属系
ロー材が有利である。
マウント部に一ケ所又は数ケ所貫通孔を設ける。貫通孔
にはいわゆるスルーホールめっきしておく。めっきの方
法は通常のめっき方法が利用できる。例えば、樹脂基板
であればCuの無電解めっき、アルミナ等のセラミクスで
あればＷのメタライズ上にNiめっきを施す。この貫通孔
周囲の金属部分が電気絶縁性基板に固着して加熱による
フクレを抑制することになる。電気絶縁性基板への固定
は前記の貫通孔だけでも可能だがマウント部である凹部
の裏面側にも金属部を設けておいたほうが効果が確実と
なる。貫通孔の空洞部は、後工程で熱硬化性樹脂や半田
など金属で詰めておくことで耐湿性及び強度が向上す
る。
電気絶縁性基板が一層形式のものでボンディングパッド
パターンが密にパターンニングされている場合にはスル
ーホールからの結線８によってマウント部の電気的導通
をとることができる。
第１図ではスルーホールは一ケ所であるがマウント部の
大きさにあわせて数ケ所設けてもよい。
〔考案の効果〕
本考案は、構造が簡単でマウント作業の歩留まりを向上
させる。パッケージ形態としてフェイスダウンタイプに
すれば放熱の効果をより一層期待することができる。
【図面の簡単な説明】
第１図は、本考案の実施例を示す縦断面図である。 ここに、１……電気絶縁性基板、２……半導体ペレッ
ト、３……電気絶縁性フレーム、４……金属細線、５…
…メタライズ層、６……接着材、７……貫通孔、８……
結線。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】有機材料系の電気絶縁性基板であって、ペ
    レットをマウントするための凹部を有し、前記凹部には
    表面・裏面間を貫通する貫通孔が形成された電気絶縁性
    基板と、前記凹部の側面および底面と前記貫通孔の表面
    と前記基板の裏面とを連続的に覆うメタライズ層であっ
    て、前記貫通孔内に新たな空隙を形成するメタライズ層
    と、前記貫通孔上に位置するように前記ペレットマウン
    ト部の前記メタライズ層に接着剤で固定された半導体ペ
    レットを有する半導体装置。
JP1986032787U 1986-03-07 1986-03-07 半導体装置 Expired - Lifetime JPH0739234Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986032787U JPH0739234Y2 (ja) 1986-03-07 1986-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986032787U JPH0739234Y2 (ja) 1986-03-07 1986-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JPS62145337U JPS62145337U (ja) 1987-09-12
JPH0739234Y2 true JPH0739234Y2 (ja) 1995-09-06

Family

ID=30839797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986032787U Expired - Lifetime JPH0739234Y2 (ja) 1986-03-07 1986-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH0739234Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746709B2 (ja) * 1986-08-11 1995-05-17 イビデン株式会社 電子部品搭載用基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5836500A (ja) * 1981-08-28 1983-03-03 マックス株式会社 製図ヘッドの符号化用ディスク取付装置
JPS6218084A (ja) * 1985-07-16 1987-01-27 新藤電子工業株式会社 半導体素子実装用プリント配線板の製造方法
JPS6239032A (ja) * 1985-08-14 1987-02-20 Matsushita Electric Works Ltd 電子素子用チツプキヤリア

Also Published As

Publication number Publication date
JPS62145337U (ja) 1987-09-12

Similar Documents

Publication Publication Date Title
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
US6262477B1 (en) Ball grid array electronic package
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
US5173844A (en) Integrated circuit device having a metal substrate
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US5578869A (en) Components for housing an integrated circuit device
JP2660295B2 (ja) 電子部品搭載用基板
US7256486B2 (en) Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
JPH0739234Y2 (ja) 半導体装置
WO1996030942A1 (en) Components for housing an integrated circuit device
GB2301937A (en) IC package with a ball grid array on a single layer ceramic substrate
JPH0997860A (ja) 半導体装置
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP2612468B2 (ja) 電子部品搭載用基板
JP2735920B2 (ja) インバータ装置
JPH0897329A (ja) 電子部品搭載装置
JP2649251B2 (ja) 電子部品搭載用基板
JP2003338579A (ja) 放熱板付き配線基板
JP2023091272A (ja) 半導体モジュール及びその製造方法
JPS6095943A (ja) プラグインパツケ−ジとその製造方法
JP2604621B2 (ja) 半導体素子収納用パッケージの製造方法
JP2865166B1 (ja) 樹脂封止形電子部品
JP2509428B2 (ja) 超小型電子パッケ―ジ
KR19980046821A (ko) 히트싱크가 부착된 볼 그리드 어레이(Ball Grid Array; BGA) 반도체 패키지의 구조 및 제조방법
JPH0582060B2 (ja)