JPS6218084A - 半導体素子実装用プリント配線板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の秤１は更 この発明は、半導体素子を取り付け、たとえばＩＣカー
ド基板や腕時計基板として使用するプリント配線板に関
し、詳しくはその製造方法に関する。

従来技術 従来、この種のプリント配線板の製造方法としては、た
とえば第２図に示す底抜貼り合わせ法や第３図に示すざ
ぐり法などがあった。

底板貼り合わせ法は、第２図に示すように、絶縁基板（
１）の表裏両面に銅箔（２）・（２）を貼り付けた両面
銅張り基板（３）に半導体素子収納穴（３ａ）をあけ、
その基板（３）の裏側に接着剤（４）を介してコンタク
ト孔（５ａ）を有する絶縁板（５）を貼り合わせたもの
である。

他方、ざぐり法は、第３図に示すように、絶縁基板（６
）の両面銅箔（７）・（７）を貼り付けた両面銅張り基
板（８）に半導体素子収納穴（８ａ）をざぐって形成す
るものある。

明が解決しようとする間　点 しかし、前者では、コンタクト面（４ａ）が配線板（９
）の裏面（９ａ）から凹んだ位置となり、ＩＳＯ規格に
沿わないものとなっている。また、配線パターンは、絶
縁基板（１）の表裏両面に各々形成されるのみであるか
ら、どうしても全体が大きくなる欠点があった。

また、後者では、同様に配線パターンが絶縁基板（６）
の表裏両面に各々形成されるのみであるから、どうして
も全体が大きくなる欠点があった。

また、ざぐり後半導体素子収納穴（８ａ）底面に放熱部
を設けることができない欠点があった。

そこで、この発明の目的は、半導体素子実装用のプリン
ト配線板の製造方法にあって、上述した欠点を解消し、
コンタクト面が配線板の表面から凹んだ位置とならない
ようにするとともに、小型化を可能とし、かつ半導体素
子収納穴の底面に放熱部を設けることを可能とすること
にある。

問題点を解決するための そのため、この発明による半導体素子実装用プリント配
線板の製造方法は、２枚の両面銅張板（１６）・（１７
）を重ね合わせて、少なくとも半導体素子収納穴を形成
する箇所（１６ａ）・（１６ａ）を除いてそれらを接着
し、その後その箇所（１６ａ）・（１６ａ）を切り落し
てそこに半導体素子収納穴（２８）・（２８）を形成す
ることを特徴とする。

務−一■ そして、コンタクト面をプリント配線板の表面に設け、
配線パターン層を増やして全体の小型化を可能とし、半
導体素子収納穴（２８）の底面に適宜放熱部（２３）を
設は得るようにするものである。

スー」Ｌ−但 以下、第１図に示すこの発明の一実施例にしたがい、こ
の発明について具体的かつ詳細に説明する。

図示実施例では、第１図（Ａ）に示す如く、まず２つの
絶縁基板（１０）・（１１）の両面に各々鋼箔（１２）
・（１３）または（１４）・（１５）を張り付けた両面
銅張り板（１６）・（１７）にそれぞれ必要な貫通孔（
１８）・・・・・・または（１９）・・・・・・をあけ
る。

次に、（Ｂ）に示す如く、それらの貫通孔（１８）・・
・・・・・および（１９）・・・・・・にそれぞれスル
ホールメッキ（２０）・・・・・・および（２１）・・
・・・・を施し、両銅箔（１２）・（１３）および（１
４）・（１５）間を各々接続する。

その後、（Ｃ）に示す如く、両面銅張り板（１６）・（
１７）の貼り合わせる互いの内面をエツチングし、配線
パターン（１３ａ）および（１４ａ）を形成する。

そして、（Ｄ）に示す如く、一方の銅張り板（１７）内
面の配線パターン（１４ａ）上に全面にわたり金メッキ
（２２）を施し、放熱部（２３）・（２３）を形成する
。

この放熱部（２３）・（２３）は、後述する収納穴（２
８）・（２８）内に収納する半導体素子の放熱とノイズ
防止の働きをする。ところで、スルホールメッキ（２１
）・（２１）を行って後この放熱部（２３）・（２３）
に残った孔（ｈ）・（ｈ）には樹脂をつめて塞ぎ、半導
体素子を保護することが好ましい。

しかる後、（Ｅ）に示す如く、接着剤シート（２４）を
挟みそれら２つの両面銅張り板（１６）・（１７）を重
ね合わせ、少なくとも半導体素子収納穴を形成する箇所
（１６ａ）・（１６ａ）を除いてそれらを接着する。

しかして、ＣＦ）に示す如く、それらの両銅張り板（１
６）・（１７）をともに貫通する孔をあけ、それらの孔
に各々スルホールメッキ（２５）・（２５）を施し、表
裏の銅箔（１２）・（１５）を接続する。

これらの後、（Ｇ）に示す如く、両外面をエツチングし
、配線パターン（１２ａ）および（１５ａ）を形成する
。

ついで、（Ｈ）に示す如く、それら配線パターン（１２
ａ）および（１５ａ）上にそれぞれ金メッキ（２６）・
（２７）を施す。

以上の後、最後に（Ｉ）に示す如く、半導体素子収納穴
を形成する箇所（１６ａ）・（１６ａ）を、たとえば四
角く切り落してそこに半導体素子収納穴（２Ｂ）・（２
８）を形成する。

なお、従来の貼り合わせ法を用いて、両面銅張り板に半
導体素子収納穴をあけて後その両面銅張り板の裏面に別
の両面銅張り板をあてがうことも考えられるが、貼り合
わせ後全体を貫通する貫通孔にスルホールメッキを施す
ことが困難である。

また、前述した第１図（Ｈ）工程の後、従来のざぐり法
を用いて半導体素子収納穴を形成する箇所（１６ａ）・
（１６ａ）を削り落すことも考えられるが、この方法で
は厚さ精度が出ない問題点がある。

夏−一果 したがって、この発明によれば１表裏に配線パターンを
有するプリント配線板が得られるから、配線板の表面に
コンタクト面を設けて、レベル差０、ＩＷ１以内という
国際基準を満足させることができる。また配線パターン
を少なくとも３層とし全体を小型化することができる利
点もある。さらに、この発明では、半導体素子収納穴の
底部に放熱部を設けることが可能となる。

【図面の簡単な説明】

第１図（Ａ）ないしくＩ）は、この発明の一実施例であ
る半導体素子実装用プリント配線板の製造方法を順を追
って示す工程図である。第２図および第３図は底抜貼り
合わせ法またはざぐり法でつくった従来のプリント配線
板の部分拡大断面図である。 （１６）・（１７）・・・・・・・・・両面銅張り板（
１６ａ）・（１７ａ）・・・・・・・・・半導体素子収
納穴を形成する箇所

Claims (1)

【特許請求の範囲】
1. 　両面銅張り板を重ね合わせて、少なくとも半導体素子
   収納穴を形成する箇所を除いて接着し、その後その箇所
   を切り落して半導体素子収納穴を形成する、半導体素子
   実装用プリント配線板の製造方法。