JPH1041631A - チップ埋め込み構造高密度実装基板の製造方法 - Google Patents
チップ埋め込み構造高密度実装基板の製造方法Info
- Publication number
- JPH1041631A JPH1041631A JP8197879A JP19787996A JPH1041631A JP H1041631 A JPH1041631 A JP H1041631A JP 8197879 A JP8197879 A JP 8197879A JP 19787996 A JP19787996 A JP 19787996A JP H1041631 A JPH1041631 A JP H1041631A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- chip
- counterbore
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 14
- 238000007747 plating Methods 0.000 claims abstract description 20
- 239000000853 adhesive Substances 0.000 claims abstract description 13
- 230000001070 adhesive effect Effects 0.000 claims abstract description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052737 gold Inorganic materials 0.000 claims abstract description 5
- 239000010931 gold Substances 0.000 claims abstract description 5
- 238000005553 drilling Methods 0.000 claims abstract description 3
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ＩＣのベアチップを基板の中に埋め込むため
の凹部を形成することにより高密度な実装基板の製造方
法の提供にある。 【解決手段】 プリント基板Ａに、スルーホール３用の
穴明け、メッキ２し、片面にパターン４を形成し、レジ
スト５によりスルーホールの目止めをする。プリント基
板Ｂに、片面にメッキ２し、他面にザグリ７を入れ外側
に接着シート８を仮接着する。前記基板Ａと基板Ｂを接
着積層する。積層基板７に貫通スルーホール１０用の穴
明けメッキ１１をする。次に積層された基板Ａの目止め
されたスルーホール上を含むメッキ層１１に電極パター
ン１３を加工しレジスト１２塗布する。また積層された
基板Ｂのザグリ部７の反対面からザグリ部７に対応する
位置にザグリを入れて接着シートのない基板部分を除去
し凹部を形成する。その後積層基板に無電解金メッキ１
５して電極パターンを形成する。
の凹部を形成することにより高密度な実装基板の製造方
法の提供にある。 【解決手段】 プリント基板Ａに、スルーホール３用の
穴明け、メッキ２し、片面にパターン４を形成し、レジ
スト５によりスルーホールの目止めをする。プリント基
板Ｂに、片面にメッキ２し、他面にザグリ７を入れ外側
に接着シート８を仮接着する。前記基板Ａと基板Ｂを接
着積層する。積層基板７に貫通スルーホール１０用の穴
明けメッキ１１をする。次に積層された基板Ａの目止め
されたスルーホール上を含むメッキ層１１に電極パター
ン１３を加工しレジスト１２塗布する。また積層された
基板Ｂのザグリ部７の反対面からザグリ部７に対応する
位置にザグリを入れて接着シートのない基板部分を除去
し凹部を形成する。その後積層基板に無電解金メッキ１
５して電極パターンを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップをプリ
ント板の中に埋め込むと同時に、ＩＣ接続面とチップ部
品実装面との接続においてスルーホール上にチップ部品
搭載用電極パターンを設けた高密度実装基板の製造方法
に関するものである。
ント板の中に埋め込むと同時に、ＩＣ接続面とチップ部
品実装面との接続においてスルーホール上にチップ部品
搭載用電極パターンを設けた高密度実装基板の製造方法
に関するものである。
【０００２】
【従来の技術】チップ部品を高密度に実装する方法とし
て、従来図１１〜１３に示すように、チップ部品を実装
するための接続用ＳＭＴパッドを基板の層間スルーホー
ル上に作成する方法がある。
て、従来図１１〜１３に示すように、チップ部品を実装
するための接続用ＳＭＴパッドを基板の層間スルーホー
ル上に作成する方法がある。
【０００３】図１１〜１３は６層のプリント板のチップ
オンホール製作説明図の例であり、以下順を追って説明
する。図１１は、６層板とするため、２層（両面）板３
枚１００、１０１、１０２をそれぞれ加工する。即ち、
基板１００、１０１、１０２のそれぞれに層間スルーホ
ール１０５用の穴開けを行い銅メッキ１０４処理した
後、積層される面に配線パターン１０３の形成を行な
う。基板１００、１０２では中層１０１側の面、基板１
０１（中層）では両面にパターンが形成される。
オンホール製作説明図の例であり、以下順を追って説明
する。図１１は、６層板とするため、２層（両面）板３
枚１００、１０１、１０２をそれぞれ加工する。即ち、
基板１００、１０１、１０２のそれぞれに層間スルーホ
ール１０５用の穴開けを行い銅メッキ１０４処理した
後、積層される面に配線パターン１０３の形成を行な
う。基板１００、１０２では中層１０１側の面、基板１
０１（中層）では両面にパターンが形成される。
【０００４】なお図において、中層１０１にはスルーホ
ールを設けていないが、説明の都合上割愛しただけで
り、また基板１００と１０２のスルーホールの位置がそ
ろっているが、これも特に意味があるものではなくどこ
に設けても良い。
ールを設けていないが、説明の都合上割愛しただけで
り、また基板１００と１０２のスルーホールの位置がそ
ろっているが、これも特に意味があるものではなくどこ
に設けても良い。
【０００５】図１２では、基板１００、１０１、１０２
間にそれぞれエポキシ樹脂１１０を介在して積層する。
この時、積層される面のパターンが互いに電気的にショ
ートしない様にエポキシ樹脂１１０の厚さを設定する。
間にそれぞれエポキシ樹脂１１０を介在して積層する。
この時、積層される面のパターンが互いに電気的にショ
ートしない様にエポキシ樹脂１１０の厚さを設定する。
【０００６】また、積層時は接着プレスされるため、樹
脂がスルーホール１０５を通して基板表面にはみ出し部
１１１が生じる。
脂がスルーホール１０５を通して基板表面にはみ出し部
１１１が生じる。
【０００７】図１３では、前記エポキシ樹脂のはみだし
部１１１を平坦化した後、貫通スルーホール１２１用の
穴開けを行い、銅メッキ１２０を施す。この平坦化処理
をしないと断線等の不具合いが起こる。
部１１１を平坦化した後、貫通スルーホール１２１用の
穴開けを行い、銅メッキ１２０を施す。この平坦化処理
をしないと断線等の不具合いが起こる。
【０００８】更に、層間スルーホール上（ａ部分）にチ
ップ部品用のＳＭＴパッドを形成すると同時に、配線パ
ターンを形成する。
ップ部品用のＳＭＴパッドを形成すると同時に、配線パ
ターンを形成する。
【０００９】
【発明が解決しようとする課題】以上説明したように、
従来は、チップ部品を高密度実装するために層間スルー
ホール上にチップ部品のＳＭＴパッドを設けているが、
この場合積層されるそれぞれの基板は平板である必要が
あった。即ち、片方の基板に大きな穴がある場合や、凹
部を有する基板では、その凹部にチップオンホールの技
術は使えない。
従来は、チップ部品を高密度実装するために層間スルー
ホール上にチップ部品のＳＭＴパッドを設けているが、
この場合積層されるそれぞれの基板は平板である必要が
あった。即ち、片方の基板に大きな穴がある場合や、凹
部を有する基板では、その凹部にチップオンホールの技
術は使えない。
【００１０】本発明の目的は、従来よりさらに高密度な
実装基板を実現するため、ＩＣのベアチップを基板の中
に埋め込むための凹部を有する基板及び該凹部の底面と
チップ実装面をスルーホール接続し、該スルーホール上
にチップ部品用ＳＭＴパターンを形成する方法を提供す
ることにある。
実装基板を実現するため、ＩＣのベアチップを基板の中
に埋め込むための凹部を有する基板及び該凹部の底面と
チップ実装面をスルーホール接続し、該スルーホール上
にチップ部品用ＳＭＴパターンを形成する方法を提供す
ることにある。
【００１１】
【課題を解決するための手段】上記の目的は、プリント
基板Ａに於いて、スルーホール用の穴開け及びメッキ工
程と、片面にパターンを形成する工程と、前記スルーホ
ールをレジスト樹脂による目止めをする穴埋め工程と、
プリント基板Ｂに於いて、該基板の片側に銅メッキする
工程と、銅メッキされない他面に、凹部外周部に対応す
るように、基板の厚さの半分程度の溝状のザグリを入れ
る工程と、該ザグリの外側に接着シートを仮接着する工
程と、前記基板Ａのパターン形成面と基板Ｂの接着シー
ト面とを対向して接着積層する工程と、前記積層基板に
貫通スルーホール用の穴開け及びメッキ工程と、積層さ
れた前記基板Ａの目止めされたスルーホール上を含むメ
ッキ層に電極パターン形成工程及びレジスト印刷塗布工
程と、前記積層された基板Ｂのザグリ部の反対面から前
記ザグリ部に対応する位置にザグリを入れて接着シート
のない部分を除去する工程と、前記積層基板に無電解金
メッキ及び外形加工する工程とを有することによって達
成される。
基板Ａに於いて、スルーホール用の穴開け及びメッキ工
程と、片面にパターンを形成する工程と、前記スルーホ
ールをレジスト樹脂による目止めをする穴埋め工程と、
プリント基板Ｂに於いて、該基板の片側に銅メッキする
工程と、銅メッキされない他面に、凹部外周部に対応す
るように、基板の厚さの半分程度の溝状のザグリを入れ
る工程と、該ザグリの外側に接着シートを仮接着する工
程と、前記基板Ａのパターン形成面と基板Ｂの接着シー
ト面とを対向して接着積層する工程と、前記積層基板に
貫通スルーホール用の穴開け及びメッキ工程と、積層さ
れた前記基板Ａの目止めされたスルーホール上を含むメ
ッキ層に電極パターン形成工程及びレジスト印刷塗布工
程と、前記積層された基板Ｂのザグリ部の反対面から前
記ザグリ部に対応する位置にザグリを入れて接着シート
のない部分を除去する工程と、前記積層基板に無電解金
メッキ及び外形加工する工程とを有することによって達
成される。
【００１２】上記の手段によれば、多層基板に部分的に
凹部が形成でき、ここにフリップチップ用の電極パター
ンが形成され、ＩＣのベアチップを基板の中に埋め込ん
だ状態でフリップチップ実装ができる。
凹部が形成でき、ここにフリップチップ用の電極パター
ンが形成され、ＩＣのベアチップを基板の中に埋め込ん
だ状態でフリップチップ実装ができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図を
用いて詳細に説明する。
用いて詳細に説明する。
【００１４】図１〜９は、本発明の一実施形態のチップ
埋め込み構造高密度実装基板の製造方法のプロセス説明
図である。
埋め込み構造高密度実装基板の製造方法のプロセス説明
図である。
【００１５】以下、工程を順を追って説明する。図１に
おいて、ＦＲ−４等のプリント基板１（基板Ａ）は２層
（両面）基板であって、該基板１に穴を開け、銅メッキ
２の処理をしてスルーホール３を設ける。
おいて、ＦＲ−４等のプリント基板１（基板Ａ）は２層
（両面）基板であって、該基板１に穴を開け、銅メッキ
２の処理をしてスルーホール３を設ける。
【００１６】図２では、前記基板１に片面だけフォトリ
ソグラフィ技術により配線パターン４を形成する。
ソグラフィ技術により配線パターン４を形成する。
【００１７】図３では、前記スルーホール３を目止めす
るために、ソルダレジスト等の樹脂５により穴埋めす
る。
るために、ソルダレジスト等の樹脂５により穴埋めす
る。
【００１８】ここで、穴埋めにソルダレジストを使用す
れば、パターン上にソルダレジストを印刷塗布する時に
同時に実施出来るメリットがある。
れば、パターン上にソルダレジストを印刷塗布する時に
同時に実施出来るメリットがある。
【００１９】図４では、基板１と同一材料の基板６（基
板Ｂ）を用い、該基板６の片面だけ銅メッキ２し、該メ
ッキの反対面に、凹部に対応するように、基板６の厚さ
の半分程度の溝状のザグリ部７を設け、該ザグリ部７の
外側にエポキシ等の接着剤シート８を仮接着する。
板Ｂ）を用い、該基板６の片面だけ銅メッキ２し、該メ
ッキの反対面に、凹部に対応するように、基板６の厚さ
の半分程度の溝状のザグリ部７を設け、該ザグリ部７の
外側にエポキシ等の接着剤シート８を仮接着する。
【００２０】図５では、基板１と基板６を前記接着シー
ト８を対向させプレスして接着させる。この時、接着面
は基板１のパターン４形成面であり、基板６はザグリ面
である。
ト８を対向させプレスして接着させる。この時、接着面
は基板１のパターン４形成面であり、基板６はザグリ面
である。
【００２１】図６では、前記積層された基板に穴を開
け、銅メッキ１１を施して貫通スルーホール１０を作成
する。
け、銅メッキ１１を施して貫通スルーホール１０を作成
する。
【００２２】図７では、前記銅メッキ層１１にフォトリ
ソグラフィ技術により、前記スルーホール３に電極パタ
ーン１３を形成し、該電極パターン面に所定のソルダレ
ジスト１２を印刷塗布する。この時、該電極パターン１
３は前記基板１のスルーホール３がソルダレジスト等の
樹脂で目止めされているため、スルーホール３上に容易
にパターン１３が形成できる。
ソグラフィ技術により、前記スルーホール３に電極パタ
ーン１３を形成し、該電極パターン面に所定のソルダレ
ジスト１２を印刷塗布する。この時、該電極パターン１
３は前記基板１のスルーホール３がソルダレジスト等の
樹脂で目止めされているため、スルーホール３上に容易
にパターン１３が形成できる。
【００２３】図８では、該積層接着基板に於いて、前記
基板６のザグリ部７の反対面から前記ザグリ部７に対応
する位置にさらにザグリをいれてザグリ部７間の接着シ
ートのない部分を除去する。
基板６のザグリ部７の反対面から前記ザグリ部７に対応
する位置にさらにザグリをいれてザグリ部７間の接着シ
ートのない部分を除去する。
【００２４】上記図１〜図８の工程で多層基板に部分的
に凹部を設けることが出来る。
に凹部を設けることが出来る。
【００２５】図９では、前記凹部を持つ多層基板に無電
解金メッキ１５を施して、外形加工することによりチッ
プ部品用ＳＭＴパターンを形成する。
解金メッキ１５を施して、外形加工することによりチッ
プ部品用ＳＭＴパターンを形成する。
【００２６】以上、詳細に説明したように、本発明の方
法により、部分的に凹部を持つ多層基板が作成できる。
法により、部分的に凹部を持つ多層基板が作成できる。
【００２７】図１０は、上記図１〜図９の工程で得られ
た多層基板の凹部にＩＣチップ２０をフリップチップ実
装した状態の断面図を示し、ＩＣベアチップを基板の中
に埋め込むことができる。
た多層基板の凹部にＩＣチップ２０をフリップチップ実
装した状態の断面図を示し、ＩＣベアチップを基板の中
に埋め込むことができる。
【００２８】なお、以上は、２枚の基板を積層した場合
を示したが、本発明は基板２枚に限定されるものではな
く何枚でも可能である。
を示したが、本発明は基板２枚に限定されるものではな
く何枚でも可能である。
【００２９】
【発明の効果】本発明の方法によれば、多層基板に部分
的に凹部が作成出来る。該凹部底面にフリップチップ用
の電極パターンを形成しておくことにより、ＩＣのベア
チップをフリップチップ接続でき、部品実装面積を大幅
に低減できる高密度実装基板が実現できる。
的に凹部が作成出来る。該凹部底面にフリップチップ用
の電極パターンを形成しておくことにより、ＩＣのベア
チップをフリップチップ接続でき、部品実装面積を大幅
に低減できる高密度実装基板が実現できる。
【図１】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図２】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図３】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図４】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図５】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図６】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図７】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図８】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図９】本発明による一実施形態のチップ埋め込み構造
高密度実装基板の製造プロセス説明図である。
高密度実装基板の製造プロセス説明図である。
【図１０】本発明により作成した実装基板にＩＣチップ
をフリップチップ実装した場合の断面図である。
をフリップチップ実装した場合の断面図である。
【図１１】従来の多層実装基板の断面図である。
【図１２】従来の多層実装基板の断面図である。
【図１３】従来の多層実装基板の断面図である。
１…プリント基板（基板Ａ）、２、１１…銅メッキ、
３、１０…スルーホール、４、１３…配線パターン、
５、１２…ソルダレジスト、６…プリント基板（基板
Ｂ）、７…ザグリ部、８…接着シート、１５…金メッ
キ、２０…ＩＣチップ。
３、１０…スルーホール、４、１３…配線パターン、
５、１２…ソルダレジスト、６…プリント基板（基板
Ｂ）、７…ザグリ部、８…接着シート、１５…金メッ
キ、２０…ＩＣチップ。
Claims (2)
- 【請求項１】 プリント基板の一部にベアチップＩＣを
フリップチップ実装するための凹部を設け、該凹部底面
とチップ部品実装面とをスルーホールにより接続し、該
スルーホール上にチップ部品用ＳＭＴパターンを形成し
たプリント基板の製造方法において、 プリント基板Ａにおいて、スルーホール用穴開け及びメ
ッキ工程と、該基板の片面にパターンを形成する工程
と、前記スルーホールをレジスト樹脂による目止めをす
る穴埋め工程と、 プリント基板Ｂにおいて、該基板の片面に銅メッキする
工程と、銅メッキされない他面に凹部外周部に対応する
ように基板の厚さの半分程度の溝状のザグリを入れる工
程と、該ザグリの外側に接着シートを仮接着する工程
と、 前記基板Ａのパターン形成面と基板Ｂの接着シート面と
を対向して接着積層する工程と、該積層基板に貫通スル
ーホール用穴開け及びメッキ工程と、積層された前記基
板Ａの目止めされたスルーホール上を含むメッキ層に電
極パターン形成工程及びレジスト印刷塗布工程と、前記
積層された基板Ｂのザグリ部の反対面から前記ザグリ部
に対応する位置にザグリを入れて接着シートのない部分
を除去する工程と、 前記積層基板に無電解金メッキ及び外形加工をする工程
とを有することを特徴とするチップ埋め込み構造高密度
実装基板の製造方法。 - 【請求項２】 ３枚以上のプリント基板を積層すること
を特徴とする請求項１記載のチップ埋め込み構造高密度
実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197879A JPH1041631A (ja) | 1996-07-26 | 1996-07-26 | チップ埋め込み構造高密度実装基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197879A JPH1041631A (ja) | 1996-07-26 | 1996-07-26 | チップ埋め込み構造高密度実装基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041631A true JPH1041631A (ja) | 1998-02-13 |
Family
ID=16381841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8197879A Pending JPH1041631A (ja) | 1996-07-26 | 1996-07-26 | チップ埋め込み構造高密度実装基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041631A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237682A (ja) * | 2001-02-08 | 2002-08-23 | Cmk Corp | 部品実装用凹部を備えた多層プリント配線板及びその製造方法 |
| KR100651474B1 (ko) | 2005-08-29 | 2006-11-29 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판의 제조방법 |
| KR100704935B1 (ko) | 2005-06-28 | 2007-04-09 | 삼성전기주식회사 | 소자 내장 인쇄회로기판 및 그 제조방법 |
| KR100704936B1 (ko) | 2005-06-22 | 2007-04-09 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제작방법 |
| KR100704930B1 (ko) | 2005-06-24 | 2007-04-09 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
| KR100704934B1 (ko) * | 2005-06-27 | 2007-04-10 | 삼성전기주식회사 | 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법 |
| JP2009158770A (ja) * | 2007-12-27 | 2009-07-16 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| CN104333979A (zh) * | 2014-10-21 | 2015-02-04 | 深圳崇达多层线路板有限公司 | 一种在多层板上进行二次钻孔的方法 |
| CN106328793A (zh) * | 2015-06-30 | 2017-01-11 | Lg伊诺特有限公司 | 发光器件和具有该发光器件的照明模块 |
-
1996
- 1996-07-26 JP JP8197879A patent/JPH1041631A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237682A (ja) * | 2001-02-08 | 2002-08-23 | Cmk Corp | 部品実装用凹部を備えた多層プリント配線板及びその製造方法 |
| KR100704936B1 (ko) | 2005-06-22 | 2007-04-09 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제작방법 |
| KR100704930B1 (ko) | 2005-06-24 | 2007-04-09 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
| KR100704934B1 (ko) * | 2005-06-27 | 2007-04-10 | 삼성전기주식회사 | 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법 |
| KR100704935B1 (ko) | 2005-06-28 | 2007-04-09 | 삼성전기주식회사 | 소자 내장 인쇄회로기판 및 그 제조방법 |
| KR100651474B1 (ko) | 2005-08-29 | 2006-11-29 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판의 제조방법 |
| JP2009158770A (ja) * | 2007-12-27 | 2009-07-16 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| CN104333979A (zh) * | 2014-10-21 | 2015-02-04 | 深圳崇达多层线路板有限公司 | 一种在多层板上进行二次钻孔的方法 |
| CN106328793A (zh) * | 2015-06-30 | 2017-01-11 | Lg伊诺特有限公司 | 发光器件和具有该发光器件的照明模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100782407B1 (ko) | 회로기판 제조방법 | |
| KR100867148B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP4287733B2 (ja) | 電子部品内蔵多層プリント配線板 | |
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| JP2001028482A (ja) | 多層配線基板およびその製造方法 | |
| JPH06120670A (ja) | 多層配線基板 | |
| CN106879188B (zh) | 一种元器件内置型电路板的制作方法及电路板 | |
| JPH05343855A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH0936551A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| TW202339570A (zh) | 多層基板、多層基板的製造方法及電子機器 | |
| KR100895241B1 (ko) | 패키지용 기판 제조방법 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP3905802B2 (ja) | プリント配線板及びその製造方法 | |
| JP2002198652A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
| JP3179572B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
| JP3582645B2 (ja) | 立体形配線板の製造方法 | |
| JPH0786749A (ja) | 印刷配線板の製造方法 | |
| JP2530879B2 (ja) | 多層型ブラインドスルホ―ル配線板の製造方法 | |
| JP2810604B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
| JPH0499394A (ja) | 多層プリント配線板 |