JPH0734537Y2 - 磁気記録再生装置のクロック再生装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は磁気記録再生装置のクロック再生装置に係
り、とくに、DATなど、アジマス方式によりディジタル
記録された磁気テープから複数の磁気ヘッドを切り換え
ながら再生した再生信号より、データ読み取り用のクロ
ック信号を発生させるPLL回路を備えた磁気記録再生装
置のクロック再生装置に関する。

〔従来の技術〕

DATでは磁気テープに音声信号とサブコードがPCM信号と
して記録されている。

再生系は、磁気テープから磁気ヘッドで検出した信号を
再生アンプとイコライザを通したあと、波形整形して得
た再生ディジタル信号列より、クロック再生装置として
のPLL回路でクロック成分を抽出してクロック信号を発
生させ、このクロック信号を用いて再生ディジタル信号
列からデータの読み取りを行うようになっている。

ところで、DATではヘリカルスキャンで形成される各ト
ラックに対し、更に、交互に＋と−のアジマスを持たせ
ながらPCM信号が高密度記録されており、回転シリンダ
の中心に対し互いに反対位置に設けられた＋アジマスと
−アジマスを持つ２つの磁気ヘッドで、回転シリンダが
半回転する毎に、磁気ヘッドを切り換えながら信号検出
を行うようになっている。

PLAY動作を行うために通常の再生速度で磁気テープが走
行されるときは、磁気テープの各トラックが、２つの磁
気ヘッドにより交互に走査されるため、＋アジマスと−
アジマスの磁気ヘッドの検出信号から得た再生ディジタ
ル信号のクロック成分の周波数F₁とF₂がともにF₀になり
一致し、よって、PLL回路で再生されるべきクロック信
号の周波数もF₀となり、２つの磁気ヘッドで同一であ
る。

一方、FFサーチやREWサーチ動作を行うだめに高速度で
磁気テープが走行されるときは、磁気テープに対する磁
気ヘッドの相対速度がPLAY時と同等となるように回転シ
リンダに高速サーチシリンダサーボが掛けられて、通常
の再生速度で走行されるときと同一のPLL回路を使用し
てクロックを再生できるようにしている。

この際、２つの磁気ヘッドは磁気テープの各トラックを
斜めに横切るように走査するが、２つの磁気ヘッドが異
なる傾斜アジマスを有することから、各磁気ヘッドの検
出信号から得た再生ディジタル信号のクロック成分の周
波数F₁とF₂に差ができ、PLL回路で再生したクロック信
号の周波数にもF₁とF₂の差ができる。

PLAY時におけるクロック信号の周波数F₀を基準にした＋
アジマスと−アジマスの磁気ヘッドの周波数偏差は第８
図の如くなり、例えば200倍の速度でFFを行ったとき±
２％の偏差が生じる。

よって、高速サーチ時にはPLL回路は、磁気ヘッドの切
り換えにともない、互いに異なる周波数F₁と周波数F₂に
交互に追従しなければならない。

この場合、検出側に切り換えられた磁気ヘッドが磁気テ
ープを１回走査をしたときに得られる再生ディジタル信
号列の初めの部分はPLL回路がF₁とF₂の間で周波数引き
込みを行うために用いられ、このあと位相引き込みがな
されてロックし、正確な周波数F₁またはF₂のクロック信
号が再生されることになる。

従って、磁気テープの走査開始端近くを磁気ヘッドが走
査しているとき、初めは再生ディジタル信号列に対する
正確な周波数のクロック信号が再生されないので、磁気
テープの走査開始端近くに記録されているサブコードを
読み取ることができない期間が生じることになる。

また、これとは別に、PLAY時などでPLL回路が再生ディ
ジタル信号列のクロック成分に同期してクロック信号の
再生をしているときに、再生ディジタル信号列にノイズ
が加わりクロック成分が乱れるとPLL回路が誤った周波
数F_eにロックしてしまい、このミスロック状態が持続し
てデータの正確な読み取りができないという事態が生じ
ることがあった。

前者の高速サーチ時の問題を解決するため、従来は、第
９図に示すように、PLL回路10の位相比較器12の出力側
を２系統に分けて第１と第２のループフィルタ14と16を
接続し、回転シリンダ22の半回転毎にレベルが反転する
切り換え信号に従い、＋アジマスの磁気ヘッド24と−ア
ジマスの磁気ヘッド26の切り換えに同期させて２つのル
ープフィルタ14と16の出力を切り換え回路18で切り換え
ながらVCO20へ入力させるようにしていた。

磁気ヘッド24側について見ると、磁気テープを走査して
いる間は切り換え回路18が第１のループフィルタ14側に
切り換えられて、位相比較器12,第１のループフィルタ1
4,VCO20というPLL経路が形成されて、磁気ヘッド24に係
る再生ディジタル信号列のクロック成分の周波数F₁にPL
L回路10がロックし、この際第１のループフィルタ14の
出力電圧の直流成分はV₁となる。

その後、磁気ヘッド24の走査が終わり、切り換え回路18
が第２のループフィルタ16側に切り換えられると、第１
のループフィルタ14の出力電圧はコンデンサの放電路が
絶たれるため、ほぼV₁にホールドされる。

よって、次の磁気ヘッド26による磁気テープの走査が終
わったあとで磁気ヘッド24による走査が開始する直前
に、切り換え回路18が第１のループフィルタ14側に切り
換えられると、VC020は直ちにほぼ周波数F₁のクロック
信号を発生するので、磁気ヘッド26が磁気テープの走査
を開始して周波数がF₁のクロック成分を含む再生ディジ
タル信号列がPLL回路10に入力され始めると、直ちにロ
ックイン動作がなされて周波数F₁にロックするので、PL
L回路10が出力するクロック信号を用いれば磁気テープ
の走査開始端近くに有るサブコードデータを初めから正
確に読み取ることができる。

磁気ヘッド26側についても全く同様にして、磁気テープ
の走査開始端近くに有るサブコードデータを初めから正
確に読み取ることができる。

また後者のノイズなどによるPLL回路10のミスロックの
問題を解決するため、第９図における２つの第１と第２
のループフィルタ14と16の出力側に電圧差制限回路28を
設け、第１のループフィルタ14と第２のループフィルタ
16の出力電圧の差が或る一定の電圧以上にならないよう
にしてある。

正常にPLL回路10が動作しているとき、磁気ヘッド24に
係る再生ディジタル信号列のクロック成分の周波数F₁に
対応した第１のループフィルタ14の出力電圧V₁と、磁気
ヘッド26に係る再生ディジタル信号列のクロック成分の
周波数F₂に対応した第２のループフィルタ16の出力電圧
V₂は、同一若しくは近い値を取る。

この状態で、例えば、切り換え回路18が第１のループフ
ィルタ14側から第２のループフィルタ16側に切り換えら
れたとき、第１のループフィルタ14の出力電圧V₁は正常
な電圧値V_ICとしてホールドされたが、その後の第２の
ループフィルタ16側の経路でのPLL動作中に、再生ディ
ジタル信号列にノイズが加わり、PLLがF₂から大きく離
れた周波数F_eにプルインされて、第２のループフィルタ
16の出力電圧V₂が正常値V_2Cから大きく離れようとした
とき、第１のループフィルタ14の出力電圧に比較し一定
の電圧ｖ以上は差が生じないようにV₂をV_IC±ｖの範囲
内に制限し、正常な周波数から大きく離れた周波数F_eに
ロックしようとするのを防止してF₂±Δｅの小さな誤り
範囲に抑えるとともに、ノイズが無くなったあと、次
に、再び、第２のループフィルタ16側の経路でPLL動作
がなされるとき、正常な周波数に近いF₂±Δｅから正常
な周波数F₂まで短時間でプルインできるようにして、ノ
イズによるミスロックが生じないようにしている。

第１のループフィルタ14側でPLL動作中に、ミスロック
しかけたときも、同様である。

〔考案が解決しようとする課題〕 しかし、このような従来の技術では、高速サーチの速度
を高くしようとすると、第８図から明らかなように、＋
アジマスの磁気ヘッド24の検出信号から得た再生ディジ
タル信号列のクロック成分の周波数F₁と、−アジマスの
磁気ヘッド26の検出信号から得た再生ディジタル信号列
のクロック成分の周波数F₂の差が大きくなり、第１のル
ープフィルタ14の出力電圧と第２のループフィルタ16の
出力電圧V₁とV₂の差が大きくなってしまうが、電圧差制
限回路28で電圧差が制限されているので、サーチ中に正
確な周波数のクロック信号を再生するためには、サーチ
速度の上限を或る速度以下に抑える必要があった。

この考案は、上記した従来技術の問題に鑑みなされたも
ので、サーチ速度を高速化できる磁気記録再生装置のク
ロック再生装置を提供することを、その目的とする。

また、この考案の他の目的は、サーチ開始時のPLL回路
の不安定期にミスロックが生じないようにすることであ
る。

また、この考案の更に他の目的は、通常のPLAY時と高速
サーチ時とを問わず、常に、ミスロックを防止すること
である。

〔課題を解決するための手段〕

この考案の磁気記録再生装置のクロック再生装置は、傾
斜アジマス方式でディジタル記録された磁気テープから
複数の磁気ヘッドを切り換えながら再生した再生信号よ
り、クロック成分を抽出するPLL回路の位相比較器の出
力側を複数系統のループフィルタに分け、ループフィル
タの出力を磁気ヘッドの切り換えに同期して切り換えな
がらVCOに入力するとともに、各ループフィルタの出力
電圧差を制限する電圧差制限回路を設けた磁気記録再生
装置のクロック再生装置において、電圧差制限回路は、
電圧差制限動作をオン・オフ可能とし、磁気テープの走
行速度の低・高に対応して電圧差制限回路を制御し、電
圧差制限動作をオン・オフさせる制御回路を設けたこ
と、を特徴としている。

この考案の他の磁気記録再生装置のクロック再生装置
は、電圧差制限回路は、電圧差制限動作をオン・オフ可
能とし、PLL回路のロックを検出するロック検出回路
と、磁気テープの高速走行の立ち上がり時、磁気テープ
の走行速度が低くロック検出回路がPLL回路のロックを
検出していない間は電圧差制限回路を制御して電圧差制
限動作をオンさせ、磁気テープの走行速度が高速になっ
てロック検出回路がPLL回路のロックを検出したあと電
圧差制限回路を制御して電圧差制限動作をオフさせる制
御回路を設けたこと、を特徴としている。

この考案の更に他の磁気記録再生装置のクロック再生装
置は、電圧差制限回路は、制限電圧差を可変とし、磁気
テープの走行速度に応じて電圧差制限回路を制御して制
限電圧差を可変させる制御回路を設けたこと、を特徴と
している。

〔実施例〕 次にこの考案の１つの実施例を第１図を参照して説明す
る。

第１図は、この考案に係るDATの再生系のブロック図で
ある。

第１図において、回転シリンダ40に設けられた＋アジマ
スの磁気ヘッド42と−アジマスの磁気ヘッド44の出力側
は、各々、RF信号を増幅するヘッドアンプ46と48を介し
て切り換え回路50と接続されており、切り換え信号発生
回路52から入力する切り換え信号に従い、２つの磁気ヘ
ッド42,44から入力するRF信号を交互に選択しながら出
力される。

切り換え信号は回転シリンダ40が半回転する毎に
「Ｈ」、「Ｌ」、「Ｈ」、……と変化し、磁気ヘッド42
が磁気テープを走査する期間を含む半回転の間「Ｈ」レ
ベルとなりこのとき切り換え回路50は磁気ヘッド42側に
切り換えられ、逆に、磁気ヘッド44が磁気テープを走査
する期間を含む半回転の間「Ｌ」レベルとなりこのとき
切り換え回路50は磁気ヘッド44側に切り換えられる。

切り換え回路50の出力側にはイコライザ回路54を介して
波形整形回路56が接続されており、RF信号の波形等化と
波形整形がなされて再生ディジタル信号が出力される。

波形整形回路56の出力側にはPLL回路60が接続されてお
り、再生ディジタル信号に含まれるクロック成分が抽出
されて、データ読み取り用のクロック信号が再生され
る。

PLL回路60では、波形整形回路56の出力側とVCO62の出力
側に位相比較器64が接続されており、再生ディジタル信
号とVCO62から出力されるクロック信号の位相差が検出
され、位相差検出信号が出力される。

位相比較器64には、PLL回路60がロック状態にあるとき
「Ｈ」のロック信号を出力するロック検出回路（図示せ
ず）が設けられている。

位相比較器64の出力側は２系統に分かれて、第１のルー
プフィルタ66と第２のループフィルタ68が並列に接続さ
れており、各々、位相差検出信号の積分がなされる。

第１のループフィルタ66と第２のループフィルタ68の出
力側には、切り換え回路70が接続されており、切り換え
信号に従い、切り換え信号が「Ｈ」レベルの間はスイッ
チが第１のループフィルタ66側に切り換えられ、切り換
え信号が「Ｌ」レベルの間はスイッチが第２のループフ
ィルタ68側に切り換えられる。

切り換え回路70の出力側はVCO62と接続されており、こ
のVCO62は切り換え回路70から入力する制御電圧に応じ
た発振周波数のクロック信号を発生する。

切り換え回路70が第１のループフィルタ66側に切り換え
られているとき、位相比較器64,第１のループフィルタ6
6,切り換え回路70,VCO62の第１のPLL経路でPLL動作がな
され、このとき、＋アジマスの磁気ヘッド42に係る再生
ディジタル信号列のクロック成分が抽出される。

また、切り換え回路70が第２のループフィルタ68側に切
り換えられているとき、位相比較器64,第１のループフ
ィルタ66,切り換え回路70,VCO62の第２のPLL経路でPLL
動作がなされ、このとき、−アジマスの磁気ヘッド44に
係る再生ディジタル信号列のクロック成分が抽出され
る。

第１のループフィルタ66と第２のループフィルタ68の出
力側には、電圧差制限回路72が設けられており、第１の
ループフィルタ66の出力電圧V₁と第２のループフィルタ
68の出力電圧V₂の電圧差が所定の一定値ｖを越えないよ
うに制限されるようになっている。

例えば、第２のループフィルタ68側の経路でPLL動作を
しているときに、出力電圧V₂が大きく変化しようとして
も、第１のループフィルタ66の出力電圧V₁に対し、V₁±
ｖの範囲内に抑えられる。

逆に、第１のループフィルタ66側の経路でPLL動作をし
ているときに、出力電圧V₁が大きく変化しようとして
も、第２のループフィルタ68の出力電圧V₂に対し、V₂±
ｖの範囲内に抑えられる。

電圧差制限回路72は、外部制御で電圧差制限動作をオン
・オフできるようになっている。

第１、第２のループフィルタ66,68と、切り換え回路70
と、電圧差制限回路72を含めたより具体的な回路構成の
一例を第２図に示す。

なお、第２図では、第1,第２のループフィルタ66,68
は、一部回路が共用された構成となっている。

位相比較器64から出力された位相差検出信号は、抵抗R1
を介してオペアンプ74の−側入力端子に入力されてお
り、オペアンプ74の出力側がフィードバック抵抗R2を介
して一側入力端子と接続されている。

オペアンプ74の出力側と−側入力端子の間には、直列接
続されたコンデンサC1と抵抗R3が接続されており、PLL
回路60の主に高域特性が決められる。

また、オペアンプ74の−側入力端子には抵抗R4が接続さ
れており、この抵抗R4の他端側にコンデンサC2とコンデ
ンサC3が並列に接続されている。

コンデンサC2とC3は、同一の容量であり、抵抗R4とコン
デンサC2で、＋アジマスの磁気ヘッド42が磁気テープを
走査している間に成立する第１のPLL経路のほぼ直流域
のホールド特性が決められ、抵抗R4とコンデンサC3で、
−アジマスの磁気ヘッド44が磁気テープを走査している
間に成立する第２のPLL経路のほぼ直流域のホールド特
性が決められる。

コンデンサC2の他端側は切り換え回路70の一方の入力側
に接続されており、コンデンサC3の他端側は切り換え回
路70の他方の入力側に接続されている。

そして切り換え回路70の出力側がVCO62の入力と接続さ
れている。

第２図では、第１のループフィルタ66と第２のループフ
ィルタ68の回路の一部が共用したので、オペアンプ74の
出力側が切り換え回路70の出力側と接続されている。

すなわち、抵抗R1、オペアンプ74、フィードバック抵抗
R2、コンデンサC1,抵抗R3、抵抗R4、コンデンサC2で第
１のループフィルタ66が構成され、抵抗R1、オペアンプ
74、フィードバック抵抗R2、コンデンサC1,抵抗R3、抵
抗R4、コンデンサC3で第２のループフィルタ68が構成さ
れている。

切り換え回路70が第１のループフィルタ66側に切り換え
られると、コンデンサC2側がPLL経路になって、コンデ
ンサC2のVCO62側の電圧が第１のループフィルタ66の出
力電圧V₁としてPLL動作に伴い変化し、切り換え回路70
が第２のループフィルタ68側に切り換えられると、コン
デンサC2が開放されるので第１のループフィルタ66の出
力電圧V₁が切り換え直前の電圧にホールドされる。

反対に、切り換え回路70が第２のループフィルタ68側に
切り換えられると、コンデンサC3側がPLL経路になっ
て、このコンデンサC3のVCO62側の電圧が第２のループ
フィルタ68の出力電圧V₂としてPLL動作に伴い変化し、
切り換え回路70が第１のループフィルタ66側に切り換え
られると、コンデンサC3が開放されるので第２のループ
フィルタ68の出力電圧V₂が切り換え直前の電圧にホール
ドされる。

切り換え回路70の一方の入力側と他方の入力側の間に、
電圧差制限回路72が接続されている。

この電圧差制限回路72は、切り換え回路70の一方の入力
側と他方の入力側の間に、スイッチ76、抵抗R5、ダイオ
ードD1直列に接続され、かつ、ダイオードD1にダイオー
ドD2が逆方向に並列接続されて成る。

スイッチ76が閉じている状態で、切り換え回路70が第１
のループフィルタ66側に切り換えられている間に、出力
電圧V₁がホールド中の出力電圧V₂よりｖ＝0.7（Ｖ）以
上高くなろうとするとダイオードD1が導通してV₁＝V₂＋
0.7（Ｖ）にスライスされ、逆に、出力電圧V₁がホール
ド中の出力電圧V₂より0.7（Ｖ）以上低くなろうとする
とダイオードD2が導通してV₁＝V₂−0.7（Ｖ）にスライ
スされる。

このようにして、PLL経路となっている第１のループフ
ィルタ66の出力電圧V₁が大きく変化しようとしても、ホ
ールド中の第２のループフィルタ68の出力電圧V₂から±
ｖ＝0.7（Ｖ）以内に制限される。

第２のループフィルタ68がPLL経路となったときも同様
にして、第２のループフィルタ68の出力電圧V₂が大きく
変化しようとしても、第１のループフィルタ66のホール
ド中の出力電圧V₁から±ｖ＝0.7（Ｖ）以内に制限され
る。

但し、スイッチ76が開いているとき、上記したような出
力電圧V₁とV₂の電圧差を制限する動作はなされない。

電圧差制限回路72で制限される電圧差ｖは、PLL回路60
が正常に動作している状態で通常PLAY時の150倍の速度
でサーチを行ったときの第１のループフィルタ66のホー
ルド電圧V₁と第２のループフィルタ68のホールド電圧V₂
の差より少しだけ大きく設定された値であり、通常PLAY
時の300倍の超高速度でサーチを行ったときのホールド
電圧差より遥かに小さな値である。

電圧差制限回路72のスイッチ76は、制御回路としてのシ
ステムマイクロコンピュータ78から入力される開（閉）
制御信号により開（閉）制御される。

波形整形回路56の出力側にはディジタル信号処理回路58
が接続されており、PLL回路60で再生されたクロック信
号を用いて再生ディジタル信号からデータの読み取りを
行い、かつ、オーディオサンプルデータとサブコードの
復調を行って外部へ出力する。

システムマイクロコンピュータ78には、位相比較器64か
らロック検出信号が入力され、ディジタル信号処理回路
58からサブコードが入力される。

システムマイクロコンピュータ78には、操作部80が接続
されており、ユーザによるPLAYキー82、STOPキー84、FF
キー86、REWキー88のオン操作に伴うキーオン信号が入
力されるようになっている。

また、システムマイクロコンピュータ78には表示部89が
接続されており、サブコード情報表示制御信号に基づき
サブコード情報を表示する。

システムマイクロコンピュータ78は、CPU、ROM、RAMが
バス接続されて成り、ROMに格納された所定のプログラ
ムに基づき、ユーザのキー操作に応じて、図示しないメ
カ部に対するPLAY開始制御やSTOP制御、FF開始制御、RE
W開始制御、表示制御のほか、PLAY時と、FFまたはREW時
の磁気テープ走行速度の違いに対応して電圧差制限回路
72の電圧差制限動作のオン・オフ制御を行う。

但し、FF開始時とREW開始時は、ロック検出信号がロッ
ク状態となるまで、電圧差制限動作を継続させるように
なっている。

次に、この実施例の動作を第３図乃至第５図を参照して
説明する。

電源スイッチがオンされると、システムマイクロコンピ
ュータ78は電圧差制限回路72に閉制御信号を出力してス
イッチ76を閉じさせる（第３図のステップ90）。

スイッチ76の閉により、電圧差制限回路72は電圧差制限
動作が可能となる。

ユーザによってPLAYキー82がオンされると、システムマ
イクロコンピュータ78はステップ92でYESと判断し、メ
カ部に対しPLAY開始制御を行い（ステップ94）、回転シ
リンダ40の立ち上げと（目標値2000rpm）、磁気テープ
の走行の立ち上げによるPLAY速度（8.15mm/s）での走行
を行わせる。

磁気テープの各トラックは、２つの磁気ヘッド42と44に
より交互に走査されてRF信号が出力され、ヘッドアンプ
46と48により増幅され、切り換え回路50により、磁気ヘ
ッド42と44が交互に検出したRF信号がイコライザ回路54
に出力されて波形等化され、かつ、波形整形回路56で波
形整形されて再生ディジタル信号としてPLL回路60の位
相比較器64に入力される。

PLL回路60では切り換え信号発生回路52からの切り換え
信号に従い、磁気ヘッド42に係る再生ディジタル信号が
入力されている間、切り換え回路70が第１のループフィ
ルタ66の側に切り換えられて、第１のPLL経路でPLL動作
がなされ、磁気ヘッド44に係る再生ディジタル信号が入
力されている間、切り換え回路70が第２のループフィル
タ68側に切り換えられて、第２のPLL経路でPLL動作がな
される。

ここで、磁気テープの走行速度の立ち上がりにともな
い、各磁気ヘッド42,44に係る再生ディジタル信号のク
ロック成分の周波数は、０から9.408MHzまで立ち上が
る。

よって、初めは、第１のPLL経路と第２のPLL経路に入力
される再生ディジタル信号のクロック成分がともに同期
範囲外にあり、再生ディジタル信号の周波数上昇中の或
る時点で同期範囲に入るとプルイン動作とロックイン動
作を経てロックする。

そして、再生ディジタル信号の周波数の上昇にともな
い、第１と第２のPLL経路が各々ロック状態を保ちなが
らVCO62から出力するクロック信号の周波数が上昇して
いき、最終的に9.408MHzに達する。

第１のPLL経路と第２のPLL経路がロックしたあとVCO62
から出力されるクロック信号は再生ディジタル信号のク
ロック成分と一致しており、このクロック信号を用いて
ディジタル信号処理回路58で再生ディジタル信号からの
データの正確な読み取りと、オーディオサンプルデータ
とサブコードの正確な復調が可能となる。

システムマイクロコンピュータ78は、ディジタル信号処
理回路からサブコードデータを入力して、表示部89にサ
ブコード情報を表示させる（ステップ96）。

磁気ヘッド42と44に係る再生ディジタル信号のクロック
成分の周波数F₁とF₂は、立ち上がりの間、互いに同一の
周波数関係を保っているので、第１のPLL経路と第２のP
LL経路が正常に動作しているとき、第１のPLL経路の第
１のループフィルタ66のホールド時の出力電圧V₁と、第
２のPLL経路の第２のループフィルタ68のホールド時の
出力電圧V₂は、互いに同一の値を取りながら変化してい
き、最終的に、9.048MHzに対応する電圧となる。

ところで、PLAY開始後、最初にPLL回路60がロックする
前の不安定期や、ロック後において、波形整形回路56か
ら入力される再ディジタル信号にノイズが加わるとミス
ロックを生じる恐れがあるが、電圧差制限回路72が働い
てミスロック状態の継続が防止される。

例えば、正常にPLL回路60が働いているとき、第１のPLL
経路でのPLL動作が終わり、切り換え回路70が第２のル
ープフィルタ68側に切り換えられると、第１のループフ
ィルタ66の出力電圧は（コンデンサC2の開放端電圧）は
正常値V_ICにホールドされる。

続く第２のPLL経路でPLL動作中に磁気ヘッド44に係る再
生ディジタル信号にノイズが加わり、位相比較器64から
の位相差検出信号に大きな誤差が生じると第２のループ
フィルタ68の出力電圧V₂はV_ICから大きくずれようとす
るが、これをV_2eとすると、V_2e＝V_IC±0.7Vに制限さ
れ、磁気ヘッド44が磁気テープを走査中に、VCO62から
発生するクロック信号の周波数が再生ディジタル信号の
クロック成分の周波数から大きく外れるのが防止され
る。

そして切り換え回路70が第１のループフィルタ66側に切
り換えられたとき、第２のループフィルタ68では、V_IC
±0.7Vの範囲内の出力電圧V_2eがホールドされる。

そして、再び切り換え回路70が第２のループフィルタ68
側に切り換えられたとき、第２のループフィルタ68の出
力電圧V_2eは高々V_ICから0.7V離れているだけなので、磁
気ヘッド44に係る再生ディジタル信号のクロック成分の
周波数F₂（ここではF₂＝F₁）に容易かつ迅速にプルイン
動作とロックイン動作を行い、正常な周波数のクロック
信号を発生することができる。

このようにして、ミスロックが発生しかけても、直ちに
解消されるので、オーディオサンプルコードやサブコー
ドの読み取り誤りが持続するのが防止される。

これは、第１のPLL経路でミスロックしかけたときも全
く同様である。

その後、ユーザがSTOPキー84をオンすると、操作部80か
らSTOPキー84に係るキーオン信号を入力したシステムマ
イクロコンピュータ78は、ステップ98でYESと判断し、
メカ部に対しSTOP制御を行い（ステップ99）、回転シリ
ンダ40の回転と磁気テープの走行を止め、PLAY動作を停
止させる。

その後、ユーザが高速サーチを行うため、例えばFFキー
86をオンしたとき、操作部80から入力するFFキー86に係
るキーオン信号に付勢されてシステムマイクロコンピュ
ータ78は第４図のステップ100でYESと判断する。

そして、メカ部に対し第１段階のFF開始制御を行い、磁
気テープの走行速度をフォワード方向へ通常PLAY時の15
0倍を目標に立ち上げさせるとともに、回転シリンダ40
の回転速度を1500rpmを目標に立ち上げさせる（ステッ
プ102）。

そして、位相比較器64からのロック検出信号をチェック
し、PLL回路60がロックするのを待つ（ステップ104）。

磁気テープの走行速度が通常PLAY時より早くなると、回
転シリンダ40の回転速度が通常PLAY時と同じ場合、再生
ディジタル信号のクロック成分の周波数が高くなってし
まうが、走行速度の上昇に合わせて回転シリンダ40の回
転速度を遅くすることで、通常PLAY時とほぼ同じ周波数
とさせることができる。

但し、磁気ヘッド42と44は、アジマス角が異なるので、
両者のRF信号から得た再生ディジタル信号のクロック成
分の周波数F₁とF₂には、第８図に示すように通常PLAY時
の周波数F₀に対し周波数偏差が生じ、しかもこの周波数
偏差は磁気テープの走行速度が高くなるにつれて大きく
なる（通常のPLAY時の150倍のとき±1.5％、300倍のと
き±３％）。

走行速度の立ち上がり変化の初期で、磁気ヘッド42と44
に係る再生ディジタル信号のクロック成分の周波数F₁と
F₂がいずれもPLL回路60の同期範囲から外れていると
き、第１のPLL経路と第２のPLL経路はいずれもプルイン
動作を行わず、位相比較器64は「Ｌ」レベルのロック検
出信号をシステムマイクロコンピュータ78へ出力してい
る。

走行速度が上昇しPLL回路60の同期範囲に入ると、磁気
ヘッド42側に係る再生ディジタル信号に対しては第１の
PLL経路がPLL動作を行い、プルイン動作とロックイン動
作をしたあと周波数F₁にロックし、同様に、磁気ヘッド
44側に係る再生ディジタル信号に第２のPLL経路がPLL動
作を行い、ロックイン動作とロックイン動作をしたあと
周波数F₂にロックする。

このとき、位相差比較器64から「Ｈ」レベルのロック検
出信号が出力される。

システムマイクロコンピュータ78はロック検出信号が
「Ｈ」レベルに上がると、ステップ104でYESと判断し、
その後は、それほど電圧差制限回路72を動作させる必要
がないので開制御信号を出力してスイッチ76を開かせ、
電圧差制限動作をオフさせる（ステップ106）。

そして、メカ部を制御して磁気テープの走行速度に対す
る回転シリンダ40の回転速度を自動的に制御させる高速
サーチシリンダサーボをオンさせ（ステップ108）、か
つ、第２段階のFF開始制御を行って磁気テープの走行速
度を通常PLAY時の300倍まで上昇させる（ステップ11
0）。

このとき、磁気ヘッド42側と44側に係る再生ディジタル
信号のクロック成分の周波数は、各々、最終的にF₁＝1.
03F₀、F₂＝0.97F₀まで上昇する。

PLL回路60では、ロック後、第１のPLL経路と第２のPLL
経路がF₁とF₂の上昇に追従しながらクロック信号の周波
数を上昇させていき、第１のPLL経路がPLL動作をしてい
るときはF₁と同じ周波数のクロック信号を発生させて、
磁気ヘッド42に係る再生ディジタル信号からのサブコー
ドの読み取りを可能とし、第２のPLL経路がPLL動作をし
ているときはF₂と同じ周波数のクロック信号を発生させ
て、磁気ヘッド44に係る再生ディジタル信号列からのサ
ブコードの読み取りを可能とする。

ここで、磁気ヘッド42が磁気テープを走査している間
は、切り換え回路70が第１のループフィルタ66側に切り
換えられて、第１のPLL経路でPLL動作がなされてF₁の周
波数にロックしており、第１のループフィルタ66の出力
電圧は、F₁に対応したV₁（F₁）となる。

その後、磁気ヘッド42による磁気テープの走査が終わ
り、切り換え回路70が第２のループフィルタ68側に切り
換えられると、第１のループフィルタ66の出力電圧はコ
ンデンサC2の放電路が絶たれるため、V₁（F₁）にホール
ドされる。

よって、磁気ヘッド44による磁気テープの走査が終わ
り、磁気ヘッド42による走査が開始する直前に、切り換
え回路70が再び第１のループフィルタ66側に切り換えら
れると、VCO62は周波数F₁のクロック信号を発生するの
で、磁気ヘッド42が磁気テープの走査を開始し、周波数
がF₁のクロック成分を含む再生ディジタル信号がPLL回
路10に入力され始めると、殆どプルイン動作をせず直ち
にロックイン動作がなされて周波数F₁にロックするの
で、磁気テープの走査開始端近くにあるサブコードのデ
ータを初めから正確に読み取ることができる。

磁気テープの走行速度が上昇中は、磁気ヘッド42による
前回の走査終了時と今回の走査開始時でF₁が変化してい
るが、その差は遥かであり、第１のPLL経路は今回の走
査による再生ディジタル信号の入力が始まると直ぐ新た
なF₁にロックする。

磁気ヘッド44側についても全く同様にして、磁気テープ
の走査開始端近くに有るサブコードのデータを初めから
正確に読み取ることができる。

また、磁気テープの走行速度が通常PLAY時の150倍程度
のときは、まだ、第１のループフィルタ66と第２のルー
プフィルタ68のホールド時の出力電圧V₁とV₂の差が比較
的小さく電圧差制限回路72での制限電圧差ｖ＝0.7Vを越
えないので、第１のPLL経路と第２のPLL経路によるPLL
動作が誤動作することはなく、却って、電圧差制限回路
72の働きにより、前述と同様にして、PLL回路60がロッ
クする前の不安定期にミスロックが発生し、ミスロック
状態が持続するのが防止される。

PLL回路60がロック後は、電圧差制限回路72の動作がオ
フされるので、通常PLAY時の150倍を越えて300倍まで高
速走行されても、第１のループフィルタ66と第２のルー
プフィルタ68のホールド時の出力電圧V₁とV₂の差がｖ＝
0.7Vを越えて大きくなることができるので、第１のPLL
経路と第２のPLL経路によるPLL動作が誤動作することは
なく、磁気ヘッド42側と44側に係る再生ディジタル信号
の各クロック成分にロックした各周波数のクロック信号
を正確に発生することができ、超高速サーチ時における
サブコードデータの正確な読み取りが保証される。

システムマイクロコンピュータ78は、ステップ110の処
理のあと、ディジタル信号処理回路58からサブコードを
入力し、表示部89にサブコード情報を表示させる（ステ
ップ112）。

そして、その後、ユーザがSTOPキー84をオンすると、シ
ステムマイクロコンピュータ78はメカ部を制御し回転シ
リンダ40の回転を止め、磁気テープの走行も停止させ
（ステップ114、116）、電圧差制限回路72に対し閉制御
を行ってスイッチ76を閉じさせる（ステップ118）。

ユーザがREWキー88をオンしたときもほぼ同様にして、
システムマイクロコンピュータ78はREWキー88のオンを
確認したあと（第５図のステップ200でYESの判断）、第
１段階のREW開始制御を行い、回転シリンダ40を2500rpm
を目標速度にして立ち上げるとともに、磁気テープをリ
ワインド方向へ通常のPLAY時の150倍の速度を目標に立
ち上げ（ステップ202）、位相比較器64からのロック検
出信号が「Ｈ」レベルに上がったとき、電圧差制限回路
72に対し開制御を行ってスイッチ76を開かせ（ステップ
204、206）、メカ部を制御して回転シリンダ40に対する
高速サーチシリンダサーボを掛け（ステップ208）、磁
気テープの走行速度を通常PLAY時の300倍の速度を目標
値にして立ち上げさせる（ステップ210）。

そしてディジタル信号処理回路58からサブコードデータ
を入力して表示部89にサブコード情報を表示する（ステ
ップ212）。

その後、ユーザがSTOPキー84をオンすると、システムマ
イクロコンピュータ78はメカ部を制御し回転シリンダ40
の回転を止め、磁気テープの走行も停止させ（ステップ
214、216）、電圧差制限回路72に対し閉制御を行ってス
イッチ76を閉じさせる（ステップ218）。

この実施例によれば、通常PLAY時には予めシステムマイ
クロコンピュータ78が電圧差制限回路72を制御して電圧
差制限動作を行わせるので、PLL回路60が正常に動作し
ているときに、例えば第１のPLL経路でPLL動作中にノイ
ズでミスロック仕掛けても第１のループフィルタ66の出
力電圧V₁は第２のループフィルタ68側でホールドされて
いる正常な出力電圧V₂からｖだけ外れるだけなので、VC
O62のクロック信号の周波数が大きく外れるのが防止さ
れるとともに、ノイズが消えた後、次に第１のPLL経路
でPLL動作がなされたとき、正常な周波数に容易にプル
イン動作することができ、ミスロックが持続するのが防
止される。

また、FFサーチやREWサーチ時は、磁気ヘッド42側と44
側の再生ディジタル信号に対し、各々、第１のPLL経路
と第２のPLL経路で別にクロック信号の再生を行うの
で、アジマス差により再生すべきクロック信号に周波数
差が生じても、磁気ヘッド42や44が磁気テープの走査を
開始した直後より再生ディジタル信号に直ちにロックイ
ンして正確な周波数のクロック信号が発生されるため、
磁気テープの走査開始端部に記録されたサブコードデー
タの正確な読み取りが可能となる。

また、FFサーチやREWサーチが開始された直後でPLL回路
60がロックされるまでの間はシステムマイクロコンピュ
ータ78が電圧差制限回路72に電圧差制限動作を行わせる
ので、PLL回路60の不安定期に生じ易いミスロックが防
止されるとともに、PLL回路60が一旦ロックしたあとは
システムマイクロコンピュータ78が電圧差制限回路72を
制御して電圧差制限動作を停止させるので、第１のPLL
経路と第２のPLL経路の第１のループフィルタ66と第２
のループフィルタ68でホールドされる出力電圧の差を大
きくとることができ、よって超高速のサーチを行ったと
きに磁気ヘッド42と44に係る再生ディジタル信号のクロ
ック成分の周波数の差が大きくなっても、第１のPLL経
路と第２のPLL経路でこれらの周波数に正確に追従した
クロック信号を再生でき、正確なサブコードデータの読
み取りが可能となる。

なお、上記した実施例では、FFサーチやREWサーチが開
始されたとき、PLL回路が一旦ロックしたあとシステム
マイクロコンピュータが電圧差制限回路の電圧差制限動
作を停止させるようにしたが、FFサーチやREWサーチを
開始した直後から停止させるようにしてもよい。

また、上記した実施例では、FFサーチやREWサーチを開
始したとき、PLL回路がロックしたあと、電圧差制限回
路の電圧差制限動作を制限するようにしたが、電圧差制
限回路の制限電圧差を可変できるようにしておき、通常
PLAY時と、FFサーチやREWサーチの開始後でPLL回路がロ
ックするまでは、制限電圧差を第２図の回路と同じ程度
に小さく設定しておき、FFサーチやREWサーチの開始後
でPLL回路がロックしたあとは、最高速度でサーチした
ときの２つの磁気ヘッドに係る再生ディジタル信号に含
まれるクロック成分の周波数差を許容できるように制限
電圧差を大きく設定し、超高速でサーチがなされている
ときもノイズによるミスロックが発生するのを防止する
ようにしてもよく、この際、サーチ時の磁気テープの速
度の上昇に合わせて、複数段階に分けて制限電圧差を大
きく変化させていくようにしたり、連続的に大きく変化
させるようにすれば、ミスロック発生時に、ループフィ
ルタの正常な出力電圧からの異常な出力電圧の差を最小
限に抑えることができ、ミスロックを迅速に抑制するこ
とができる。

第６図に、制限電圧差をシステムマイクロコンピュータ
の制御で２段階に可変できる電圧差制限回路72Aの具体
的な回路図を示す。

第２図のコンデンサC2の出力側に切り換えスイッチ130
の共通端子側が接続されており、切り換えスイッチ130
のａ端子側が抵抗R10とダイオードD3を介してコンデン
サC3の出力側と接続されている。

ダイオードD3にはダイオードD4が逆方向に並列接続され
ている。

抵抗R10,ダイオードD3,D4で単位制限回路132が構成され
ている。

また、切り換えスイッチ130のｂ端子側が抵抗R11,ダイ
オードD5,D6,D7を直列に介してコンデンサC3の出力側と
接続されている。

ダイオードD5,D6,D7の直列接続部分には、逆方向に直列
接続されたダイオードD8,D9,D10が並列接続されてい
る。

抵抗R11,ダイオードD5〜D10で単位制限回路134が構成さ
れている。

システムマイクロコンピュータは、セットの電源オン時
に切り換えスイッチ130をａ端子側に切り換えさせ、通
常PLAY時と、FFサーチ,REWサーチの開始後でPLL回路が
ロックするまではａ端子側に切り換えたままとする。

このとき、電圧差制限回路72Aは小さな制限電圧差ｖ＝
0.7Vで電圧差の制限を行うので、ミスロックが生じ掛け
たときに、異常な動作を行っているPLL経路のループフ
ィルタの出力電圧の正常値からのずれを小さくでき、ミ
スロックから容易に正常なロック状態に移行できる。

また、システムマイクロコンピュータは、FFサーチとRE
Wサーチが開始されたあとPL回路がロックすると切り換
えスイッチ130をｂ端子側に切り換えさせ、制限電圧差
ｖ＝2.1Vとさせる。

これにより、サーチ速度が極めて高くなって正常にPLL
回路60が働いているときのホールド時の第１のローパス
フィルタの出力電圧と第２のローパスフィルタの出力電
圧の差が大きくなっても制限電圧差を越えないようにで
き、これにより、２つの磁気ヘッドが磁気テープを走査
する毎に得られる再生ディジタル信号列の初めから正確
にクロック信号の再生ができるとともに、ミスロックが
発生し持続するのを防止できる。

第６図の電圧差制限回路72Aを変更し、第７図の電圧差
制限回路72Bに示すように、切り換えスイッチ130をマル
チスイッチ136に変更し、ダイオードの直列接続段数を
１からｎまで変えた多数の単位制限回路140A、140B、…
…、140Zを設け、サーチ時の磁気テープ走行速度の上昇
に従い、マルチスイッチ136を、単位制限回路140A側か
ら140Z側まで可変させることで、ほぼ連続的に制限電圧
差を可変することもできる。

〔考案の効果〕

この考案の磁気記録再生装置のクロック再生装置によれ
ば、電圧差制限回路は、電圧差制限動作をオン・オフ可
能とし、磁気テープの走行速度の低・高に対応して電圧
差制限回路を制御し、電圧差制限動作をオン・オフさせ
る制御回路を設けたことにより、通常のPLAY時はミスロ
ックを抑制することができ、サーチ時は極めて高いサー
チ速度でも、磁気テープの走査側開始端近くに記録され
たデータを初めから読み落としせずに読み取ることがで
きる。

また、この考案の他の磁気記録再生装置のクロック再生
装置では、電圧差制限回路は、電圧差制限動作をオン・
オフ可能とし、PLL回路のロックを検出するロック検出
回路と、磁気テープの高速走行の立ち上がり時、磁気テ
ープの走行速度が低くロック検出回路がPLL回路のロッ
クを検出していない間は電圧差制限回路を制御して電圧
差制限動作をオンさせ、磁気テープの走行速度が高速に
なってロック検出回路がPLL回路のロックを検出したあ
と電圧差制限回路を制御して電圧差制限動作をオフさせ
る制御回路を設けたことにより、サーチ開始時のPLL回
路が不安定期間に生じ易いミスロックの発生を抑止でき
る。

更に、この考案の他の磁気記録再生装置のクロック再生
装置によれば、電圧差制限回路は、制限電圧差を可変と
し、磁気テープの走行速度に応じて電圧差制限回路を制
御して制限電圧差を可変させる制御回路を設けたことに
より、超高速でサーチがなされているときもミスロック
の発生を抑制できる。

【図面の簡単な説明】

第１図はこの考案の一つの実施例に係るDATの再生系を
示すブロック図、第２図は第１図中のPLL回路の一部の
具体的な回路例を示す回路図、第３図乃至第５図は第１
図中のシステムマイクロコンピュータの動作を示すフロ
ーチャート、第６図は第１図中の電圧差制限回路の変形
例を示す回路図、第７図は第１図中の電圧差制限回路の
他の変形例を示す回路図である。 第８図は磁気テープ走行速度と、通常PLAY時の再生ディ
ジタル信号のクロック成分の周波数に対する＋アジマス
磁気ヘッドと−アジマス磁気ヘッドに係る再生ディジタ
ル信号のクロック成分の周波数の偏差を示す線図、第９
図は従来のDATの再生系の一部を示すブロック図であ
る。 42,44:磁気ヘッド、52:切り換え信号発生回路、60:PLL
回路、62:VCO、64:位相比較器、66:第１のループフィル
タ、68:第２のループフィルタ、70:切り換え回路、72,7
2A,72B:電圧差制限回路、76:スイッチ、78:システムマ
イクロコンピュータ、80:操作部。

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】傾斜アジマス方式でディジタル記録された
   磁気テープから複数の磁気ヘッドを切り換えながら再生
   した再生信号より、クロック成分を抽出するPLL回路の
   位相比較器の出力側を複数系統のループフィルタに分
   け、ループフィルタの出力を磁気ヘッドの切り換えに同
   期して切り換えながらVCOに入力するとともに、各ルー
   プフィルタの出力電圧差を制限する電圧差制限回路を設
   けた磁気記録再生装置のクロック再生装置において、 電圧差制限回路は、電圧差制限動作をオン・オフ可能と
   し、 磁気テープの走行速度の低・高に対応して電圧差制限回
   路を制御し、電圧差制限動作をオン・オフさせる制御回
   路を設けたこと、 を特徴とする磁気記録再生装置のクロック再生装置。
2. 【請求項２】傾斜アジマス方式でディジタル記録された
   磁気テープから複数の磁気ヘッドを切り換えながら再生
   した再生信号より、クロック成分を抽出するPLL回路の
   位相比較器の出力側を複数系統のループフィルタに分
   け、ループフィルタの出力を磁気ヘッドの切り換えに同
   期して切り換えながらVCOに入力するとともに、各ルー
   プフィルタの出力電圧差を制限する電圧差制限回路を設
   けた磁気記録再生装置のクロック再生装置において、 電圧差制限回路は、電圧差制限動作をオン・オフ可能と
   し、 PLL回路のロックを検出するロック検出回路と、 磁気テープの高速走行の立ち上がり時、磁気テープの走
   行速度が低くロック検出回路がPLL回路のロックを検出
   していない間は電圧差制限回路を制御して電圧差制限動
   作をオンさせ、磁気テープの走行速度が高速になってロ
   ック検出回路がPLL回路のロックを検出したあと電圧差
   制限回路を制御して電圧差制限動作をオフさせる制御回
   路を設けたこと、 を特徴とする磁気記録再生装置のクロック再生装置。
3. 【請求項３】傾斜アジマス方式でディジタル記録された
   磁気テープから複数の磁気ヘッドを切り換えながら再生
   した再生信号より、クロック成分を抽出するPLL回路の
   位相比較器の出力側を複数系統のループフィルタに分
   け、ループフィルタの出力を磁気ヘッドの切り換えに同
   期して切り換えながらVCOに入力するとともに、各ルー
   プフィルタの出力電圧差を制限する電圧差制限回路を設
   けた磁気記録再生装置のクロック再生装置において、 電圧差制限回路は、制限電圧差を可変とし、 磁気テープの走行速度に応じて電圧差制限回路を制御し
   て制限電圧差を可変させる制御回路を設けたこと、 を特徴とする磁気記録再生装置のクロック再生装置。