JPH07321204A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 配線層間のコンタクトにおける信頼性が高い
貫通コンタクト構造を有する半導体装置及びその製造方
法を提供する。 【構成】 層間絶縁膜１２、１４に対するエッチング及
び配線層１３の膜厚方向における途中までのエッチング
に際しては、配線層１３に対する層間絶縁膜１２、１４
のエッチング選択比が高い条件で行い、配線層１３を貫
通するエッチングに際してのみ、このエッチング選択比
が低い条件で行う。この結果、コンタクト孔１５のうち
で配線層１３を貫通している部分が順テーパ状になり、
配線層１３の膜厚が薄くても、この配線層１３と配線層
１６との接触面積が広い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願の発明は、所謂貫通コンタク
ト構造を有する半導体装置及びその製造方法に関するも
のである。

【０００２】

【従来の技術】３層以上の配線層を同時に接続すること
ができるために、コンタクト孔の開口工程の削減や所要
面積の縮小等に有効な構造として、シェアドコンタクト
構造や所謂貫通コンタクト構造が知られている。

【０００３】図６は、これらのうちのシェアドコンタク
ト構造を示している。このシェアドコンタクト構造を形
成するためには、下地（図示せず）上で第１層目の配線
層１１をパターニングし、この配線層１１を層間絶縁膜
１２で覆う。そして、層間絶縁膜１２上で第２層目の配
線層１３をパターニングし、この配線層１３を層間絶縁
膜１４で覆う。

【０００４】その後、配線層１３をストッパにして層間
絶縁膜１４、１２を連続的にエッチングして、配線層１
１に達するコンタクト孔１５を開口する。そして、コン
タクト孔１５内で配線層１１、１３の両方に接触する第
３層目の配線層１６を、層間絶縁膜１４上でパターニン
グする。

【０００５】図７は、貫通コンタクト構造を示してい
る。この貫通コンタクト構造の形成に際しても、層間絶
縁膜１４の形成までは、シェアドコンタクト構造の場合
と実質的に同様の工程を実行する。そして、層間絶縁膜
１４、配線層１３及び層間絶縁膜１２を連続的にエッチ
ングして、配線層１３を貫通して配線層１１に達するコ
ンタクト孔１５を開口した後、層間絶縁膜１４上で第３
層目の配線層１６をパターニングする。

【０００６】ところで、図６に示したシェアドコンタク
ト構造では、コンタクト孔１５の径が小さくてこの径に
対するリソグラフィの合わせ精度が低い場合は、配線層
１３がコンタクト孔１５から位置ずれする可能性があ
る。従って、配線層１３、１６間のコンタクトにおける
信頼性と微細度との両方を同時に高めることが難しい。

【０００７】これに対して、図７に示した貫通コンタク
ト構造では、コンタクト孔１５が配線層１３を貫通して
いるので、配線層１３がコンタクト孔１５から位置ずれ
する可能性はない。従って、コンタクト孔１５の径を小
さくして、微細度を高めることができる。

【０００８】

【発明が解決しようとする課題】しかし、図７から明ら
かな様に、配線層１３、１６はコンタクト孔１５内に露
出している配線層１３の側面でしか互いに接触していな
いので、この接触面積が狭く、配線層１３、１６間のコ
ンタクトにおける信頼性が依然として低い。

【０００９】

【課題を解決するための手段】請求項１の半導体装置
は、下層及び上層の層間絶縁膜１２、１４、２５、２
７、３２とこれらの層間絶縁膜１２、１４、２５、２
７、３２の間に設けられている配線層１３、２６、３１
とをコンタクト孔１５、５１が貫通しており、このコン
タクト孔１５、５１内に前記配線層１３、２６、３１が
露出している半導体装置において、前記コンタクト孔１
５、５１のうちで前記配線層１３、２６、３１を貫通し
ている部分が、前記下層の層間絶縁膜１２、２５、２７
側から前記上層の層間絶縁膜１４、２７、３２側へ向か
って広がる順テーパ状であることを特徴としている。

【００１０】請求項２の半導体装置の製造方法は、下層
及び上層の層間絶縁膜１２、１４、２５、２７、３２と
これらの層間絶縁膜１２、１４、２５、２７、３２の間
に設けられている配線層１３、２６、３１とをコンタク
ト孔１５、５１が貫通しており、このコンタクト孔１
５、５１内に前記配線層１３、２６、３１が露出してい
る半導体装置の製造方法において、前記コンタクト孔１
５、５１のパターンのマスク層１７、３３をマスクにし
て、前記配線層１３、２６、３１に対する前記層間絶縁
膜１２、１４、２５、２７、３２のエッチング選択比が
相対的に高い条件で、前記上層の層間絶縁膜１４、２
７、３２に対するエッチングを行う工程と、前記上層の
層間絶縁膜１４、２７、３２に対するエッチングの後
に、前記マスク層１７、３３をマスクにして、前記エッ
チング選択比が相対的に高い条件で、前記配線層１３、
２６、３１に対する第１のエッチングを行って、この配
線層１３、２６、３１の断面を凹状にする工程と、前記
配線層１３、２６、３１に対する第１のエッチングの後
に、前記マスク層１７、３３をマスクにして、前記エッ
チング選択比が相対的に低い条件で、前記下層の層間絶
縁膜１２、２５、２７が露出するまで前記配線層１３、
２６、３１に対する第２のエッチングを行う工程と、前
記マスク層１７、３３をマスクにして、前記エッチング
選択比が相対的に高い条件で、前記下層の層間絶縁膜１
２、２５、２７に対するエッチングを行う工程とを有す
ることを特徴としている。

【００１１】請求項３の半導体装置の製造方法は、請求
項２の半導体装置の製造方法において、前記エッチング
のためのガスとして、フルオロカーボン系のガスを用
い、このガス中の炭素の割合を相対的に高くすることに
よって前記エッチング選択比を相対的に高くし、前記ガ
ス中の弗素の割合を相対的に高くすることによって前記
エッチング選択比を相対的に低くすることを特徴として
いる。

【００１２】請求項４の半導体装置の製造方法は、請求
項２の半導体装置の製造方法において、前記エッチング
のためのガスとして、酸素を添加したフルオロカーボン
系のガスを用い、このガス中の酸素の割合を相対的に低
くすることによって前記エッチング選択比を相対的に高
くし、前記ガス中の酸素の割合を相対的に高くすること
によって前記エッチング選択比を相対的に低くすること
を特徴としている。

【００１３】請求項５の半導体装置の製造方法は、請求
項２の半導体装置の製造方法において、前記エッチング
のためのガスとして、フルオロカーボン系のガスを用
い、前記エッチングを行うチャンバ４１の内壁における
シリコン４２の露出面積を相対的に大きくすることによ
って前記エッチング選択比を相対的に高くし、前記露出
面積を相対的に小さくすることによって前記エッチング
選択比を相対的に低くすることを特徴としている。

【００１４】

【作用】請求項１の半導体装置では、コンタクト孔１
５、５１のうちで配線層１３、２６、３１を貫通してい
る部分が順テーパ状であるので、この配線層１３、２
６、３１の膜厚が薄くても、この配線層１３、２６、３
１とコンタクト孔１５、５１を埋めている別の配線層１
６、５２との接触面積が広い。

【００１５】請求項２の半導体装置の製造方法では、層
間絶縁膜１２、１４、２５、２７、３２に対するエッチ
ング及び配線層１３、２６、３１に対する第１のエッチ
ングに際しては、配線層１３、２６、３１に対する層間
絶縁膜１２、１４、２５、２７、３２のエッチング選択
比が相対的に高い条件で行っており、配線層１３、２
６、３１に対する第２のエッチングに際してのみ、この
エッチング選択比が相対的に低い条件で行っているの
で、コンタクト孔１５、５１のうちで層間絶縁膜１２、
１４、２５、２７、３２を貫通する部分は異方的形状に
なり、配線層１３、２６、３１を貫通する部分は自己整
合的に順テーパ状になる。

【００１６】請求項３の半導体装置の製造方法では、フ
ルオロカーボン系のガス中における炭素の割合を高くす
れば、炭素系化合物の堆積が多くなると共に、弗素ラジ
カルの発生量が少なくなる。この結果、配線層１３、２
６、３１に対する保護膜としての炭素系化合物の膜厚が
厚くなると共に、配線層１３、２６、３１に対するエッ
チング種としての弗素ラジカルが少なくなるので、配線
層１３、２６、３１に対する層間絶縁膜１２、１４、２
５、２７、３２のエッチング選択比が高くなる。逆に、
弗素の割合を高くすれば、このエッチング選択比が低く
なる。

【００１７】請求項４の半導体装置の製造方法では、酸
素を添加したフルオロカーボン系のガス中における酸素
の割合を低くすれば、このガスの解離が抑制される。こ
の結果、配線層１３、２６、３１に対するエッチング種
としての弗素ラジカルが少なくなるので、配線層１３、
２６、３１に対する層間絶縁膜１２、１４、２５、２
７、３２のエッチング選択比が高くなる。逆に、酸素の
割合を高くすれば、このガスの解離が促進されて、エッ
チング選択比が低くなる。

【００１８】請求項５の半導体装置の製造方法では、エ
ッチングを行うチャンバ４１の内壁におけるシリコン４
２の露出面積を大きくすれば、フルオロカーボン系のガ
スの解離で生成された弗素ラジカルが捕捉される割合が
高くなる。この結果、配線層１３、２６、３１に対する
エッチング種としての弗素ラジカルが少なくなるので、
配線層１３、２６、３１に対する層間絶縁膜１２、１
４、２５、２７、３２のエッチング選択比が高くなる。
逆に、露出面積を小さくすれば、このエッチング選択比
が低くなる。

【００１９】

【実施例】以下、本願の発明の第１〜第４実施例を、図
１〜５を参照しながら説明する。なお、図７に示した一
従来例と対応する構成部分には、同一の符号を付してあ
る。

【００２０】図１が、３層の配線層を同時に接続する半
導体装置に適用した第１実施例を示している。この第１
実施例では、図１（ａ）に示す様に、ＳｉＯ₂ 膜等の下
地（図示せず）上に、ｎ型の多結晶Ｓｉ膜である配線層
１１をＣＶＤ法で５０ｎｍの膜厚に堆積させ、リソグラ
フィ及びエッチングによって配線層１１をパターニング
する。そして、ＳｉＯ₂ 膜である層間絶縁膜１２を減圧
ＣＶＤ法で２３０ｎｍの膜厚に堆積させる。

【００２１】その後、ｎ型の多結晶Ｓｉ膜である配線層
１３をＣＶＤ法で７０ｎｍの膜厚に堆積させ、リソグラ
フィ及びエッチングによって配線層１３をパターニング
する。そして、ＳｉＯ₂ 膜である層間絶縁膜１４を減圧
ＣＶＤ法で１５０ｎｍの膜厚に堆積させる。

【００２２】次に、図１（ｂ）に示す様に、層間絶縁膜
１４上にレジスト１７を塗布し、形成すべきコンタクト
孔のパターンに、リソグラフィによってレジスト１７を
パターニングする。

【００２３】次に、レジスト１７をマスクにすると共に
Ｃ₄ Ｆ₈ 等のフルオロカーボン系のガスをエッチングガ
スとするＥＣＲプラズマエッチングによって、図１
（ｃ）に示す様に、層間絶縁膜１４にコンタクト孔１５
を開口し、更に、オーバエッチングによって配線層１３
の途中までエッチングする。このとき、多結晶Ｓｉに対
するＳｉＯ₂ のエッチング選択比が高いので、配線層１
３の途中までのエッチングによって、配線層１３の断面
が凹状になる。

【００２４】次に、レジスト１７をマスクにすると共に
Ｃ₄ Ｆ₈ ／Ｏ₂ 等の酸素を添加したフルオロカーボン系
のガスをエッチングガスとするＥＣＲプラズマエッチン
グによって、図１（ｄ）に示す様に、層間絶縁膜１２が
露出するまで配線層１３をエッチングする。このとき、
多結晶Ｓｉに対するＳｉＯ₂ のエッチング選択比が低い
ので、コンタクト孔１５のうちで配線層１３を貫通して
いる部分が、順テーパ状になる。

【００２５】次に、層間絶縁膜１４をエッチングしたと
きと同じ条件で、図１（ｅ）に示す様に、層間絶縁膜１
２をエッチングして、配線層１１に達するコンタクト孔
１５を完成させる。このとき、多結晶Ｓｉに対するＳｉ
Ｏ₂ のエッチング選択比が高いので、コンタクト孔１５
のうちで配線層１３を貫通している部分の形状が、順テ
ーパ状のまま維持される。その後、レジスト１７を剥離
する。

【００２６】次に、図１（ｆ）に示す様に、ｎ型の多結
晶Ｓｉ膜である配線層１６をＣＶＤ法で３０ｎｍの膜厚
に堆積させ、リソグラフィ及びエッチングによって、コ
ンタクト孔１５内で配線層１１、１３の両方に接触する
配線層１６をパターニングする。その後、従来公知の工
程を経て、この半導体装置を完成させる。

【００２７】図２が、４層の配線層を同時に接続するダ
ブルゲート構造のＴＦＴ負荷型ＳＲＡＭに適用した第２
〜第４実施例を示している。これらの第２〜第４実施例
の何れにおいても、図２（ａ）に示す様に、Ｓｉ基板２
１の表面にＳｉＯ₂ 膜２２を選択的に形成して素子分離
領域を区画し、ＳｉＯ₂ 膜２２に囲まれている素子活性
領域の表面にゲート酸化膜としてのＳｉＯ₂ 膜２３を形
成する。

【００２８】その後、メモリセルを構成するフリップフ
ロップを形成するために入出力が交差結合される一対の
インバータにおける駆動用トランジスタ及び転送用トラ
ンジスタ等のゲート電極のパターンにタングステンポリ
サイド層２４を加工し、Ｓｉ基板２１にソース／ドレイ
ン（図示せず）を形成した後、ＳｉＯ₂ 膜である層間絶
縁膜２５でタングステンポリサイド層２４等を覆う。

【００２９】その後、インバータの負荷素子である薄膜
トランジスタのボトムゲート電極のパターンに、膜厚が
５０ｎｍである多結晶Ｓｉ層２６を層間絶縁膜２５上で
加工し、ＳｉＯ₂ 膜である層間絶縁膜２７で多結晶Ｓｉ
層２６等を覆う。そして、薄膜トランジスタの活性層及
び電源線のパターンに、膜厚が３０ｎｍである多結晶Ｓ
ｉ層３１を層間絶縁膜２７上で加工し、この多結晶Ｓｉ
層３１に薄膜トランジスタのソース／ドレイン（図示せ
ず）を形成した後、ＳｉＯ₂ 膜である層間絶縁膜３２で
多結晶Ｓｉ層３１等を覆う。

【００３０】その後、薄膜トランジスタのボトムゲート
電極、トップゲート電極、駆動用トランジスタのゲート
電極、及び一対のインバータにおける相手方の薄膜トラ
ンジスタのドレインを互いに接続するコンタクト孔のパ
ターンに、ノボラック系のｉ線用のレジスト３３を層間
絶縁膜３２上で加工する。

【００３１】第２実施例では、この状態から、レジスト
３３をマスクにして、図３に示す高周波バイアス印加型
ＥＣＲプラズマエッチング装置３４を用いたエッチング
を行う。このエッチング装置３４では、マグネトロン３
５で発生したマイクロ波が導波管３６及び石英窓３７を
介してチャンバ４１内へ導かれる。

【００３２】チャンバ４１の内壁にはＳｉ層４２が塗布
されており、この内壁に沿って図３中の矢印方向へ昇降
可能な円筒状のシャッタ４３がチャンバ４１内に設けら
れている。従って、シャッタ４３を昇降させることによ
って、Ｓｉ層４２の露出面積を制御することができる。

【００３３】チャンバ４１内には、ウェハ４４を載置す
るためのウェハステージ４５と、このウェハステージ４
５にウェハ４４を固定するためのＳｉ製のクランプ４６
とが設けられており、高周波バイアスを印加するための
高周波電源４７がウェハステージ４５に接続されてい
る。また、チャンバ４１内に磁界を発生させるためのソ
レノイドコイル４８が、チャンバ４１の外周に設けられ
ている。

【００３４】この第２実施例では、上述のエッチング装
置３４を下記第１の条件で用いて、図２（ｂ）に示す様
に、層間絶縁膜３２にコンタクト孔５１を開口し、更
に、オーバエッチングによって多結晶Ｓｉ層３１の途中
までエッチングする。 エッチングガス Ｃ₄ Ｆ₈ ＝５０ＳＣＣＭ 圧力 ０．２７Ｐａ マイクロ波出力 １２００Ｗ 高周波バイアス ２００Ｗ（８００ｋＨｚ） ウェハ温度 ２０℃ チャンバ温度 ２５０℃ シャッタ開度 ０％

【００３５】上記第１の条件では、多結晶Ｓｉに対する
ＳｉＯ₂ のエッチング選択比が高いので、多結晶Ｓｉ層
３１の途中までのエッチングによって、多結晶Ｓｉ層３
１の断面が凹状になる。

【００３６】その後、エッチングガスがＣ₄ Ｆ₈ ／Ｏ₂
＝５０／２ＳＣＣＭである他は上記第１の条件と同じ第
２の条件で、レジスト３３をマスクにして、層間絶縁膜
２７が露出するまで多結晶Ｓｉ層３１をエッチングす
る。このとき、多結晶Ｓｉに対するＳｉＯ₂ のエッチン
グ選択比が低いので、コンタクト孔５１のうちで多結晶
Ｓｉ層３１を貫通している部分が、順テーパ状になる。

【００３７】次に、図２（ｃ）に示す様に、層間絶縁膜
２７及び多結晶Ｓｉ層２６に対して、層間絶縁膜３２及
び多結晶Ｓｉ層３１に対するエッチングと同様のエッチ
ングを繰り返す。なお、第２の条件では第１の条件に比
べて弗素ラジカルの発生量が多いので、多結晶Ｓｉ層３
１、２６のエッチングに際してレジスト３３のエッチン
グ速度も速くなる。しかし、既述の様に、多結晶Ｓｉ層
３１、２６の膜厚が夫々３０、５０ｎｍと薄いので、エ
ッチング時間が短く、実際的な不都合はない。

【００３８】次に、図２（ｄ）に示す様に、層間絶縁膜
３２、２７に対するエッチングと同様のエッチングを層
間絶縁膜２５に行って、タングステンポリサイド層２４
に達するコンタクト孔５１を完成させた後、レジスト３
３を剥離する。そして、薄膜トランジスタのトップゲー
ト電極のパターンに、多結晶Ｓｉ層５２を層間絶縁膜３
２上で加工し、更に、従来公知の工程を経て、このダブ
ルゲート構造のＴＦＴ負荷型ＳＲＡＭを完成させる。

【００３９】次に、第３実施例を説明する。この第３実
施例は、図２（ａ）〜（ｄ）に示した工程で用いるエッ
チング装置及びこのエッチング装置を用いる際の上記第
１及び第２の条件を除いて、上述の第２実施例と実質的
に同様の工程を実行する。この第３実施例は、図２
（ａ）〜（ｄ）の工程において、図４に示す誘導結合プ
ラズマ（ICP=Induction Coupled Plasma）型エッチング
装置５３を用いる。

【００４０】このエッチング装置５３では、チャンバ４
１の外周に誘導結合コイル５４が巻回されており、２Ｍ
Ｈｚの高周波を印加するための高周波電源５５が誘導結
合コイル５４に接続されている。チャンバ４１の一部に
なっている上部電極５６の下面つまりチャンバ４１の内
壁にはＳｉ層４２が塗布されており、この内壁に沿って
図４中の矢印方向へ移動可能なシャッタ４３がチャンバ
４１内に設けられている。従って、シャッタ４３を移動
させることによって、Ｓｉ層４２の露出面積を制御する
ことができる。

【００４１】チャンバ４１外であって且つ上部電極５６
上には、ヒータ５７が設けられている。なお、ウェハス
テージ４５、クランプ４６及び高周波電源４７等は、図
３に示した高周波バイアス印加型ＥＣＲプラズマエッチ
ング装置３４と実質的に同様の構成を有している。

【００４２】この第３実施例では、上述の第２実施例に
おける上記第１の条件の代わりに、下記第３の条件を用
いる。 エッチングガス Ｃ₂ Ｆ₆ ＝５０ＳＣＣＭ 圧力 ０．２７Ｐａ ソース出力 ２０００Ｗ 高周波バイアス ８００Ｗ ウェハ温度 −５０℃ チャンバ温度 ２７０℃ シャッタ開度 ０％

【００４３】また、この第３実施例では、上述の第２実
施例における上記第２の条件の代わりに、エッチングガ
スがＣ₂ Ｆ₆ ／Ｏ₂ ＝５０／５ＳＣＣＭである他は上記
第３の条件と同じ第４の条件を用いる。

【００４４】次に、第４実施例を説明する。この第４実
施例も、図２（ａ）〜（ｄ）に示した工程で用いるエッ
チング装置及びこのエッチング装置を用いる際の上記第
１及び第２の条件を除いて、上述の第２実施例と実質的
に同様の工程を実行する。この第４実施例は、図２
（ａ）〜（ｄ）の工程において、図５に示すヘリコン波
プラズマ型エッチング装置６１を用いる。

【００４５】このエッチング装置６１では、チャンバ４
１の壁面を貫通してアンテナ６２が設けられており、１
３．５６ＭＨｚの高周波バイアスを印加するためのソー
ス電源６３がアンテナ６２に接続されている。チャンバ
４１の内壁にはＳｉ層４２が塗布されており、この内壁
に沿って図５中の矢印方向へ移動可能なシャッタ４３が
チャンバ４１内に設けられている。従って、シャッタ４
３を移動させることによって、Ｓｉ層４２の露出面積を
制御することができる。

【００４６】チャンバ４１の外周には、ソレノイドコイ
ル４８とマルチポール磁石６４とが設けられている。な
お、ウェハステージ４５、クランプ４６及び高周波電源
４７等は、図３に示した高周波バイアス印加型ＥＣＲプ
ラズマエッチング装置３４と実質的に同様の構成を有し
ている。

【００４７】この様なエッチング装置６１では、アンテ
ナ６２に印加された高周波バイアスとソレノイドコイル
４８によって発生した磁界との作用によってチャンバ４
１内にホイッスラ（ヘリコン）波が発生し、結果的に生
じた高密度プラズマがウェハ４４に達する。

【００４８】この第４実施例では、上述の第２実施例に
おける上記第１の条件の代わりに、下記第５の条件を用
いる。 エッチングガス ＣＨＦ₃ ＝５０ＳＣＣＭ 圧力 ０．１Ｐａ マイクロ波出力 ２５００Ｗ 高周波バイアス ３００Ｗ ウェハ温度 ２０℃ チャンバ温度 ２５０℃ シャッタ開度 １００％

【００４９】また、この第４実施例では、上述の第２実
施例における上記第２の条件の代わりに、シャッタ開度
が５０％である他は上記第５の条件と同じ第６の条件を
用いる。

【００５０】なお、上述の第２及び第３実施例で用いた
高周波バイアス印加型ＥＣＲプラズマエッチング装置３
４及び誘導結合プラズマ型エッチング装置５３もＳｉ層
４２の露出面積を制御するシャッタ４３を有しているの
で、これらの第２及び第３実施例においても、第４実施
例と同様にシャッタ４３の開度のみを制御することによ
って、エッチングガスを切り換えた場合と同様の結果を
得ることができる。

【００５１】また、上述の第１〜第４実施例の何れにお
いても、多結晶Ｓｉに対するＳｉＯ₂ のエッチング選択
比を制御するために、エッチングガス中における弗素ラ
ジカル自体の割合を直接的に制御しているが、フルオロ
カーボン系のガス中における弗素の割合を制御すること
によって、弗素ラジカルの割合を間接的に制御してもよ
い。

【００５２】

【発明の効果】請求項１の半導体装置では、コンタクト
孔に貫通されている配線層の膜厚が薄くても、この配線
層とコンタクト孔を埋めている別の配線層との接触面積
が広いので、配線層間のコンタクトにおける信頼性が高
い。

【００５３】請求項２の半導体装置の製造方法では、コ
ンタクト孔のうちで層間絶縁膜を貫通する部分は異方的
形状になり、配線層を貫通する部分はテーパ状になるの
で、この配線層の膜厚が薄くても、この配線層とコンタ
クト孔を埋める別の配線層との接触面積を広くすること
ができる。しかも、コンタクト孔のうちで配線層を貫通
する部分が逆テーパ状ではなくて順テーパ状になるの
で、配線層とコンタクト孔を埋める別の配線層とを確実
に接触させることができる。

【００５４】更に、コンタクト孔のうちで配線層を貫通
する部分が自己整合的に順テーパ状になるので、コンタ
クト孔の径が小さくても、この順テーパ状の形状を形成
することができる。従って、請求項２の半導体装置の製
造方法では、配線層間のコンタクトにおける信頼性が高
く且つ微細な半導体装置を製造することができる。

【００５５】請求項３または４の半導体装置の製造方法
では、フルオロカーボン系のガスの組成比またはフルオ
ロカーボン系のガスに添加する酸素の割合を制御するだ
けで、配線層に対する層間絶縁膜のエッチング選択比を
制御することができるので、配線層間のコンタクトにお
ける信頼性が高く且つ微細な半導体装置を高いスループ
ットで製造することができる。

【００５６】請求項５の半導体装置の製造方法では、エ
ッチングを行うチャンバの内壁におけるシリコンの露出
面積を制御するだけで、配線層に対する層間絶縁膜のエ
ッチング選択比を機械的且つ迅速に制御することができ
るので、配線層間のコンタクトにおける信頼性が高く且
つ微細な半導体装置を更に高いスループットで製造する
ことができる。

【図面の簡単な説明】

【図１】本願の発明の第１実施例を工程順に示す側断面
図である。

【図２】本願の発明の第２〜第４実施例を工程順に示す
側断面図である。

【図３】第２実施例で使用するエッチング装置の概略的
な側断面図である。

【図４】第３実施例で使用するエッチング装置の概略的
な側断面図である。

【図５】第４実施例で使用するエッチング装置の概略的
な側断面図である。

【図６】本願の発明の一従来例に対する参考例の側断面
図である。

【図７】本願の発明の一従来例を示す側断面図である。

【符号の説明】

１２ 層間絶縁膜 １３ 配線層 １４ 層間絶縁膜 １５ コンタクト孔 １７ レジスト ２５ 層間絶縁膜 ２６ 多結晶Ｓｉ層 ２７ 層間絶縁膜 ３１ 多結晶Ｓｉ層 ３２ 層間絶縁膜 ３３ レジスト ４１ チャンバ ４２ Ｓｉ層 ５１ コンタクト孔

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｍ 21/88 Ｄ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 下層及び上層の層間絶縁膜とこれらの層
   間絶縁膜の間に設けられている配線層とをコンタクト孔
   が貫通しており、このコンタクト孔内に前記配線層が露
   出している半導体装置において、 前記コンタクト孔のうちで前記配線層を貫通している部
   分が、前記下層の層間絶縁膜側から前記上層の層間絶縁
   膜側へ向かって広がる順テーパ状であることを特徴とす
   る半導体装置。
2. 【請求項２】 下層及び上層の層間絶縁膜とこれらの層
   間絶縁膜の間に設けられている配線層とをコンタクト孔
   が貫通しており、このコンタクト孔内に前記配線層が露
   出している半導体装置の製造方法において、 前記コンタクト孔のパターンのマスク層をマスクにし
   て、前記配線層に対する前記層間絶縁膜のエッチング選
   択比が相対的に高い条件で、前記上層の層間絶縁膜に対
   するエッチングを行う工程と、 前記上層の層間絶縁膜に対するエッチングの後に、前記
   マスク層をマスクにして、前記エッチング選択比が相対
   的に高い条件で、前記配線層に対する第１のエッチング
   を行って、この配線層の断面を凹状にする工程と、 前記配線層に対する第１のエッチングの後に、前記マス
   ク層をマスクにして、前記エッチング選択比が相対的に
   低い条件で、前記下層の層間絶縁膜が露出するまで前記
   配線層に対する第２のエッチングを行う工程と、 前記マスク層をマスクにして、前記エッチング選択比が
   相対的に高い条件で、前記下層の層間絶縁膜に対するエ
   ッチングを行う工程とを有することを特徴とする半導体
   装置の製造方法。
3. 【請求項３】 前記エッチングのためのガスとして、フ
   ルオロカーボン系のガスを用い、 このガス中の炭素の割合を相対的に高くすることによっ
   て前記エッチング選択比を相対的に高くし、 前記ガス中の弗素の割合を相対的に高くすることによっ
   て前記エッチング選択比を相対的に低くすることを特徴
   とする請求項２記載の半導体装置の製造方法。
4. 【請求項４】 前記エッチングのためのガスとして、酸
   素を添加したフルオロカーボン系のガスを用い、 このガス中の酸素の割合を相対的に低くすることによっ
   て前記エッチング選択比を相対的に高くし、 前記ガス中の酸素の割合を相対的に高くすることによっ
   て前記エッチング選択比を相対的に低くすることを特徴
   とする請求項２記載の半導体装置の製造方法。
5. 【請求項５】 前記エッチングのためのガスとして、フ
   ルオロカーボン系のガスを用い、 前記エッチングを行うチャンバの内壁におけるシリコン
   の露出面積を相対的に大きくすることによって前記エッ
   チング選択比を相対的に高くし、 前記露出面積を相対的に小さくすることによって前記エ
   ッチング選択比を相対的に低くすることを特徴とする請
   求項２記載の半導体装置の製造方法。